可擴(kuò)展驗(yàn)證克服現(xiàn)有驗(yàn)證方法的局限性

-.z可擴(kuò)展驗(yàn)證克制現(xiàn)有驗(yàn)證方法的局限性隨著芯片設(shè)計(jì)規(guī)模和設(shè)計(jì)復(fù)雜度日益增加(包括軟件設(shè)計(jì)和模擬設(shè)計(jì)在總設(shè)計(jì)工作中所占的比重日益增加)，功能驗(yàn)證的重要性也日益凸顯。所謂設(shè)計(jì)規(guī)模增加，是指一塊SoC上所包含的晶體管數(shù)量變得驚人的多，這就導(dǎo)致其中包含的門(mén)也越來(lái)越多。如今，僅一塊SoC上就已經(jīng)可以包含上千萬(wàn)個(gè)門(mén)，這無(wú)形中增大了電路出錯(cuò)的幾率，也使驗(yàn)證工作變得更加復(fù)雜。而所謂設(shè)計(jì)復(fù)雜度增加，則指一塊單獨(dú)的芯片上包含的組件種類增多，不同種類組件的數(shù)量也變多。這里所說(shuō)的組件包括高性能CPU、多個(gè)千兆I/O、嵌入式RAM、系統(tǒng)時(shí)鐘管理組件、模擬混合信號(hào)、嵌入式軟件和專用數(shù)字信號(hào)處理器(DSP)。隨著這些組件的種類和數(shù)量增加，對(duì)芯片的整體功能和性能而言，各組件之間的接口就變得越發(fā)重要。此外，片上軟件和模擬器件也越來(lái)越頻繁地出現(xiàn)在芯片中，這又進(jìn)一步提升了系統(tǒng)的復(fù)雜度，同時(shí)對(duì)傳統(tǒng)的驗(yàn)證方法提出了挑戰(zhàn)。首先，數(shù)字設(shè)計(jì)工程師們必須面對(duì)一些他們并不熟悉的模擬設(shè)計(jì)方面的問(wèn)題。其次，許多硬件設(shè)計(jì)都要求固件或低級(jí)軟件就緒而且可以工作后才能驗(yàn)證RTL的功能。這就要求固件設(shè)計(jì)師必須在硬件設(shè)計(jì)中扮演重要角色，仔細(xì)協(xié)調(diào)軟、硬件之間的相互關(guān)系。這就是說(shuō)，我們必須改變?cè)O(shè)計(jì)方法。用一句老話說(shuō)，要么做得更好，要么就換種方法來(lái)做。想做得更好就必須研究現(xiàn)有方法所采用的工具及其效率，而換種方法來(lái)做則必須改變方法以獲得更高的效率。這兩種方式之間不存在誰(shuí)對(duì)誰(shuí)錯(cuò)，但更有效的方式則是隨著時(shí)間推移，將二者中的一些元素結(jié)合起來(lái)，并在恰當(dāng)?shù)臅r(shí)刻應(yīng)用到我們的驗(yàn)證方法中去。要改良現(xiàn)有方法，首先必須研究各種工具本身，以及它們之間的相互關(guān)系。為此，我們需要能夠涵蓋以下驗(yàn)證域的工具：軟仿真、硬仿真、硬件、軟件，以及模擬和數(shù)字域。此外，這些工具還必須支持所有標(biāo)準(zhǔn)和新興的設(shè)計(jì)語(yǔ)言，包括VHDL、Verilog、PSL、C、SystemC，以及最新的SystemVerilog。在*種程度上說(shuō)，這就是我們所說(shuō)的可擴(kuò)展驗(yàn)證(ScalableVerification)。改變現(xiàn)有方法意味著研究設(shè)計(jì)過(guò)程本身，并在設(shè)計(jì)的更早期開(kāi)場(chǎng)進(jìn)展驗(yàn)證，包括創(chuàng)立系統(tǒng)級(jí)測(cè)試平臺(tái)、建立事務(wù)級(jí)模型，以及保證在系統(tǒng)接口創(chuàng)立時(shí)(而不是在設(shè)計(jì)末期)就能對(duì)其進(jìn)展檢查。要做到這些，需要有能夠涵蓋各個(gè)抽象級(jí)以及系統(tǒng)各個(gè)域(例如軟件和硬件)的工具。不同驗(yàn)證工具間的可擴(kuò)展性要做到以上這些，我們的方案中應(yīng)包含一系列工具，這些工具結(jié)合起來(lái)能夠勝任從HDL仿真到在電路仿真(in-circuitemulation)的一整套完整的任務(wù)。也就是說(shuō)，采用更好的軟仿真器和硬仿真器能夠加速各種集成度等級(jí)的驗(yàn)證過(guò)程。之所以要求工具間具備可擴(kuò)展性，是因?yàn)椴煌愋偷尿?yàn)證在不同的性能區(qū)間上提供的是不同的方案。每一套方案都必須在許多不同的特性之間進(jìn)展權(quán)衡，例如迭代時(shí)間、性能、容量、調(diào)試的可視性和驗(yàn)證本錢(qián)。就連HDL執(zhí)行引擎也需要許多不同的方案。一些方案在模塊級(jí)表現(xiàn)更好，另一些則在芯片級(jí)或系統(tǒng)級(jí)表現(xiàn)更好。例如，打算驗(yàn)證系統(tǒng)構(gòu)造決策的設(shè)計(jì)師就不應(yīng)采用HDL軟件仿真器，而應(yīng)采用抽象模型或事務(wù)級(jí)硬件－軟件環(huán)境，因?yàn)檫@些方案才能提供他們需要的信息。反過(guò)來(lái)說(shuō)，驗(yàn)證芯片設(shè)計(jì)中相對(duì)較小的子模塊時(shí)，在電路仿真并不適宜，而HDL軟件仿真器則能快速簡(jiǎn)單地完成任務(wù)。認(rèn)清哪些工具最適合手頭的驗(yàn)證任務(wù)，然后找到這些工具。如果做到這點(diǎn)，設(shè)計(jì)師就能得到最高的效率。以下是一些可供可擴(kuò)展驗(yàn)證方法采用的技術(shù)：軟件仿真：適合模塊級(jí)驗(yàn)證，因?yàn)槠溥\(yùn)行速度很快而且調(diào)試功能強(qiáng)大軟硬件協(xié)同仿真：允許將嵌入式軟件引入驗(yàn)證過(guò)程，并提供了一種可用于加速處理器、存儲(chǔ)器和總線操作的手段，還可用作驗(yàn)證硬件的測(cè)試平臺(tái)測(cè)試平臺(tái)加速：通過(guò)逐級(jí)提升驗(yàn)證的性能等級(jí)突破了協(xié)同仿真的性能局限。基于事務(wù)的方法使重用率更高，而對(duì)更高重用率和高級(jí)驗(yàn)證語(yǔ)言的支持則催生了生產(chǎn)率更高的測(cè)試平臺(tái)方法。硬件仿真(在電路測(cè)試)：允許在真實(shí)系統(tǒng)中進(jìn)展高容量和高性能的驗(yàn)證，讓設(shè)計(jì)師確信其芯片在真實(shí)系統(tǒng)中能夠正常工作。正式等價(jià)性檢驗(yàn)(Formalequivalencechecking)：其容量和速度保證了設(shè)計(jì)流程晚期進(jìn)展的一些改動(dòng)不會(huì)影響芯片的預(yù)期表現(xiàn)。模擬/混合信號(hào)仿真：允許對(duì)芯片的多個(gè)域進(jìn)展驗(yàn)證，保證驗(yàn)證具備最正確的準(zhǔn)確度和性能。還有很重要的一點(diǎn)需要注意，那就是高性能的硬件輔助或者面向硬件的方案對(duì)于在系統(tǒng)級(jí)環(huán)境下實(shí)現(xiàn)驗(yàn)證的完整性至關(guān)重要。驗(yàn)證工具內(nèi)的可擴(kuò)展性一個(gè)優(yōu)秀的驗(yàn)證方案，除了能夠在不同的工具間轉(zhuǎn)移之外，還應(yīng)確保發(fā)揮工具本身最大的效率。因?yàn)橹挥羞@樣，驗(yàn)證過(guò)程才能在單一環(huán)境下持續(xù)，直到確實(shí)需要改用其他方案為止。這種工具內(nèi)的可擴(kuò)展性可通過(guò)多種方式得到表達(dá)。例如，在進(jìn)展回歸測(cè)試(regressiontesting)時(shí)，很可能會(huì)有大量測(cè)試需要頻繁運(yùn)行，而且大多數(shù)公司都希望在一個(gè)晚上的時(shí)間內(nèi)完成測(cè)試，以便在第二天早上開(kāi)場(chǎng)其他工作之前發(fā)現(xiàn)并解決問(wèn)題。但單獨(dú)一個(gè)軟件仿真器的性能不可能到達(dá)在合理時(shí)間內(nèi)完成如此大量工作的程度。反之，一個(gè)很容易建立的仿真集群則可以將這些大量的工作排序，并在任何可用的機(jī)器上運(yùn)行，從而使回歸測(cè)試變得更加切實(shí)可行也更簡(jiǎn)單。如果回歸測(cè)試集中還包含運(yùn)行時(shí)間很長(zhǎng)的測(cè)試，則就需要用到硬件仿真器。一個(gè)單獨(dú)的硬件仿真器本身在仿真規(guī)模上就已經(jīng)非常靈活，因?yàn)橹灰O(shè)計(jì)中門(mén)的數(shù)量不超過(guò)該系列硬件仿真器的最大容量限制，仿真器的容量可以輕松擴(kuò)展以適應(yīng)不同的設(shè)計(jì)規(guī)模。而且在必要時(shí)，還可以通過(guò)將多個(gè)硬件仿真器連接起來(lái)到達(dá)擴(kuò)展容量的目的。另一個(gè)例子是正式等價(jià)性檢驗(yàn)。等價(jià)性檢驗(yàn)工具可以縮短一次回歸測(cè)試運(yùn)行的時(shí)間或降低其運(yùn)行的頻率，但這種工具也有其自身的限制。此類工具的構(gòu)造必須實(shí)現(xiàn)極高的存儲(chǔ)器效率才能實(shí)現(xiàn)全芯片驗(yàn)證和回歸。在設(shè)計(jì)規(guī)模到達(dá)上百萬(wàn)門(mén)時(shí)，設(shè)計(jì)師不可能依靠工作站上的物理存儲(chǔ)器來(lái)解決這一問(wèn)題。同時(shí)，等價(jià)性檢驗(yàn)也需要根據(jù)設(shè)計(jì)的復(fù)雜度調(diào)整規(guī)模。如果需要更大的處理能力，可以讓多臺(tái)機(jī)器同時(shí)工作，以縮短回歸測(cè)試的運(yùn)行時(shí)間。工具內(nèi)可擴(kuò)展性的另一方面對(duì)硬件仿真而言尤其重要，那就是盡管在不同的設(shè)計(jì)規(guī)模下硬件仿真器的性能根本一致，但當(dāng)需要與邏輯仿真器連接時(shí)(例如在行為測(cè)試平臺(tái)中)，硬件仿真器的速度性能會(huì)急劇降低到與一般的軟件仿真器速度相當(dāng)?shù)某潭?。要解決這一問(wèn)題，必須構(gòu)建一系列方案，允許將更多的設(shè)計(jì)與/或測(cè)試平臺(tái)映射到硬件仿真器。這些方案中還必須包含高速的事務(wù)級(jí)接口，以保證與那些必須留在工作站上的局部有效連接。這一過(guò)程中需要用到非常先進(jìn)的綜合技術(shù)，在設(shè)計(jì)流程的正常情況下并不要求采用這些技術(shù)，但它們卻能改善硬件仿真器的性能。不同抽象等級(jí)之間的可擴(kuò)展性今后，我們將不得不在設(shè)計(jì)過(guò)程的初期就開(kāi)場(chǎng)*些方面的功能驗(yàn)證，而要做到這一點(diǎn)，就必須利用更高級(jí)的模型和事務(wù)處理器使驗(yàn)證更加抽象化。將驗(yàn)證提前到設(shè)計(jì)早期進(jìn)展可帶來(lái)以下好處：首先，在設(shè)計(jì)早期，模型更容易編寫(xiě)，允許的數(shù)據(jù)流量也更大，因此可能對(duì)設(shè)計(jì)決策有決定性的影響。另外，在這種更高的抽象級(jí)別上工作有助于提高測(cè)試平臺(tái)的可重用性。對(duì)于復(fù)雜SoC而言，在RTL或門(mén)級(jí)進(jìn)展所有驗(yàn)證耗時(shí)太長(zhǎng)，也太困難。我們必須用更抽象的表達(dá)來(lái)描述設(shè)計(jì)，不僅對(duì)設(shè)計(jì)是如此，對(duì)測(cè)試平臺(tái)亦如此。利用C,、C++和SystemC等編程語(yǔ)言創(chuàng)立此類高級(jí)原型，就可以立即驗(yàn)證每一個(gè)正在進(jìn)展的架構(gòu)或劃分決策。即便是傳統(tǒng)的硬件描述語(yǔ)言(HDL)，例如Verilog、VHDL或SystemVerilog，都可以在比RTL更高的級(jí)別上得到較高的效率。這些抽象模型可以通過(guò)創(chuàng)立系統(tǒng)級(jí)測(cè)試來(lái)驗(yàn)證。在將系統(tǒng)分為硬件模塊和軟件模塊，或者提煉出設(shè)計(jì)層次之后，我們可以借助驗(yàn)證工具在這些模塊或?qū)哟伍g建立接口，不必等所有模塊都到達(dá)同樣的抽象級(jí)別之后才開(kāi)場(chǎng)驗(yàn)證，從而使每個(gè)模塊能隨時(shí)間的推進(jìn)而有所進(jìn)展。而多級(jí)抽象策略要想行得通，就必須將工藝和IP結(jié)合起來(lái)。為此，我們需要一些能夠讓設(shè)計(jì)師們?cè)诓煌某橄蟮燃?jí)之間切換并將它們聯(lián)系起來(lái)的模型。利用一系列事務(wù)處理器為一個(gè)設(shè)計(jì)構(gòu)造理論接口，我們就可以進(jìn)展分級(jí)驗(yàn)證(Hierarchicalverification)，因?yàn)榇藭r(shí)我們可以將不同抽象等級(jí)上的設(shè)計(jì)描述混合起來(lái)。這些事務(wù)處理器可以組合成一個(gè)測(cè)試平臺(tái)或環(huán)境，用于檢查一個(gè)設(shè)計(jì)的實(shí)現(xiàn)是否與更高級(jí)的模型相符。這種驗(yàn)證策略還有一個(gè)優(yōu)點(diǎn)，即不要求所有模型處于同一個(gè)抽象級(jí)別。因而設(shè)計(jì)團(tuán)隊(duì)可以將在*個(gè)特定時(shí)刻可用的任何模型組合起來(lái)，得到在一定的運(yùn)行時(shí)間所必需的分辨率水平?；谑聞?wù)的接口可以將抽象系統(tǒng)模型與設(shè)計(jì)連接起來(lái)，提供一個(gè)理想的系統(tǒng)級(jí)測(cè)試平臺(tái)。例如，采用基于事務(wù)的仿真，設(shè)計(jì)團(tuán)隊(duì)就能在很高的抽象級(jí)上定義一個(gè)系統(tǒng)。然后我們可以將這個(gè)高級(jí)系統(tǒng)定義內(nèi)的單個(gè)抽象級(jí)，或單個(gè)模塊拿出來(lái)，采用將該事務(wù)具體化所需的IP代替它，從而得到一個(gè)更加具體的實(shí)現(xiàn)模型。將這個(gè)模型放回系統(tǒng)中原來(lái)的位置，就立即得到一個(gè)測(cè)試平臺(tái)。設(shè)計(jì)團(tuán)隊(duì)可以立即使用這個(gè)測(cè)試平臺(tái)，得到一個(gè)提供應(yīng)模塊的自然鼓勵(lì)。這樣一來(lái)，不但驗(yàn)證的生產(chǎn)率得到了提高，設(shè)計(jì)人員對(duì)設(shè)計(jì)的信心也會(huì)更飽滿。改善的調(diào)試方案要支持可擴(kuò)展驗(yàn)證方案，調(diào)試工具必須完整，即必須支持各個(gè)抽象級(jí)和各種擴(kuò)展工具。其目的是加快驗(yàn)證過(guò)程查找問(wèn)題的速度，查出問(wèn)題的起因，并解決問(wèn)題，將反應(yīng)時(shí)間減至最短，并將驗(yàn)證的重復(fù)次數(shù)減少至最少。目前，設(shè)計(jì)和驗(yàn)證團(tuán)隊(duì)超過(guò)一半的時(shí)間都用于調(diào)試，因此該領(lǐng)域的性能改善必將極大縮短產(chǎn)品的上市時(shí)間。一個(gè)系統(tǒng)內(nèi)，多抽象級(jí)和多種不同符號(hào)含義的共存會(huì)使系統(tǒng)級(jí)調(diào)試變得更加復(fù)雜。而調(diào)試環(huán)境的不同，例如硬件和軟件環(huán)境或者數(shù)字與模擬環(huán)境的不同，則使這一問(wèn)題變得更難解決。因此，設(shè)計(jì)信息不但必須對(duì)設(shè)計(jì)和驗(yàn)證人員開(kāi)放，而且必須出現(xiàn)在語(yǔ)義正確的上下文之中。而且，由于一個(gè)系統(tǒng)中存在多個(gè)抽象級(jí)，所以此類信息還必須在設(shè)計(jì)人員需要的抽象級(jí)上出現(xiàn)。例如，在調(diào)試軟件時(shí)，有關(guān)軟件程序運(yùn)行的所有信息都包含在硬件存儲(chǔ)器中，而在調(diào)試過(guò)程中這些信息都是設(shè)計(jì)人員看不到的。因此，弄清一個(gè)變量的存放位置只是我們要做的第一步。同時(shí)，如果信息并未存儲(chǔ)在緩存或存放器中，那我們還必須明確信息到底存儲(chǔ)在哪一塊存儲(chǔ)芯片中，以及它在該芯片中的相對(duì)地址。即便這點(diǎn)已經(jīng)明確，很多時(shí)候由于數(shù)據(jù)或地址的穿插，數(shù)據(jù)在芯片中的存儲(chǔ)也并沒(méi)有一定的邏輯順序。為了解決這些問(wèn)題，新的調(diào)試方法正在得到普及，例如斷言(assertion)和檢查庫(kù)(checker)，但這些新方法的作用還沒(méi)有得到充分發(fā)揮。業(yè)界關(guān)心的另一個(gè)問(wèn)題是驗(yàn)證的覆蓋率。許多工程師都沒(méi)有意識(shí)到，滿足了代碼覆蓋率標(biāo)準(zhǔn)的要求并不意味著系統(tǒng)已經(jīng)得到了充分驗(yàn)證。要保證系統(tǒng)得到充分驗(yàn)證，還要使用功能覆蓋率和斷言覆蓋率等其他標(biāo)準(zhǔn)來(lái)檢驗(yàn)。自己創(chuàng)立一個(gè)鼓勵(lì)，將其饋入執(zhí)行引擎，然后分析得到的響應(yīng)(見(jiàn)圖5)，這是今天的許多工程師都會(huì)的。一般情況下，他們會(huì)將設(shè)計(jì)的*一次實(shí)現(xiàn)得到的波形與一個(gè)參考模型進(jìn)展比擬，從中尋找差異。這是一種緩慢又有些依靠運(yùn)氣的調(diào)試方法，因此會(huì)有許多錯(cuò)誤遺漏。因?yàn)檫@樣一來(lái)，我們很容易死盯住已經(jīng)發(fā)現(xiàn)的問(wèn)題，忽略了其他有問(wèn)題的地方，或者意識(shí)不到我們當(dāng)前采用的測(cè)試平臺(tái)根本沒(méi)能暴露出新的問(wèn)題。

圖5所以，設(shè)計(jì)工程師必須要走出大多數(shù)現(xiàn)有調(diào)試方法重復(fù)、冗長(zhǎng)和盲目的死胡同。在設(shè)計(jì)流程的晚期，等價(jià)性檢驗(yàn)將是一種非常強(qiáng)大的工具。等價(jià)性檢驗(yàn)主要用于測(cè)試一次設(shè)計(jì)實(shí)現(xiàn)與一個(gè)參考模型之間的差異，但它并非僅僅比擬兩組仿真波形，而是通過(guò)一種更加正式的方法進(jìn)展比擬。最近，另有一些測(cè)試平臺(tái)組件已經(jīng)成熟，可以投入使用，例如測(cè)試環(huán)境生成器、預(yù)測(cè)器和檢查庫(kù)(checker)。有了這些測(cè)試平臺(tái)組件，我們就可以自動(dòng)生成測(cè)試環(huán)境，并檢查相應(yīng)的結(jié)果是否合法行為。這些組件中，檢查庫(kù)是最成熟的一種。當(dāng)然，檢查庫(kù)也屬于斷言。斷言分為兩種，一種叫做測(cè)試依賴斷言(testdependent)，一種叫做測(cè)試獨(dú)立斷言(testindependent)。測(cè)試獨(dú)立斷言可以輕易插入一種現(xiàn)有的驗(yàn)證方法中，無(wú)需額外工具支持；而測(cè)試依賴斷言，外加生成器，都需要對(duì)測(cè)試工具和方法進(jìn)展額外改變。基于斷言的驗(yàn)證如前所述，測(cè)試平臺(tái)受兩個(gè)相互獨(dú)立的因素制約：可控性和可視性?？煽匦灾敢粋€(gè)測(cè)試平臺(tái)通過(guò)輸入鼓勵(lì)激活設(shè)計(jì)中一個(gè)問(wèn)題的能力，它與代碼覆蓋率標(biāo)準(zhǔn)之間關(guān)系十分嚴(yán)密。正因?yàn)槿绱?，設(shè)計(jì)人員在采用代碼覆蓋率標(biāo)準(zhǔn)時(shí)必須慎重，因?yàn)樵摌?biāo)準(zhǔn)并未考慮驗(yàn)證問(wèn)題的其他方面。要實(shí)現(xiàn)可視性，在問(wèn)題出現(xiàn)之后，必須保證兩點(diǎn)：一是該問(wèn)題造成的設(shè)計(jì)人員并不希望的結(jié)果一定要傳輸?shù)皆O(shè)計(jì)的主輸出，二是期望結(jié)果與非期望結(jié)果之間的差異必須被檢測(cè)出來(lái)。對(duì)大多數(shù)測(cè)試平臺(tái)而言，承受驗(yàn)證的主輸出數(shù)目都很少，因此許多問(wèn)題出現(xiàn)之后甚至都沒(méi)有人注意到(見(jiàn)圖6)。而且，在驗(yàn)證過(guò)程的大局部時(shí)候，許多非期望的結(jié)果在主輸出中都被掩蓋了，而保證將這些結(jié)果傳送到主輸出則可能導(dǎo)致測(cè)試耗時(shí)過(guò)長(zhǎng)。

圖6這正是斷言這一工具功能如此強(qiáng)大的原因之一。斷言的一些好處有助于實(shí)現(xiàn)可視性(見(jiàn)圖7)。首先，斷言能夠確定造成問(wèn)題的主要原因，而不是次要的原因，因而簡(jiǎn)化并加速了調(diào)試過(guò)程。這是因?yàn)閿嘌钥梢苑植荚谡麄€(gè)設(shè)計(jì)中，生成虛擬主輸出，這些主輸出又會(huì)自動(dòng)檢查好的行為和壞的行為。因此，測(cè)試平臺(tái)無(wú)需將這些出錯(cuò)的結(jié)果送到真正的主輸出，這就簡(jiǎn)化了測(cè)試平臺(tái)的開(kāi)發(fā)。另外，采用斷言之后，大量原本會(huì)被忽略的數(shù)據(jù)都能得到驗(yàn)證。

圖7斷言還可以進(jìn)展數(shù)據(jù)檢查，從而提高測(cè)試平臺(tái)的效率。一旦一個(gè)斷言設(shè)計(jì)好并插入設(shè)計(jì)中之后，它就一直保持運(yùn)行。而且，許多時(shí)候，斷言還會(huì)檢查那些并非測(cè)試主因的局部，因此會(huì)發(fā)現(xiàn)一些意料之外的問(wèn)題。例如，在模塊驗(yàn)證階段插入的斷言在整個(gè)集成階段直到系統(tǒng)級(jí)驗(yàn)證階段都一直在履行其檢查功能，因此能夠提高驗(yàn)證覆蓋率。最后，斷言還能拓展測(cè)試的寬度。工程師往往會(huì)發(fā)現(xiàn)，與沒(méi)有采用斷言的情況相比，采用了基于斷言的驗(yàn)證技術(shù)后，早期的缺陷檢測(cè)率要高得多。這種效果抵消了編寫(xiě)與放置斷言所需花費(fèi)的開(kāi)銷(xiāo)，即3%的時(shí)間開(kāi)銷(xiāo)和10%的運(yùn)行時(shí)開(kāi)銷(xiāo)。根據(jù)采用了斷言技術(shù)的公司報(bào)告，其設(shè)計(jì)中的很大一局部缺陷都是斷言發(fā)現(xiàn)的，而且他們的調(diào)試時(shí)間也縮短了多達(dá)80%。斷言既可以嵌入設(shè)計(jì)中去，也可以獨(dú)立于設(shè)計(jì)定義，放在設(shè)計(jì)中多個(gè)不同的點(diǎn)上。至于是內(nèi)置還是外置則局部取決于是誰(shuí)在編寫(xiě)這些斷言，是設(shè)計(jì)師還是獨(dú)立的驗(yàn)證工程師。當(dāng)斷言嵌入到設(shè)計(jì)內(nèi)時(shí)，它們的作用主要是驗(yàn)證規(guī)*的實(shí)現(xiàn)。當(dāng)斷言獨(dú)立于設(shè)計(jì)開(kāi)發(fā)時(shí)，它們主要用于證實(shí)一個(gè)規(guī)*的解釋，或者有時(shí)用于證實(shí)該定義本身。因?yàn)榍度氲臄嘌詫?shí)際上就是可執(zhí)行的注釋，只要能放置注釋的地方都可以放置這類斷言。此類斷言的優(yōu)點(diǎn)是讓注釋更有價(jià)值，因?yàn)樗鼈兛梢灾鲃?dòng)完成一些任務(wù)。此處所說(shuō)的注釋包括描述預(yù)期行為、設(shè)計(jì)師所作的假設(shè)，或?qū)︻A(yù)期用途所做約束的注釋。通過(guò)提供各種有關(guān)設(shè)計(jì)的預(yù)期行為和原設(shè)計(jì)師目的的信息，此類注釋為設(shè)計(jì)的重用提供了很好的支持。所有第三方IP都至少應(yīng)包含有關(guān)接口和用途的斷言。目前，斷言面臨的主要問(wèn)題是如何對(duì)其進(jìn)展仿真，但我們能做的還不只這些。斷言是建立在更為根底的特性之上，而特性則可用于斷言、功能覆蓋率指標(biāo)、正式檢查庫(kù)和偽隨機(jī)鼓勵(lì)生成的約束產(chǎn)生器。軟仿真器和格式分析工具都可以采用特性，靜態(tài)和動(dòng)態(tài)驗(yàn)證技術(shù)由此可以開(kāi)場(chǎng)融合到一種方法中。隨著該領(lǐng)域標(biāo)準(zhǔn)的開(kāi)展，采用特性的工具在今后幾年內(nèi)有望取得快速開(kāi)展。本文小結(jié)現(xiàn)有的驗(yàn)證方法需