計算機組成原理存儲器

計算機組成原理存儲器第一頁，共五十九頁，2022年，8月28日存儲子系統(tǒng)主要知識點：１．掌握存儲器的分類、存儲系統(tǒng)的層次結構２．掌握存儲單元、存儲容量、地址線、數據線的關系3.掌握用半導體存儲芯片組成主存儲器的方法４．了解輔助存儲器的工作原理

5.掌握Ｃache和虛擬存儲器的工作原理重點：半導體存儲器，存儲系統(tǒng)的層次結構、各類存儲器的特點、主存儲器的組織方法（與CPU的連接方法），cache，虛擬存儲器難點：主存儲器的組織方法，Ｃache、虛擬存儲器的工作原理第二頁，共五十九頁，2022年，8月28日存儲系統(tǒng)層次結構三級存儲體系存儲系統(tǒng)：容量大、速度快、成本低CPUCache

主存

外存

對某類存儲器而言，這些要求往往是相互矛盾的，如容量大，速度不能很快；速度快，成本不可能低；因此，在一個存儲系統(tǒng)常采用幾種不同的存儲器，構成多級存儲體系，滿足系統(tǒng)的要求。第三頁，共五十九頁，2022年，8月28日主存儲器（內存）輔助存儲器（外存）高速緩沖存儲器Cache存儲系統(tǒng)層次結構主要存放CPU當前使用的程序和數據。速度快容量有限存放大量的后備程序和數據。速度較慢容量大存放CPU在當前一小段時間內多次使用的程序和數據。速度很快容量小第四頁，共五十九頁，2022年，8月28日物理存儲器和虛擬存儲器主存-外存層次：增大容量CPU主存外存：為虛擬存儲器提供條件虛擬存儲器：將主存空間與部分外存空間組成邏輯地址空間用戶使用邏輯地址空間編程，操作系統(tǒng)進行有關程序調度、存儲空間分配、地址轉換等工作存儲系統(tǒng)層次結構第五頁，共五十九頁，2022年，8月28日存儲器分類按存儲機制分類半導體存儲器靜態(tài)存儲器：利用雙穩(wěn)態(tài)觸發(fā)器存儲信息動態(tài)存儲器：依靠電容存儲電荷存儲信息磁表面存儲器：利用磁層上不同方向的磁化區(qū)域表示信息，容量大，非破壞性讀出，長期保存信息，速度慢。光盤存儲器利用光斑的有無表示信息第六頁，共五十九頁，2022年，8月28日存儲器分類按存取方式分類隨機存取存儲器隨機存取：可按地址訪問存儲器中的任一單元，訪問時間與地址單元無關RAM:MROM：可讀可寫ROM:只讀不寫PROM：用戶不能編程用戶可一次編程EPROM：

用戶可多次編程EEPROM：用戶可多次編程SRAM:DRAM:第七頁，共五十九頁，2022年，8月28日存儲器分類順序存取存儲器（SAM）訪問時按讀/寫部件順序查找目標地址，訪問時間與數據位置有關等待操作平均等待時間讀/寫操作兩步操作速度指標（ms）數據傳輸率（字節(jié)/秒）存取周期或讀/寫周期（ns）速度指標：時鐘周期的若干倍作主存、高速緩存。第八頁，共五十九頁，2022年，8月28日存儲器分類直接存取存儲器（DM）訪問時讀/寫部件先直接指向一個小區(qū)域，再在該區(qū)域內順序查找。訪問時間與數據位置有關三步操作定位（尋道）操作等待（旋轉）操作讀/寫操作速度指標平均定位（平均尋道）時間平均等待（平均旋轉）時間數據傳輸率（位/秒）第九頁，共五十九頁，2022年，8月28日存儲器分類相聯存儲器：是一種特殊存儲器，是基于數據內容進行訪問的存儲設備。寫入數據時CAM能自動選擇一個未用空單元進行存儲。讀取數據時CAM用所給數據同時對所有存儲單元中的數據進行比較標記符合條件的數據。比較是同時進行的，所以讀取速度比基于地址進行讀寫的速度快。第十頁，共五十九頁，2022年，8月28日主存儲器分類

半導體存儲器

只讀

存儲器

ROM

隨機讀寫存儲器RAM

掩膜ROM

可編程ROM（PROM）

可擦除ROM（EPPROM）

電擦除ROM（E2PROM）

靜態(tài)RAM（SRAM）

動態(tài)RAM（DRAM）

隨機存取存儲器RAM：可讀可寫、斷電丟失只讀存儲器ROM：正常情況下只讀、斷電不丟失第十一頁，共五十九頁，2022年，8月28日隨機存取存儲器

RAM（radomaccessmemry，隨機存取存儲器）要求元件有如下記憶特性：有兩種穩(wěn)定狀態(tài)；在外部信號的激勵下，兩種穩(wěn)定狀態(tài)能進行無限次相互轉換；在外部信號激勵下，能讀出兩種穩(wěn)定狀態(tài)；可靠地存儲。半導體RAM元件可以分為兩大類：SRAM：是利用開關特性進行記憶，只要電源有電，它總能保持兩個穩(wěn)定狀態(tài)中的一個狀態(tài)。DRAM：除要電源有電外，還必須動態(tài)地每隔一定的時間間隔對它進行一次刷新，否則信息就會丟失。第十二頁，共五十九頁，2022年，8月28日只讀存儲器

掩模型只讀存儲器MROM可編程只讀存儲器PROM可重編程只讀存儲器EPROM電擦除可編程只讀存儲器EEPROM閃速存儲器flash

1.掩模型只讀存儲器MROM

以有無元器件表示0和1，MROM芯片出廠時，已經寫入信息，不能改寫

用于需要量大且不需要改寫的場合第十三頁，共五十九頁，2022年，8月28日只讀存儲器

2.可編程只讀存儲器PROM

PROM芯片出廠時，內容為全1，用戶可用專用PROM寫入器將信息寫入，一旦寫入不能改寫（即只能寫入一次）,所以又稱一次型可編程只讀存儲器。

W0W1b0b1b2熔絲型PROM第十四頁，共五十九頁，2022年，8月28日只讀存儲器3.EPROM：可擦除可編程ROMUVEPROM（ultravioleterasableprogrammableROM）紫外線擦除（有一石英窗口，改寫時要將其置于一定波長的紫外線燈下，照射一定時間全部擦除，時間長大約10~25分鐘）EPROM存在兩個問題:A.用紫外線燈的擦除時間長.B.只能整片擦除,不能改寫個別單元或個別位第十五頁，共五十九頁，2022年，8月28日只讀存儲器4.電可擦除只讀存儲器EEPROM（electronicallyEPROM)可在聯機情況下，通過專用寫入器加高壓擦除可多次，支持數據塊擦除5.閃速存儲器(FlashE2PROM)又稱快擦存儲器是在EEPROM基礎上發(fā)展起來的新型電可擦可編程的非易失性存儲器特點：高密度/非易失性/讀/在線改寫;

兼有RAM和ROM的特點,可代替軟盤和硬盤。擦寫次數可達10萬次以上。讀取時間小于10ns。第十六頁，共五十九頁，2022年，8月28日存儲器性能指標存取時間TA（MemoryAccessTime）：是存儲器收到讀或寫的地址到從存儲器讀出（寫入）信息所需的時間存取周期TM（MemoryCircleTime）：指連續(xù)啟動二次獨立的存儲器操作（例連續(xù)2次讀）所需間隔的最小時間.一般TM>TA第十七頁，共五十九頁，2022年，8月28日存儲器性能指標存取寬度（W）:也稱存取總線寬度,一次訪問可存取的數據位數或字節(jié)數.存儲器帶寬:也叫數據傳輸率,每秒從存儲器讀取信息量,常用字節(jié)/秒表示。帶寬BM:指每秒訪問二進制位的數目。BM=W/TM若TM=500ns,W=16位,BM=16/0.5=32Mbps則要提高BM:使TM使W增加存儲體第十八頁，共五十九頁，2022年，8月28日存儲器性能指標容量：指計算機存儲信息的能力,即最大的二進制信息量，以b或B表示信息的可靠保存性、非易失性、可更換性有源存儲器：例半導體存儲器靠電源才能存信息無源存儲器：磁盤、磁帶等輔存中的信息關電后不丟失非易失性：掉電時，信息不會丟失結論：評價存儲器的三個基本指標：

C(Capacity)+C(Cost)+A(AccessSpeed)第十九頁，共五十九頁，2022年，8月28日主存儲器的組成存儲體時序控制電路驅動電路地址譯碼器地址寄存器MAR數據寄存器MDR讀寫電路數據總線地址總線第二十頁，共五十九頁，2022年，8月28日半導體存儲器結構地址寄存器地址譯碼存儲體控制電路AB數據寄存讀寫電路DBOEWECS①存儲體存儲器芯片的主要部分，用來存儲信息②地址譯碼電路根據輸入的地址編碼來選中芯片內某個特定的存儲單元③片選和讀寫控制邏輯選中存儲芯片，控制讀寫操作第二十一頁，共五十九頁，2022年，8月28日存儲體每個存儲單元具有一個唯一的地址，可存儲1位（位片結構）或多位（字片結構）二進制數據芯片存儲容量與地址、數據線個數有關：

芯片的存儲容量＝2M×N＝存儲單元數×存儲單元的位數

M：芯片的地址線根數

N：芯片的數據線根數第二十二頁，共五十九頁，2022年，8月28日存儲體23單元地址00…0000…01........XX…XX存儲單元存儲元存儲容量存儲體地址線：決定了存儲器的存儲容量數據線：一次訪問存儲器所得到數據位數第二十三頁，共五十九頁，2022年，8月28日地址譯碼電路使能輸入編碼輸出編碼映射n位二進制碼2n中取1碼1、譯碼器（decoder）：將每個輸入的二進制代碼譯成對應的輸出高、低電平信號第二十四頁，共五十九頁，2022年，8月28日地址譯碼電路25n位

二進制代碼

2n位

譯碼輸出二進制譯碼器

譯碼輸出100011010001001010000100Y3Y2Y1Y0A0A1譯碼輸入譯碼輸出高電平有效譯碼輸出11111111Y3Y2Y1Y0A0A1譯碼輸入0000111101110100譯碼輸出低電平有效1、譯碼器（decoder）：第二十五頁，共五十九頁，2022年，8月28日地址譯碼電路2-4譯碼器Y0Y1Y2Y3A1A0EN引腳功能圖74LS138A2A1A0Y0Y1Y2Y3Y4Y5Y6Y7SCSBSAY0Y1Y2Y3Y4Y5Y6Y73-8譯碼器1、譯碼器（decoder）：第二十六頁，共五十九頁，2022年，8月28日地址譯碼結構譯碼器A5A4A3A2A1A06301存儲單元64個單元行譯碼A2A1A0710列譯碼A3A4A501764個單元單譯碼雙譯碼單譯碼結構雙譯碼結構雙譯碼可簡化芯片設計主要采用的譯碼結構第二十七頁，共五十九頁，2022年，8月28日片選和讀寫控制邏輯片選端CS*或CE*有效時，可以對該芯片進行讀寫操作輸出OE*控制讀操作。有效時，芯片內數據輸出該控制端對應系統(tǒng)的讀控制線寫WE*控制寫操作。有效時，數據進入芯片中該控制端對應系統(tǒng)的寫控制線第二十八頁，共五十九頁，2022年，8月28日主存儲器組織主存儲器組織涉及的問題主要有：M的邏輯設計動態(tài)M的刷新主存與CPU的連接主存的校驗第二十九頁，共五十九頁，2022年，8月28日主存儲器組織主存儲器設計的一般原則存儲器與CPU的連接：數據線、地址線、控制線的連接驅動能力存儲芯片類型選擇存儲芯片與CPU的時序配合存儲器的地址分配和片選譯碼行選信號和列選信號的產生第三十頁，共五十九頁，2022年，8月28日主存儲器組織存儲芯片的數據線存儲芯片的地址線存儲芯片的片選端存儲芯片的讀寫控制線位擴展法——數據線的連接字擴展法——地址線的連接字位同時擴展法第三十一頁，共五十九頁，2022年，8月28日主存儲器組織一、位擴展方式

當芯片的容量和主存容量相同，而位數不足時，就要對位數進行擴展，稱為位擴展

位擴展法的要點：

“位的并聯”：各芯片的數據線與CPU數據線的各對應位拼接各芯片的片選線應連在一起，合用一個片選信號。

第三十二頁，共五十九頁，2022年，8月28日33例1：用8片8K*1的芯片組成一個

8K*8的存儲器第三十三頁，共五十九頁，2022年，8月28日位擴展法組成的1K*16的存儲器例2：用4片1K*4的2114芯片組成一個

1K*16的存儲器。第三十四頁，共五十九頁，2022年，8月28日主存儲器組織2、字擴展方式

當芯片字長與主存相同，而容量不足時，就需要用幾片存儲器芯片組成組成容量較大的存儲器，稱為字擴展。

字擴展法的要點：

各芯片的數據線與CPU數據線的各對應位串接在一起

各芯片的片選線要分開，分別與CPU地址總線的高位地址譯碼后的片選信號相連第三十五頁，共五十九頁，2022年，8月28日例3：用Intel2114（1K*4）芯片，組成4K*4的存儲器。1、計算分析：2114的規(guī)格為1K*4，芯片地址線10條(A9—A0)，數據線4條需4片2114，系統(tǒng)地址線12條(A11A10為片選線)，數據線4條A11A10A9A8A7A6A5A4A3A2A1A0

00

0…0

00

1…1

01

0…0

011…1

10

0…0

10

1…1

11

0…0

11

1…1

000-----3FF1K400-----7FF1K800-----BFF1KC00-----FFF1K2、片選及地址分析：第三十六頁，共五十九頁，2022年，8月28日字擴展法組成的4K*4的存儲器第三十七頁，共五十九頁，2022年，8月28日例4：用16K×8位的芯片采用字擴展法組成64K×8位的存儲器連接圖。分析：要使用4塊芯片4塊芯片的數據端與數據總線D0—D7相連;地址總線低位地址A0—A13與各芯片的14位地址端相連;兩位高位地址A14，A15經譯碼器和4個片選端相連第三十八頁，共五十九頁，2022年，8月28日字擴展法組成64K×8存儲空間第三十九頁，共五十九頁，2022年，8月28日主存儲器組織主存儲器邏輯設計需解決：芯片的選用地址分配與片選邏輯信號線的連接例5：用2114（1K×4）SRAM芯片組成容量為4K×8的存儲器。地址總線A15～A0,雙向數據總線D7～D0,讀/寫信號線R/W。給出芯片地址分配和片選邏輯，并畫出M框圖第四十頁，共五十九頁，2022年，8月28日主存儲器組織計算芯片數先擴展位數再擴展單元數先擴展單元數，再擴展位數2片1K×4

1K×8

4組1K×8

4K×8

8片

4片1K×4

4K×4

2組4K×4

4K×8

8片

第四十一頁，共五十九頁，2022年，8月28日主存儲器組織地址分配與片選邏輯存儲器尋址邏輯芯片內的尋址系統(tǒng)(二級譯碼)芯片外的地址分配與片選邏輯為芯片分配哪幾位地址，以便尋找片內的存儲單元由哪幾位地址形成芯片選擇邏輯，以便尋找芯片存儲空間分配：4KB存儲器在16位地址空間（64KB）中占據任意連續(xù)區(qū)間。第四十二頁，共五十九頁，2022年，8月28日64KB1K×41K×41K×41K×41K×41K×41K×41K×4需12位地址尋址：4KBA15…A12A11A10A9……A0A11～A0000……0任意值001……1011……1101……1010……0100……0110……0111……1片選芯片地址

低位地址分配給芯片，高位地址形成片選邏輯。

芯片芯片地址片選信號片選邏輯1K1K1K1KA9～A0A9～A0A9～A0A9～A0CS0CS1CS2CS3A11A10A11A10A11A10A11A10第四十三頁，共五十九頁，2022年，8月28日連接方式（1）擴展位數41K×41K×44101K×41K×44101K×41K×441041K×41K×441044A9~A0D7~D4D3~D044R/WA11A10CS3A11A10CS0A11A10CS1A11A10CS2（2）擴展單元數（3）連接控制線形成片選邏輯電路第四十四頁，共五十九頁，2022年，8月28日已知RAM芯片和地址譯碼器的引腳如圖所示，試回答如下問題：（1）若要求構成一個8K×8的RAM存儲器，需幾片這樣的芯片？設RAM存儲器占用起始地址為E1000H的連續(xù)地址空間，若采用全地址譯碼方式譯碼，試畫出存儲器系統(tǒng)與CPU電路連接圖。（2）試寫出每塊RAM芯片的地址空間。主存儲器組織第四十五頁，共五十九頁，2022年，8月28日主存儲器組織作業(yè)：設計一半導體存儲器，其中ROM區(qū)4KB，選用ROM芯片（4K×4位/片）；RAM區(qū)3KB，選用RAM芯片（2KB/片和1K×4位/片）。地址總線A15～A0，雙向數據總線D7～D0，讀/寫線R/W。要求：給出芯片地址分配和片選邏輯式畫出該M邏輯框圖（各芯片信號線的連接以及片選邏輯電路，片選信號低電平有效）第四十六頁，共五十九頁，2022年，8月28日作業(yè)：用8K*8位的ROM芯片和8K*4的RAM芯片組成存儲器，按字節(jié)編址，期中RAM的地址為2000H~7FFFH，ROM的地址為C000H~FFFFH。要求：計算各自需要多少個芯片？畫出該存儲器設計框圖以及與CPU的連接。（用譯碼器進行片選譯碼）計算每個芯片的地址范圍。主存儲器組織第四十七頁，共五十九頁，2022年，8月28日主存儲器組織動態(tài)M的刷新刷新定義和原因定義：定期向電容補充電荷原因：動態(tài)存儲器依靠電容電荷存儲信息。平時無電源供電，時間一長電容電荷會泄放，需定期向電容補充電荷，以保持信息不變。注意刷新和重寫的區(qū)別第四十八頁，共五十九頁，2022年，8月28日主存儲器組織動態(tài)M的刷新最大刷新間隔：在此期間，必須對所有動態(tài)單元刷新一遍刷新方法各動態(tài)芯片可同時刷新，片內按行刷新刷新一行所用的時間刷新周期（存取周期）刷新一塊芯片所需的刷新周期數由芯片矩陣的行數決定第四十九頁，共五十九頁，2022年，8月28日主存儲器組織對主存的訪問由CPU提供行、列地址，隨機訪問。CPU訪存：動態(tài)芯片刷新：

由刷新地址計數器提供行地址，定時刷新。第五十頁，共五十九頁，2022年，8月28日主存儲器組織刷新周期的安排方式（刷新方式）集中刷新分散刷新2ms內集中安排所有刷新周期。死區(qū)用在實時要求不高的場合。R/W刷新R/W刷新2ms50ns各刷新周期分散安排在存取周期中。R/W刷新R/W刷新100ns用在低速系統(tǒng)中。第五十一頁，共五十九頁，2022年，8月28日主存儲器組織異步刷新2ms例.各刷新周期分散安排在2ms內。用在大多數計算機中。每隔一段時間刷新一行。128行≈15.6微秒每隔15.6微秒提一次刷新請求，刷新一行；2毫秒內刷新完所有行。R/W刷新R/W刷新R/WR/WR/W15.6微秒15.6微秒15.6微秒刷新請求刷新請求（DMA請求）（DMA請求）第五十二頁，共五十九頁，2022年，8月28日主存儲器校驗碼距的概念碼距定義：一種編碼體制中，各組合法代碼間的不同位數稱距離，其最