計(jì)算機(jī)組成原理復(fù)習(xí)要點(diǎn)及答案

計(jì)算機(jī)組成原理課程復(fù)習(xí)要點(diǎn)1、總線、時(shí)鐘周期、機(jī)器周期、機(jī)器字長、存儲(chǔ)字長、存儲(chǔ)容量、立即尋址、直接尋址、MDR、MAR等基本概念?？偩€：連接多個(gè)部件的信息傳輸線，是各個(gè)部件共享的傳輸介質(zhì)。在某一時(shí)刻，只允許有一個(gè)部件向總線發(fā)送信息，而多個(gè)部件可以同時(shí)從總線上接收相同的消息。分為片內(nèi)總線，系統(tǒng)總線和通信總線。時(shí)鐘周期：也稱為振蕩周期，定義為時(shí)鐘頻率的倒數(shù)。時(shí)鐘周期是計(jì)算機(jī)中最基本的、最小的時(shí)間單位。在一個(gè)時(shí)鐘周期內(nèi)，CPU僅完成一個(gè)最基本的動(dòng)作。機(jī)器周期：完成一個(gè)基本操作所需要的時(shí)間稱為機(jī)器周期。一般情況下，一個(gè)機(jī)器周期由若干個(gè)S周期（狀態(tài)周期）組成存儲(chǔ)容量：存儲(chǔ)容量是指存儲(chǔ)器可以容納的二進(jìn)制信息量，用存儲(chǔ)器中存儲(chǔ)地址寄存器MAR的編址數(shù)與存儲(chǔ)字位數(shù)的乘積表示。即：存儲(chǔ)容量=存儲(chǔ)單元個(gè)數(shù)*存儲(chǔ)字長即立尋址：即立尋址的特點(diǎn)是操作數(shù)本身設(shè)在指令字內(nèi)，即形式地址A不是操作數(shù)的地址，而是操作數(shù)本身，又稱之為立即數(shù)。數(shù)據(jù)是采用補(bǔ)碼的形式存放的把“#”號(hào)放在即立數(shù)前面，以表示該尋址方式為即立尋址。直接尋址：在指令格式的地址字段中直接指出操作數(shù)在內(nèi)存的地址ID。在指令執(zhí)行階段對(duì)主存只訪問一次。計(jì)算機(jī)系統(tǒng)：由計(jì)算機(jī)硬件系統(tǒng)和軟件系統(tǒng)組成的綜合體。計(jì)算機(jī)硬件：指計(jì)算機(jī)中的電子線路和物理裝置。計(jì)算機(jī)軟件：計(jì)算機(jī)運(yùn)行所需的程序及相關(guān)資料。主機(jī)：是計(jì)算機(jī)硬件的主體部分，由CPU和主存儲(chǔ)器MM合成為主機(jī)。CPU：中央處理器，是計(jì)算機(jī)硬件的核心部件，由運(yùn)算器和控制器組成；（早期的運(yùn)算器和控制器不在同一芯片上，現(xiàn)在的CPU內(nèi)除含有運(yùn)算器和控制器外還集成了CACHE）。主存：計(jì)算機(jī)中存放正在運(yùn)行的程序和數(shù)據(jù)的存儲(chǔ)器，為計(jì)算機(jī)的主要工作存儲(chǔ)器，可隨機(jī)存?。挥纱鎯?chǔ)體、各種邏輯部件及控制電路組成。存儲(chǔ)單元：可存放一個(gè)機(jī)器字并具有特定存儲(chǔ)地址的存儲(chǔ)單位。存儲(chǔ)元件：存儲(chǔ)一位二進(jìn)制信息的物理元件，是存儲(chǔ)器中最小的存儲(chǔ)單位，又叫存儲(chǔ)基元或存儲(chǔ)元，不能單獨(dú)存取。存儲(chǔ)字：一個(gè)存儲(chǔ)單元所存二進(jìn)制代碼的邏輯單位。存儲(chǔ)字長：一個(gè)存儲(chǔ)單元所存二進(jìn)制代碼的位數(shù)。機(jī)器字長：指CPU一次能處理的二進(jìn)制數(shù)據(jù)的位數(shù)，通常與CPU的寄存器位數(shù)有關(guān)。指令字長：一條指令的二進(jìn)制代碼位數(shù)。CPU：CentralProcessingUnit，中央處理機(jī)（器），是計(jì)算機(jī)硬件的核心部件，主要由運(yùn)算器和控制器組成。PC：ProgramCounter，程序計(jì)數(shù)器，其功能是存放當(dāng)前欲執(zhí)行指令的地址，并可自動(dòng)計(jì)數(shù)形成下一條指令地址。IR：InstructionRegister，指令寄存器，其功能是存放當(dāng)前正在執(zhí)行的指令。CU：ControlUnit，控制單元（部件），為控制器的核心部件，其功能是產(chǎn)生微操作命令序列。ALU：ArithmeticLogicUnit，算術(shù)邏輯運(yùn)算單元，為運(yùn)算器的核心部件，其功能是進(jìn)行算術(shù)、邏輯運(yùn)算。ACC：Accumulator，累加器，是運(yùn)算器中既能存放運(yùn)算前的操作數(shù)，又能存放運(yùn)算結(jié)果的寄存器。MQ：Multiplier-QuotientRegister，乘商寄存器，乘法運(yùn)算時(shí)存放乘數(shù)、除法時(shí)存放商的寄存器。X：此字母沒有專指的縮寫含義，可以用作任一部件名，在此表示操作數(shù)寄存器，即運(yùn)算器中工作寄存器之一，用來存放操作數(shù)；MAR：MemoryAddressRegister，存儲(chǔ)器地址寄存器，在主存中用來存放欲訪問的存儲(chǔ)單元的地址。MDR：MemoryDataRegister，存儲(chǔ)器數(shù)據(jù)緩沖寄存器，在主存中用來存放從某單元讀出、或要寫入某存儲(chǔ)單元的數(shù)據(jù)。I/O：Input/Outputequipment，輸入/輸出設(shè)備，為輸入設(shè)備和輸出設(shè)備的總稱，用于計(jì)算機(jī)內(nèi)部和外界信息的轉(zhuǎn)換與傳送。MIPS：MillionInstructionPerSecond，每秒執(zhí)行百萬條指令數(shù)，為計(jì)算機(jī)運(yùn)算速度指標(biāo)的一種計(jì)量單位。2、機(jī)器指令的執(zhí)行過程，CPU工作周期的劃分。機(jī)器指令的執(zhí)行過程：取指令→分析指令→執(zhí)行指令。

通信雙方由統(tǒng)一時(shí)標(biāo)控制數(shù)據(jù)傳送。時(shí)標(biāo)通常由CPU的總線控制部件發(fā)出，也可以由各部分的各自的時(shí)序發(fā)生器發(fā)出，但必須由總線控制部件發(fā)出的時(shí)鐘信號(hào)對(duì)它們進(jìn)行同步。優(yōu)點(diǎn)是規(guī)定明確、統(tǒng)一，模塊間的配合簡(jiǎn)單一致。缺點(diǎn)是主、從模塊時(shí)間配合屬于強(qiáng)制性“同步”，必須在限定時(shí)間類完成規(guī)定的要求。在同步通信的總線系統(tǒng)中，總線傳輸周期越短，數(shù)據(jù)線的位數(shù)越多，直接影響總線的數(shù)據(jù)傳輸率。不同時(shí)標(biāo)控制數(shù)據(jù)傳送。沒有公共的時(shí)間標(biāo)準(zhǔn)，采用應(yīng)答方式（不互、鎖半異步串行通信的數(shù)據(jù)傳送率用波特率來衡量。波特率是指單位時(shí)間內(nèi)傳送二進(jìn)制數(shù)據(jù)的位數(shù)，單位用bps（位/秒）表示，記做波特。般應(yīng)用于并行傳送互、鎖全互鎖三種類型）?；虼袀魉?。采用微程序控制方微命令不是由組合邏輯電路產(chǎn)生的，而是由微指令生。一條機(jī)器指令往往分成幾步執(zhí)行，將每一步操作所需的若干位命令以代碼形式編寫在一條微指令中，若干條微指令組成一段微程序，對(duì)應(yīng)一條機(jī)器指令。所謂微譯碼產(chǎn)并產(chǎn)生相應(yīng)的時(shí)序控制信號(hào)的部件，又稱組和中斷控制部件5、I/O編址的基本概念，編址方式，以及它們的特點(diǎn)和要求。I/O編址：存儲(chǔ)器是由一個(gè)個(gè)存儲(chǔ)單元構(gòu)成的，為了對(duì)存儲(chǔ)器進(jìn)行有效的管理，就需要對(duì)各個(gè)存儲(chǔ)單元編上號(hào)，即給每個(gè)單元賦予一個(gè)地址碼，這叫編址。經(jīng)編址后，存儲(chǔ)器在邏輯上便形成一個(gè)線性地址空間。編址方式：1）統(tǒng)一編址：將I/O地址看作是存儲(chǔ)器地址的一部分。占用了存儲(chǔ)空間，減少了主存容量，但無需專用的I/O指令。I/O地址和存儲(chǔ)器地址是分開的，所有對(duì)I/O設(shè)備的訪問必須有專用的I/O指令。不占用主存空間，I/O專用指令。2）不統(tǒng)一編址：故不影響主存容量，但需要6、指令周期、機(jī)器周期、時(shí)鐘周期的劃分及相互關(guān)系。指令周期：取指周期{PC→MAR→地址線；1→R；M（MAR）→MDR；MDR→IR；OP（IR）→CU；（PC）+1→PC}→MAR；1→R；M（MAR）→MDR；MDR→Ad（IR）}間址周期{Ad（IR）執(zhí)行周期{1、非訪存指令：清除累加指令CLA（0→ACC）ACC累加器取反指令COM（→ACC）算數(shù)右移一位指令SHR（L（ACC）→R(ACC)，ＡＣＣ→ＡＣＣ）００循環(huán)左移一位指令ＣＳＬ（L（ACC）→R(ACC）ＡＣＣ→ＡＣＣ）００停機(jī)指令ＳＴＰ（０→Ｇ）２、訪存指令：（１）加法指令ＡＤＤＸ：→ＭＡＲ；Ａｄ（ＩＲ）１→Ｒ；M（MAR）→MDR；（ＡＣＣ）＋（ＭＤＲ）AXBX：在（2）存數(shù)指令STAX：Ad（IR）→MAR；1→W；→ＭＤＲ；另：外ＡＤＤ該指令執(zhí)行階段無需訪存，只需完成（AX）+（BX）→AX的操作；ACC→MDR；MDR→M（MAR）；（3）取數(shù)指令LDAX；Ad（IR）→MAR；1→R；M（MAR）→MDR；MDR→ACC；3、轉(zhuǎn)移類指令：（1）無條件轉(zhuǎn)移指令JMPX：Ad（IR）→PC；（2）條件轉(zhuǎn)移指令BANX；指令地址（累加器結(jié)果A0=1）為負(fù)：程序按原順序執(zhí)行；累加器結(jié)果不為負(fù)（A=0）：A*Ad（IR）+A0*（PC）→PC00}機(jī)器周期、時(shí)鐘周期和節(jié)拍的關(guān)系：指令周期、機(jī)器周期、節(jié)拍和時(shí)鐘周期的關(guān)系：7、總線的基本概念，工作特點(diǎn)，對(duì)部件分時(shí)共享使用的要求?？偩€：連接多個(gè)部件的信息傳輸線，是各個(gè)部件共享的傳輸介質(zhì)?？偩€上信息的傳送有并行和串行兩種。總線分為片內(nèi)總線、系統(tǒng)總線（地址總線、數(shù)據(jù)總線、控制總線）和通信總線三種。分時(shí)和共享是總線的兩個(gè)基本特性。總線特點(diǎn)：機(jī)械特性（尺寸、形狀、管腳數(shù)及排列順序）電氣特性（傳輸方向和有效的電平范圍）功能特性（每根傳輸線的功能）特性（信號(hào)的時(shí)序關(guān)系）共享：多個(gè)部件連接在同一總組線上，相互交換的信息可以通刻只能在一對(duì)部件之間傳送信息，系統(tǒng)中多個(gè)部件不能同時(shí)傳送信息。時(shí)間各部件間過這組總線傳送。分時(shí)：同一時(shí)8、存儲(chǔ)器的基本概念，主要性能指標(biāo)及相關(guān)概念。存儲(chǔ)器分類：按存儲(chǔ)介質(zhì)分類（半導(dǎo)體（易失）、磁表面、磁芯、光盤存儲(chǔ)器）按存取方式分類：存取時(shí)間和物理地址無關(guān)（隨機(jī)訪問）：隨機(jī)存儲(chǔ)器、只讀存儲(chǔ)器。存取時(shí)間和物理地址有關(guān)（串行訪問）：順序存取、直接存儲(chǔ)器。按計(jì)算機(jī)中的作用分類：主存（RAM，ROM）、閃存、高速緩沖存儲(chǔ)器（Cache）、輔助存儲(chǔ)器（磁盤，磁帶、光盤）數(shù)據(jù)線是雙向的，其位數(shù)與芯片可讀出或?qū)懭氲臄?shù)據(jù)位有關(guān)。數(shù)據(jù)線的位數(shù)與芯片容量也有關(guān)。存儲(chǔ)器主要性能指標(biāo)：緩存-主存層次主要解決CPU和主存速度不匹配的問題，從而提高訪存速度。由于緩存的容量小，因此需要不斷的將主存的內(nèi)容調(diào)入緩存，使緩存中原來的信息被替換掉。主存-輔存層次主要解決系統(tǒng)的容量問題。他們之間的數(shù)據(jù)調(diào)動(dòng)是由硬件和操作系統(tǒng)共同完成的。10、刷新的基本概念、要求、實(shí)質(zhì)、基本方法。動(dòng)態(tài)RAM要考電容存儲(chǔ)電荷的原理來存儲(chǔ)信息。電容上的電荷一般只能維持1~2ms，因此即使電源不掉電，信息也會(huì)自動(dòng)消失。為此，必須在2ms內(nèi)對(duì)其所有存儲(chǔ)單元回復(fù)一次原狀態(tài)，這個(gè)過程稱為再或生刷新。刷新的過程實(shí)質(zhì)上是先將原信息讀出，再有刷新放大器形成原信息并重新寫入的再過生程刷新是一行行進(jìn)行信息不丟失。刷新的三種方式：集中刷新：集中刷新是在規(guī)定的一個(gè)刷新周期內(nèi)，對(duì)全部存儲(chǔ)單元集中在一段時(shí)間逐行進(jìn)行刷新，此刻必須停止讀/寫操作。（存在死區(qū)（存取周期*行數(shù)），死亡時(shí)間率（行數(shù)/存取周期數(shù)*100%））；分散刷新：對(duì)每行存儲(chǔ)單元的刷新分散到每個(gè)存取周期內(nèi)完成。(無死區(qū)，系統(tǒng)速度降低，擴(kuò)大了存取周期)異步刷新：是以上兩種方式的結(jié)合，可以縮短“死時(shí)間”，又充分最大刷新間隔2ms的特點(diǎn)。的，必須在刷新周期內(nèi)，有專用的刷新電路來完成對(duì)基本單元電路的逐行刷新，才能保證動(dòng)態(tài)RAM內(nèi)的利用11、計(jì)算機(jī)I/O控制方式，中斷方式與DMA方式的特征及異同。控制方式：程序查詢方式：由CPU通過程序不斷查詢I/O設(shè)備是否已做好準(zhǔn)備，從而控制I/O設(shè)備與主機(jī)交換信息。程序中斷方式、DMA方式。CPU在I/O設(shè)備運(yùn)行過程中，遇到斷點(diǎn)則轉(zhuǎn)向中斷服務(wù)程序，中斷服務(wù)程序結(jié)束后返回?cái)帱c(diǎn)“踏步”現(xiàn)象。DMA方式：I/O設(shè)備能直接與主存交換信息，DMA竊取周期存取周期時(shí)，CPU尚能繼續(xù)12、接口的基本概念，常用接口的分類方式及應(yīng)用。程序中斷方式的特征：因而不占用CPU，提高了CPU的資源利用率。在接口：兩個(gè)系統(tǒng)或兩個(gè)部件之間的交接部分，它既可以是兩種設(shè)備之間的連接電路哦，也可以是兩個(gè)軟件之間的共傳送命令的功能、傳送數(shù)據(jù)的接口類型：1）按數(shù)據(jù)傳輸方式：并行接口和串行接口。2）按功能選擇的靈活性分類：可編程接口（接口功能機(jī)操作方式程序可控）和不可編程接口（接口功能機(jī)操作方式程序不可控，硬連線邏輯可控）。4）數(shù)據(jù)的傳輸控制13、補(bǔ)碼加減運(yùn)算方法及過程。三種機(jī)器數(shù)的特點(diǎn)和轉(zhuǎn)換方式：三種機(jī)器數(shù)的最高位均為符號(hào)位。符號(hào)位和數(shù)值部分之間可以用“.”（對(duì)于小數(shù)）或“，”（對(duì)于整數(shù)）隔開。【1】當(dāng)真值為正時(shí)，原碼、補(bǔ)碼和反碼的表示形式均相同。即符號(hào)位用“0”表示，數(shù)值部分與真值相同?！?】當(dāng)真值為負(fù)時(shí)，原碼、補(bǔ)碼和反碼的表示形式不同，但是其符號(hào)位都用“1”表示，而數(shù)值部分補(bǔ)碼是原碼的補(bǔ)補(bǔ)補(bǔ)由“0”改為“1”，或從“1”改為“0”，即可得該真可見，無論操作數(shù)是正還是負(fù)，在做補(bǔ)碼加減法時(shí)，只需數(shù)值部分連同符號(hào)位一起相加，符號(hào)位產(chǎn)生的進(jìn)位自然丟掉【例如】14、溢出的基本概念，以及判定方法。（1）用一位符號(hào)位判斷溢出：對(duì)于加法，只有在正數(shù)加正數(shù)和負(fù)數(shù)加負(fù)數(shù)的兩種情況下才可能出現(xiàn)溢出，符號(hào)不同的兩個(gè)數(shù)相加是不會(huì)出現(xiàn)溢出的。對(duì)于減法，只有在正數(shù)減負(fù)數(shù)或者負(fù)數(shù)減正數(shù)兩種情況下才可能出現(xiàn)溢出，符號(hào)相同的兩個(gè)數(shù)相減是不會(huì)溢出的。所以，不論是作加法還是作減法，只要實(shí)際參加操作的兩個(gè)數(shù)（減法時(shí)即為被減數(shù)和“求補(bǔ)”以后的減數(shù)）符號(hào)相同，在用變形補(bǔ)碼作加法時(shí)，2位符號(hào)位要連同數(shù)值部分一起參加運(yùn)算，而且高位符號(hào)位產(chǎn)生的進(jìn)位自動(dòng)丟失，便可得正變形補(bǔ)碼判斷溢出的原則是：當(dāng)2位符號(hào)位不同時(shí)，表示溢出，否則，無溢出。不論是否發(fā)生溢出，高位（第一位）0.1101*0.1011的具體過程：位擴(kuò)展是指增加存儲(chǔ)字長，例如：2片1K*4位的芯片可以組成1K*8位（1K代表10根地址線，8位代位擴(kuò)展指的是芯片的除數(shù)據(jù)線以外的其它線都分別連接在一起，其中的各芯片的數(shù)據(jù)線分別與CPU的數(shù)據(jù)線相連接，不重復(fù)。（2）字?jǐn)U展：字?jǐn)U展是指增加存儲(chǔ)器字的數(shù)量。例如2片1K*8位的存儲(chǔ)芯片可組成一個(gè)2K*8位（11根地址線，8根數(shù)據(jù)線）的存儲(chǔ)器，即存儲(chǔ)字增加了一倍。如圖：、地址線和0中間隔著一個(gè)與非門相連。（3）字、位擴(kuò)展：既增加存儲(chǔ)字長，又增加存儲(chǔ)字?jǐn)?shù)量。例如8片1K*4位的芯片組成4K*8位（12根地址線，8根數(shù)據(jù)線）的存儲(chǔ)器。如圖所示：存儲(chǔ)器設(shè)計(jì)的基本過程：（課本p94例4.1，P95例4.2）3）分配CPU的地址線。4）片選信號(hào)的形成。17、計(jì)算機(jī)主頻、周期、速度等基本概念，以及相關(guān)計(jì)算。主頻也叫時(shí)鐘頻率，單位是MHz，用來表示CPU的運(yùn)算速度。CPU的工作頻率（主頻）包括兩部分：外頻與倍頻，兩者的乘積就是主頻。另外主頻=1/時(shí)鐘周期；時(shí)鐘周期也稱為振蕩周期，定義為時(shí)鐘頻率的倒數(shù)。時(shí)鐘周期是計(jì)算機(jī)中最基本的、最小的時(shí)間單位。在一個(gè)時(shí)鐘周期內(nèi)，CPU僅完成一個(gè)最基本的動(dòng)作。時(shí)鐘周期=1/主頻。主頻/MIPS=每運(yùn)秒行的時(shí)鐘周期。18、Cache的基本概念，工作原理，以及相關(guān)計(jì)算。1）由主存地址映射到Cache地址稱為地址映射。地址映射方式有直接映射（固定映射關(guān)系）、全相聯(lián)映射（靈活性大的映射關(guān)系）、組相聯(lián)映射（上述兩種映射的折中）。（p120