計(jì)算機(jī)組成原理知識(shí)點(diǎn)總結(jié)832

計(jì)算機(jī)組成原理知識(shí)點(diǎn)總結(jié)第?章：計(jì)算機(jī)系統(tǒng)概論1、計(jì)算機(jī)系統(tǒng)由哪兩部分組成？計(jì)算機(jī)系統(tǒng)性能取決于什么？計(jì)算機(jī)系統(tǒng)是由“硬件”和“軟件”組成。衡量?臺(tái)計(jì)算機(jī)性能的優(yōu)劣是根據(jù)多項(xiàng)技術(shù)指標(biāo)綜合確定的，既包括硬件的各種性能指標(biāo)，?包括軟件的各種功能。1）計(jì)算機(jī)系統(tǒng)由硬件和軟件兩部分組成。2）計(jì)算機(jī)系統(tǒng)性能由硬件和軟件共同決定。2、計(jì)算機(jī)系統(tǒng)5層層次結(jié)構(gòu)從下到上由哪五層組成？哪些是物理機(jī)，哪些是虛擬機(jī)？1）微程序機(jī)器、傳統(tǒng)機(jī)器、操作系統(tǒng)機(jī)器、匯編語(yǔ)?機(jī)器、?級(jí)語(yǔ)?機(jī)器2）微程序機(jī)器和傳統(tǒng)機(jī)器是物理機(jī)，其他是虛擬機(jī)。3、在計(jì)算機(jī)系統(tǒng)結(jié)構(gòu)中，什么是翻譯？什么是解釋？1）翻譯：將?種語(yǔ)?編寫的程序全部翻譯成另?種語(yǔ)?，然后再執(zhí)?；2）解釋：將?種語(yǔ)?編寫的程序的?條語(yǔ)句翻譯成另?種語(yǔ)?的?條或多條語(yǔ)句，然后執(zhí)?，執(zhí)?完這條語(yǔ)?后，再解釋下?條。4、什么是計(jì)算機(jī)體系結(jié)構(gòu)？什么是計(jì)算機(jī)組成？以乘法指令為例說(shuō)明者區(qū)別。1）計(jì)算機(jī)體系結(jié)構(gòu)是指那些能夠被程序員看到的計(jì)算機(jī)的屬性。如指令集、數(shù)據(jù)類型等；2）計(jì)算機(jī)組成是指如何實(shí)現(xiàn)計(jì)算機(jī)體系結(jié)構(gòu)所體現(xiàn)出來(lái)的屬性；3）以乘法指令為例，計(jì)算機(jī)是否有乘法指令，屬于體系結(jié)構(gòu)的問(wèn)題。乘法指令是采?專?的乘法器，還是使?加法器和移位器構(gòu)成，屬于計(jì)算機(jī)組成的問(wèn)題。5、馮諾依曼機(jī)器的主要特點(diǎn)？1）計(jì)算機(jī)由運(yùn)算器、存儲(chǔ)器、控制器、輸?設(shè)備和輸出設(shè)備五?部分組成；2）指令和數(shù)據(jù)存儲(chǔ)在存儲(chǔ)器中，并可以按地址訪問(wèn)；3）指令和數(shù)據(jù)均以進(jìn)制表?；4）指令由操作碼和地址碼構(gòu)成，操作碼指明操作的性質(zhì)，地址碼表?操作數(shù)在存儲(chǔ)器中的位置；5）指令在存儲(chǔ)器內(nèi)按順序存放，通常按?動(dòng)的順序取出執(zhí)?；6）機(jī)器以運(yùn)算器為中?，I/O設(shè)備與存儲(chǔ)器交換數(shù)據(jù)也要通過(guò)運(yùn)算器。（因此，后來(lái)有了以存儲(chǔ)器為中?的計(jì)算機(jī)結(jié)構(gòu)）6、畫出現(xiàn)代計(jì)算機(jī)的組成框圖。P10,圖1.97、什么是存儲(chǔ)單元、存儲(chǔ)字、存儲(chǔ)字長(zhǎng)、存儲(chǔ)體？存儲(chǔ)單元：存儲(chǔ)?個(gè)存儲(chǔ)字并具有特定存儲(chǔ)地址的存儲(chǔ)單位；存儲(chǔ)字：?個(gè)存儲(chǔ)單元中存放的所有的進(jìn)制數(shù)據(jù)，按照某個(gè)地址訪問(wèn)某個(gè)存儲(chǔ)單元獲取的進(jìn)制數(shù)據(jù)。存儲(chǔ)字長(zhǎng)：存儲(chǔ)字中進(jìn)制數(shù)據(jù)的位數(shù)，即按照某個(gè)地址訪問(wèn)某個(gè)存儲(chǔ)單元獲取的進(jìn)制數(shù)據(jù)的位數(shù)；存儲(chǔ)體：由多個(gè)存儲(chǔ)單元構(gòu)成的存儲(chǔ)器件。8、主存儲(chǔ)器中，什么是MAR，什么是MDR，存儲(chǔ)器的最?容量由什么決定？1）MAR：存儲(chǔ)地址寄存器，保存需要訪問(wèn)的存儲(chǔ)單元地址。反映存儲(chǔ)單元的個(gè)數(shù)。2）MDR：存儲(chǔ)數(shù)據(jù)寄存器，緩存讀出/寫?存儲(chǔ)單元的數(shù)據(jù)。反映存儲(chǔ)字長(zhǎng)。3）存儲(chǔ)器的最?容量由MAR寄存器的位數(shù)和MDR寄存器的位數(shù)決定。9、什么是機(jī)器字長(zhǎng)，什么是存儲(chǔ)字長(zhǎng)長(zhǎng)？機(jī)器字長(zhǎng)：CPU?次能夠處理的進(jìn)制數(shù)據(jù)的位數(shù)。進(jìn)制數(shù)據(jù)的位數(shù)。存儲(chǔ)字長(zhǎng)：按照某個(gè)地址訪問(wèn)某個(gè)存儲(chǔ)單元獲取的10、假設(shè)MAR寄存器的位數(shù)為16位，MDR寄存器的位數(shù)為16位，存儲(chǔ)器的最?容量是多少？1）MAR寄存器的位數(shù)為16位，能表?的地址個(gè)數(shù)為2的16次?，為64K；2）MDR寄存器的位數(shù)為16位，說(shuō)明存儲(chǔ)字長(zhǎng)為16位，也即2個(gè)字節(jié)；3）存儲(chǔ)器的最?容量為64K*2B=128KByte第三章系統(tǒng)總線1、為什么要使?總線？在馮諾依曼結(jié)構(gòu)中，各個(gè)部件之間均有單獨(dú)連線，不僅線多，?且導(dǎo)致擴(kuò)展I/O設(shè)備很不容易。即擴(kuò)展?個(gè)I/O設(shè)備，需要連接很多線。因此，引?了總線連接?式，將多個(gè)設(shè)備連接在同?組總線上，構(gòu)成設(shè)備之間的公共傳輸通道。2、總線的兩?基本特征是什么？1）共享：多個(gè)部件連接在同?組總線上，各個(gè)部件之間都通過(guò)該總線進(jìn)?數(shù)據(jù)交換。2）分時(shí)：同?時(shí)刻，總線上只能傳輸?個(gè)部件發(fā)送的信息；3、系統(tǒng)總線按照傳輸信息的不同，分成哪?類？是單向的，還是雙向的？1）分成數(shù)據(jù)總線、地址總線以及控制總線。2）數(shù)據(jù)總線：各個(gè)功能部件之間傳送數(shù)據(jù)信息，雙向傳輸；3）地址總線：?來(lái)指明數(shù)據(jù)總線上，源數(shù)據(jù)或?的數(shù)據(jù)所在的主存單元的地址。單向：由CPU發(fā)出4）控制總線：?來(lái)發(fā)送各種控制信號(hào)。對(duì)于控制總線中的單根線，是單向的，即只能由?個(gè)部件發(fā)向另?個(gè)部件。??組控制總線中，有輸?也有輸出，因此，控制總線也可以看成是雙向的。3、什么是總線寬度、總線帶寬、總線復(fù)?、信號(hào)線數(shù)？1）總線寬度：數(shù)據(jù)總線的根數(shù)，?般是8的倍數(shù)。是衡量計(jì)算機(jī)系統(tǒng)性能的重要指標(biāo)；2）總線帶寬：即總線數(shù)據(jù)傳輸速率，總線上每秒能夠傳輸?shù)淖?字節(jié)量。3）總線復(fù)?：?條信號(hào)線上分時(shí)傳送兩種信號(hào)。例如數(shù)據(jù)總線和地址總線的分時(shí)復(fù)?；4）信號(hào)線數(shù)：地址總線、數(shù)據(jù)總線和控制總線三種總線的線數(shù)之和。4、假設(shè)總線的?作頻率為33MHz，總線寬度為32位，則它最?的傳輸速率是多少？33*（32/8）=132MB/s5、簡(jiǎn)要說(shuō)明單總線結(jié)構(gòu)的概念及缺點(diǎn)？（現(xiàn)代計(jì)算機(jī)為什么要采?多總線結(jié)構(gòu)？）在單總線結(jié)構(gòu)中，所有的部件（CPU、主存、I/O設(shè)備）都連接在?組總線上。但所有的信息傳送都要通過(guò)這組總線，同時(shí)只能有?個(gè)部件向總線上發(fā)送信息，導(dǎo)致總線成為系統(tǒng)的瓶頸。因此，發(fā)展出來(lái)了多總線結(jié)構(gòu)，其基本思想均是將速度相近的設(shè)備掛接在同?組總線上，總線之間通過(guò)總線控制器相連。例如CPU和Cache之間、I/O設(shè)備之間等。6、集中式總線判優(yōu)控制有哪三種?式，哪種?式的優(yōu)先級(jí)不能改變？1）鏈?zhǔn)讲樵儭⒂?jì)數(shù)器定時(shí)查詢、以及獨(dú)?請(qǐng)求。2）鏈?zhǔn)讲樵兊膬?yōu)先級(jí)不能改變，離控制器最近的優(yōu)先級(jí)最?。7、簡(jiǎn)述鏈?zhǔn)讲樵?、?jì)數(shù)器定時(shí)查詢以及獨(dú)?請(qǐng)求三種?式的?作原理。（略）8、什么是總線周期，分為哪?個(gè)階段？1）總線周期：總線上兩個(gè)部件完成?次完整且可靠的數(shù)據(jù)傳輸時(shí)間；2）分為四個(gè)階段：申請(qǐng)分配階段：申請(qǐng)總線尋址階段：發(fā)出地址及有關(guān)命令傳數(shù)階段：進(jìn)?數(shù)據(jù)交換結(jié)束：從總線上撤除信號(hào)，讓出總線9、什么是總線通信控制，總線通信控制有哪?種？1）總線通信控制：解決通信雙?如何獲知傳輸開(kāi)始和傳輸結(jié)束，以及如何協(xié)調(diào)配合；2）同步通信、異步通信、半同步通信、分離式通信10、什么是同步通信？其優(yōu)點(diǎn)和缺點(diǎn)？１）同步通信：總線上各個(gè)部件由統(tǒng)?的時(shí)鐘信號(hào)控制；在總線周期中，每個(gè)時(shí)鐘周期各個(gè)部件如何動(dòng)作都有明確的規(guī)定。２）優(yōu)點(diǎn)：速度快，各個(gè)模塊間配合簡(jiǎn)單３）缺點(diǎn)：以總線上最慢的部件來(lái)設(shè)計(jì)公共時(shí)鐘，影響總線效率。11、什么是異步通信？異步通信分為哪?種類型？1）異步通信：總線上各部件沒(méi)有統(tǒng)?的時(shí)鐘標(biāo)準(zhǔn)，采?應(yīng)答式通信；（主模塊發(fā)出請(qǐng)求后，?直等到從模塊反饋回來(lái)應(yīng)答信號(hào)之后才開(kāi)始通信）2）不互鎖、半互鎖、全互鎖。（需要了解各種?式的含義）

12、什么是波特率？什么是?特率？（需要掌握如何計(jì)算波特率、?特率）波特率：?jiǎn)挝粫r(shí)間內(nèi)傳送的?進(jìn)制數(shù)據(jù)數(shù)據(jù)的位數(shù)，單位bps?特率：?jiǎn)挝粫r(shí)間內(nèi)傳送的有效的?進(jìn)制位數(shù)。13、異步通信時(shí)，常規(guī)需要設(shè)置的參數(shù)有哪些？波特率、停?位（1/2/1.5）、校驗(yàn)位（奇校驗(yàn)、偶校驗(yàn)、?校驗(yàn)）14、簡(jiǎn)述半同步通信的基本原理。半同步通信結(jié)合同步通信和異步通信。同步通信：采?統(tǒng)?的時(shí)鐘，規(guī)定了在?定的時(shí)鐘周期?什么事情；異步通信：如果從模塊沒(méi)有準(zhǔn)備好，增加?個(gè)“等待響應(yīng)”信號(hào)。15、簡(jiǎn)述分離式通信的基本原理。主模塊發(fā)出地址和命令之后，放棄總線，在從模塊準(zhǔn)備數(shù)據(jù)期間，使得總線可以被其他設(shè)備所?。提?總線利?率。但是，這種?式控制?較復(fù)雜。16、奇偶校驗(yàn)可以糾錯(cuò)嗎？漢明碼可以糾錯(cuò)碼？1）奇偶校驗(yàn)只能檢錯(cuò)，不能糾錯(cuò)。2）漢明碼可以糾錯(cuò)。第四章存儲(chǔ)器1、存儲(chǔ)器按存取?式，可以分成哪四類？哪些屬于隨機(jī)訪問(wèn)存儲(chǔ)器，哪些屬于串?訪問(wèn)存儲(chǔ)器？1）可以分為隨機(jī)存儲(chǔ)器、只讀存儲(chǔ)器、順序存儲(chǔ)器和直接存儲(chǔ)器；2）隨機(jī)存儲(chǔ)器和只讀存儲(chǔ)器屬于隨機(jī)存儲(chǔ)器，即存取時(shí)間與物理地址?關(guān)；3）順序存儲(chǔ)器（典型的如磁帶）和直接存儲(chǔ)器（典型的如磁盤）屬于串?存儲(chǔ)器，即存取時(shí)間與物理地址有關(guān)。2、衡量存儲(chǔ)器使?哪三個(gè)指標(biāo)？寄存器、緩存、主存中，哪個(gè)速度最快？哪個(gè)最便宜？1）速度、容量、位價(jià)格。2）寄存器速度最快，主存最便宜。3、常見(jiàn)的存儲(chǔ)系統(tǒng)層次結(jié)構(gòu)有哪兩種？透明性如何？各??來(lái)解決什么問(wèn)題的？1）緩存-主存層次：?來(lái)緩解CPU和主存速度不匹配的問(wèn)題，由硬件來(lái)完成，對(duì)所有的程序員完全透明。2）主存-輔存層次：?來(lái)解決主存容量不夠的問(wèn)題，由操作系統(tǒng)和硬件共同完成，對(duì)應(yīng)?程序設(shè)計(jì)者透明，對(duì)系統(tǒng)程序設(shè)計(jì)者不透明。（現(xiàn)在?般存儲(chǔ)器都即能按字訪問(wèn)，也能按照字節(jié)訪問(wèn)，因此，存儲(chǔ)器編址時(shí)，每個(gè)字節(jié)都有?個(gè)獨(dú)?的地址。）4、字在存儲(chǔ)單元中有兩種存儲(chǔ)?式，?端?式和?端?式。各是什么含義？x86采?的是哪種存儲(chǔ)?式？1）?端?式：字的低位存在內(nèi)存的?地址中，?字的?位存在內(nèi)存的低地址中；2）?端?式：字的低位存在內(nèi)存的低地址中，?字的?位存在內(nèi)存的?地址中。3）x86CPU采?的是?端?式。5、主存的三個(gè)主要技術(shù)指標(biāo)存儲(chǔ)容量、存取速度和存儲(chǔ)帶寬6、什么是存取時(shí)間？什么是存取周期？哪個(gè)?？1）存取時(shí)間：?jiǎn)?dòng)?次存儲(chǔ)器完成本次操作（讀或?qū)懀┧璧臅r(shí)間；2）存取周期：連續(xù)兩次啟動(dòng)存儲(chǔ)器所需要的最?間隔時(shí)間；3）存取周期包含存取時(shí)間；7、什么是存儲(chǔ)器帶寬？（要了解如何計(jì)算存儲(chǔ)器帶寬）單位時(shí)間內(nèi)存儲(chǔ)器存取的信息量；8、半導(dǎo)體存儲(chǔ)芯?譯碼驅(qū)動(dòng)包含哪兩種?式，請(qǐng)簡(jiǎn)要說(shuō)明。1）線選法：所有的地址芯?通過(guò)?個(gè)譯碼器譯碼，選擇?個(gè)存儲(chǔ)單元的各位，適合于存儲(chǔ)容量不?的芯?；2）重合法：將地址分為兩組，每組通過(guò)?個(gè)譯碼器譯碼，選擇?或列，?、列交叉處就是要訪問(wèn)的存儲(chǔ)位。9、隨機(jī)存儲(chǔ)器包含哪兩?類？哪個(gè)需要刷新？請(qǐng)從速度、容量、價(jià)格等??進(jìn)?簡(jiǎn)要?較。1）靜態(tài)RAM：采?鎖存器原理實(shí)現(xiàn)；2）動(dòng)態(tài)RAM：采?電容原理實(shí)現(xiàn)，需要刷新。3）相?于動(dòng)態(tài)RAM，靜態(tài)RAM的速度快、容量?、價(jià)格?，?般?于緩存，?動(dòng)態(tài)RAM?般?于內(nèi)存。10、只讀存儲(chǔ)器有哪?種？1）掩模ROM（MROM）：出?后內(nèi)容不能被更改。2）PROM：可編程只讀存儲(chǔ)器，可以進(jìn)??次性編程；3）EPROM：可擦除只讀ROM，?紫外線照射；4）EEPROM：電可擦除只讀ROM。6）FLashMemory：采?EEPROM的?易失性存儲(chǔ)器。11、單?存儲(chǔ)器芯?的容量有限，很難滿?實(shí)際需要，因此必須將若?存儲(chǔ)芯?連接在?起才能組成?夠容量的存儲(chǔ)器。存儲(chǔ)器的擴(kuò)展通常有位擴(kuò)展和字?jǐn)U展，什么是字?jǐn)U展，什么是位擴(kuò)展？請(qǐng)舉例簡(jiǎn)要說(shuō)明1）位擴(kuò)展：增加存儲(chǔ)器的字長(zhǎng)，例如兩個(gè)1K*4位的存儲(chǔ)芯?構(gòu)成1個(gè)1K*8位的存儲(chǔ)器；2）字?jǐn)U展：增加存儲(chǔ)器的字?jǐn)?shù)，例如兩個(gè)1K*8位的存儲(chǔ)芯?構(gòu)成1個(gè)2K*8位的存儲(chǔ)器；通常字?jǐn)U展和位擴(kuò)展兩種?式混合使?。12、熟慮掌握存儲(chǔ)器的擴(kuò)展，包括地址空間分配、地址線的連接、數(shù)據(jù)線的連接、?選信號(hào)的產(chǎn)?及連接等；參看P94頁(yè)，例4.113、假設(shè)欲檢測(cè)的?進(jìn)制代碼為n位，為了使其具有1位的糾錯(cuò)能?，需添加K位檢測(cè)位，組成n+k位的代碼。問(wèn)，應(yīng)添加多少位檢測(cè)位？應(yīng)添加的檢測(cè)位位數(shù)：2的k次??于等于n+k+1。因?yàn)橐蛊溆?位的檢測(cè)能?，必須使?k位來(lái)說(shuō)明n+k位到底哪?位出現(xiàn)了錯(cuò)誤，k位能表達(dá)的數(shù)量為2的k次?，?n+k位到底哪?位出現(xiàn)了錯(cuò)誤或者是全部正確，共有n+k+1種狀況，因此，k的取值需要滿?：2的k次??于等于n+k+114、對(duì)于漢明碼，應(yīng)熟練掌握漢明碼的編碼?式（按照配偶或配奇的原則），以及給出漢明碼，得到要傳送的原始信息（包括糾錯(cuò)過(guò)程）。15、提?訪存速度的三種?式。1）采??速元器件；2）采?存儲(chǔ)層次結(jié)構(gòu)：cache-主存結(jié)構(gòu)；3）調(diào)整主存結(jié)構(gòu)：包括單體多字，多體并?兩種?式。16、簡(jiǎn)述單體多字的存儲(chǔ)系統(tǒng)的?作原理，及其優(yōu)點(diǎn)。1）單體多字存儲(chǔ)系統(tǒng)?次訪存取出多個(gè)CPU字，即存儲(chǔ)字為CPU字的n倍（假設(shè)?次訪存取出n個(gè)cpu字）。2）優(yōu)點(diǎn)是：顯著提?了存儲(chǔ)器帶寬。17、多體并?系統(tǒng)有哪兩種編址?式？請(qǐng)簡(jiǎn)要說(shuō)明其編址?式及其優(yōu)點(diǎn)。1）?位交叉編址?式：存儲(chǔ)體的編址?式為順序存儲(chǔ)，即?個(gè)存儲(chǔ)體存滿后，再存?下?個(gè)；存儲(chǔ)單元地址的?位為存儲(chǔ)體的編號(hào)。?位交叉編址并不能提?單次訪存速度，但能使多應(yīng)?并?訪存，提?系統(tǒng)的并發(fā)性。2）低位交叉編址?式：存儲(chǔ)體的編址?式為交叉存儲(chǔ)。即程序連續(xù)存放在相鄰的存儲(chǔ)體之中。存儲(chǔ)單元地址的低位為存儲(chǔ)體的編號(hào)。低位交叉編址能顯著提?單次訪存速度。19、在四位低位交叉編址中，假設(shè)存取周期為T，總線傳輸周期為τ，為了實(shí)現(xiàn)流?線?式存儲(chǔ)，應(yīng)滿?什么條件？如果連續(xù)讀取四個(gè)字，所需要的時(shí)間是多少？1）T=4τ2）連續(xù)讀取四個(gè)字，所需要的時(shí)間為T+（4-1）τ注意：假設(shè)不是低位交叉編址，?是?位交叉編址，連續(xù)讀取四個(gè)字所需要的時(shí)間仍然為4T。20、需要?家掌握多體并?存儲(chǔ)器在?位交叉編址（順序存儲(chǔ)）和低位交叉編址（交叉存儲(chǔ)）的情況下，存儲(chǔ)器帶寬的計(jì)算?式。21、在CPU和內(nèi)存之間引?cache的原因。1）避免cpu空等I/O訪存；2）緩解CPU和主存速度不匹配的問(wèn)題。22、什么是程序的局部性原理。CPU從主存取指令或數(shù)據(jù)，在?定時(shí)間內(nèi)，只是對(duì)主存局部地址區(qū)域訪問(wèn)。

23、Cache命中率、平均訪問(wèn)時(shí)間以及訪問(wèn)效率的計(jì)算。24、Cache寫操作有哪兩種?式？1）寫直達(dá)法：寫操作既寫?Cache?寫?主存；2）寫回法：只把數(shù)據(jù)寫?Cache?不寫?主存，當(dāng)Cache中數(shù)據(jù)被替換出去之后才寫?主存。25、將主存地址映射到Cache地址稱為地址映射，常見(jiàn)的Cache映射?式有哪?種？直接映射、全相聯(lián)映射、組相聯(lián)映射。26、直接映射的優(yōu)缺點(diǎn)？?jī)?yōu)點(diǎn)：地址變換速度快。缺點(diǎn)：cache利?率不?，塊沖突率?；27、全相聯(lián)映射的優(yōu)缺點(diǎn)？?jī)?yōu)點(diǎn)：cache利?率?，塊沖突率低。缺點(diǎn)：地址變換復(fù)雜，需要較多的硬件。28、需要?家掌握各種映射?式之下，寫出主存地址格式、cache地址格式，以及主存地址向cache地址的轉(zhuǎn)換。29、Cache常?的替換算法有哪些？哪個(gè)命中率最?？1）先進(jìn)先出、近期最少使?算法和隨機(jī)替換算法；2）命中率最?的是近期最少使?算法；30、磁盤的三地址結(jié)構(gòu)包括哪些？柱?、磁頭號(hào)和扇區(qū)號(hào)第五章輸?輸出系統(tǒng)1、I/O系統(tǒng)的發(fā)展?致可以分為哪4個(gè)階段？1）早期（分散連接、串??作、程序查詢）2）接?模塊和DMA階段（總線連接、并??作、中斷及DMA）3）通道階段（通道是具有特殊功能的處理器）4）I/O處理機(jī)階段I/O系統(tǒng)的發(fā)展實(shí)際上是逐步將CPU從繁重的I/O?作中解放出來(lái)的過(guò)程；2、I/O設(shè)備編址有哪兩種?式？各有什么優(yōu)缺點(diǎn)？1）統(tǒng)?編址?式：和存儲(chǔ)器統(tǒng)?編址，I/O地址作為存儲(chǔ)器地址的?部分；?須?專?的I/O指令，但占?存儲(chǔ)器空間。2）獨(dú)?編址?式：和存儲(chǔ)地址分開(kāi)編址，需?專?的I/O指令。3、I/O設(shè)備與主機(jī)的聯(lián)絡(luò)?式有哪?種？I/O設(shè)備與主機(jī)間交互信息時(shí)必須了解彼此的狀態(tài)。根據(jù)I/O設(shè)備?作速度的不同，可以分為3類：1）?即響應(yīng)：不管其狀態(tài)（認(rèn)為其時(shí)刻準(zhǔn)備好），適?于慢速設(shè)備。2）應(yīng)答信號(hào)：通過(guò)應(yīng)答信號(hào)來(lái)進(jìn)?交互；3）同步時(shí)標(biāo)：采?統(tǒng)?的時(shí)鐘信號(hào)。4、I/O總線包括哪四類？數(shù)據(jù)線、設(shè)備選擇線、狀態(tài)線、命令線5、I/O設(shè)備通常使?D觸發(fā)器（完成觸發(fā)器）和B觸發(fā)器（?作觸發(fā)器）來(lái)標(biāo)識(shí)設(shè)備所處的狀態(tài)。D=0，B=0：暫停狀態(tài)；D=0，B=1：準(zhǔn)備狀態(tài)D=1，B=0：就緒狀態(tài)6、程序查詢的基本?作原理。cpu不斷去查詢I/O設(shè)備狀態(tài)，導(dǎo)致CPU和I/O設(shè)備串??作。7、什么是中斷？計(jì)算機(jī)在執(zhí)?程序過(guò)程中，當(dāng)出現(xiàn)異常清空或特殊請(qǐng)求時(shí)，計(jì)算機(jī)停?現(xiàn)?程序的運(yùn)?，轉(zhuǎn)去處理這些異常清空或特殊請(qǐng)求，處理結(jié)束后，再返回現(xiàn)?程序的間斷處，繼續(xù)執(zhí)?原程序，即為中斷。8、中斷服務(wù)程序的基本流程包括哪四部分？1）保護(hù)現(xiàn)場(chǎng)2）中斷服務(wù)3）恢復(fù)現(xiàn)場(chǎng)4）中斷返回9、什么是單重中斷和多重中斷？1）單重中斷：不允許中斷現(xiàn)?的中斷服務(wù)程序；2）多重中斷：允許級(jí)別更?的中斷源中斷現(xiàn)?的中斷服務(wù)程序，也稱為中斷嵌套；10、CPU響應(yīng)中斷的時(shí)機(jī)？當(dāng)前指令執(zhí)?完畢后，cpu發(fā)出中斷查詢信號(hào)，也就是說(shuō)，中斷響應(yīng)?定是在每條指令執(zhí)?結(jié)束之后進(jìn)?的，不可能在指令執(zhí)?過(guò)程中響應(yīng)中斷。11、什么是DMA？DMA：直接內(nèi)存訪問(wèn)。在主存和I/O設(shè)備之間建?獨(dú)?的總線連接。12、在DMA?式中，由于DMA接?與CPU共享主存，可能會(huì)出現(xiàn)兩者爭(zhēng)?主存的沖突，為解決沖突，DMA和主存交換數(shù)據(jù)時(shí)，通常采?哪三種?作?式？1）?CPU訪問(wèn)主存：DMA訪存優(yōu)先級(jí)?；2）周期挪?（竊?。篋MA挪?存儲(chǔ)或竊取總線使?權(quán)?個(gè)或?個(gè)主存存取周期；3）DMA和CPU交替訪問(wèn)：將CPU?作周期分成兩部分，?部分供DMA訪存，?部分供CPU訪存。13、DMA?作過(guò)程包括哪三部分？1）預(yù)處理2）數(shù)據(jù)傳輸2）后處理第六章計(jì)算機(jī)的運(yùn)算?法1、掌握有符號(hào)數(shù)的原碼計(jì)算?法，以及通過(guò)原碼求真值；2、掌握補(bǔ)碼計(jì)算的?法，以及通過(guò)補(bǔ)碼求原碼，然后求真值的?法。1）通過(guò)原碼求補(bǔ)碼：符號(hào)位不變，各位取反，末位加1；2）通過(guò)補(bǔ)碼求原碼：符號(hào)位不變，各位取反，末位加1；3、原碼中0有2種表??法（正零和負(fù)零），補(bǔ)碼中0只有?種表??法（正零和負(fù)零的表??法?致）4、假設(shè)有符號(hào)數(shù)的位數(shù)為8（包括符號(hào)位），補(bǔ)碼能表?的真值的范圍？補(bǔ)碼能表?的真值范圍為-128~+127（參見(jiàn)補(bǔ)碼定義）5、掌握求反碼以及移碼的?法。6、什么是定點(diǎn)表?？什么是浮點(diǎn)表?？１）定點(diǎn)表?：?數(shù)點(diǎn)固定在某?位置的數(shù)為定點(diǎn)數(shù)；２）浮點(diǎn)表?：?數(shù)點(diǎn)位置可以浮動(dòng)的數(shù)。7、浮點(diǎn)數(shù)在機(jī)器中的表?形式，由哪?部分組成？由尾數(shù)、數(shù)符、階碼、階符四部分組成。8、掌握規(guī)格化浮點(diǎn)數(shù)的表?范圍（最?正數(shù)、最?正數(shù)、最?負(fù)數(shù)、最?負(fù)數(shù)）的計(jì)算?法。9、IEEE754標(biāo)準(zhǔn)規(guī)定的浮點(diǎn)數(shù)由哪?部分組成？由數(shù)符、階碼（含階符）以及尾數(shù)組成。10、IEEE754標(biāo)準(zhǔn)規(guī)定的浮點(diǎn)數(shù)中，階碼和尾數(shù)?什么形式表?？階碼?移碼表?，其偏移量是2^(n-1)，尾數(shù)?原碼表?。11、float占多少位？double占多少位？float為短實(shí)數(shù)，占32位，其中階碼8位，尾數(shù)23位。double為長(zhǎng)實(shí)數(shù)，占64位，其中階碼占11位，尾數(shù)為52位。12、對(duì)正數(shù)進(jìn)?算術(shù)移位，當(dāng)正數(shù)采?源碼、補(bǔ)碼、反碼時(shí)，左移或右移時(shí)，低位或?位添補(bǔ)什么代碼？對(duì)于正數(shù)，其源碼、補(bǔ)碼、反碼均等于真值，左移時(shí)，低位添補(bǔ)0，右移時(shí)，?位添補(bǔ)0。13、對(duì)負(fù)數(shù)進(jìn)?算術(shù)移位，當(dāng)負(fù)數(shù)采?源碼、補(bǔ)碼、反碼時(shí)，左移或右移時(shí)，低位或?位添補(bǔ)什么代碼？對(duì)于源碼，左移或右移時(shí)，低位或?位均添補(bǔ)0；對(duì)于補(bǔ)碼：左移時(shí)，低位添補(bǔ)0，右移時(shí)?位添補(bǔ)1對(duì)于反碼：左移或右移時(shí)，低位或?位均添補(bǔ)1；14、什么是邏輯移位？邏輯移位是對(duì)?符號(hào)數(shù)的移位，由于?符號(hào)數(shù)不存在符號(hào)位，左移時(shí)，?位移丟，低位補(bǔ)零。右移時(shí)，低位移丟，?位補(bǔ)零。15、加法和減法時(shí)，什么情況下可能發(fā)?溢出？如何簡(jiǎn)單判斷發(fā)?溢出？1）正數(shù)加正數(shù)，正數(shù)減負(fù)數(shù)，負(fù)數(shù)加負(fù)數(shù)，負(fù)數(shù)減正數(shù)時(shí)，可能會(huì)發(fā)?溢出。2）如果參加操作的兩個(gè)數(shù)符號(hào)相同（轉(zhuǎn)換成補(bǔ)碼的加法），