計(jì)算機(jī)體系結(jié)構(gòu)問答題第5章

第5章儲藏層次單級儲藏器的主要矛盾是什么？平常采用什么方法來解決？主要矛盾：速度越快，每位價(jià)錢就越高。容量越大，每位價(jià)錢就越低。容量越大，速度越慢。采用多級儲藏層次方法來解決。談?wù)搩Σ貙哟蔚闹饕獏?shù)有哪些？儲藏層次的平均每位價(jià)錢、命中率或無效率、平均接見時(shí)間?！癈ache-主存”和“主存-輔存”層次的主要差異是什么？儲藏層次“Cache-主存”層次“主存-輔存”層次比較項(xiàng)目目的為了填補(bǔ)主存速度的不足為了填補(bǔ)主存容量的不足儲藏管理的實(shí)現(xiàn)全部由專用硬件實(shí)現(xiàn)主要由軟件實(shí)現(xiàn)接見速度的比值幾比一幾萬比一（第一級比第二級）典型的塊（頁）大小幾十個(gè)字節(jié)幾百到幾千個(gè)字節(jié)CPU對第二級的接見方式可直接接見均經(jīng)過第一級不命中時(shí)CPU可否切換不切換切換到其他進(jìn)度在儲藏層次中應(yīng)解決哪四個(gè)問題？1）映像規(guī)則：當(dāng)把一個(gè)塊調(diào)入高一層儲藏器時(shí)，能夠放到哪些地點(diǎn)上。2）查找算法：當(dāng)所要接見的塊在高一層儲藏器中時(shí)，怎樣找到該塊。3）代替算法：當(dāng)發(fā)生無效時(shí)，應(yīng)代替哪一塊。4）寫策略：當(dāng)進(jìn)行寫接見時(shí)，應(yīng)進(jìn)行哪些操作。地點(diǎn)映像方法有哪幾種？它們各有什么優(yōu)缺點(diǎn)？（1）全相聯(lián)映像。實(shí)現(xiàn)查找的系統(tǒng)復(fù)雜，代價(jià)高，速度慢。Cache空間的利用率較高，塊矛盾概率較低，所以Cache的無效率也低。（2）直接映像。實(shí)現(xiàn)查找的系統(tǒng)簡單，速度快。Cache空間的利用率較低，塊矛盾概率較高，所以Cache的無效率也高。（3）組相聯(lián)映像。組相聯(lián)是直接映像和全相聯(lián)的一種折中。組相聯(lián)Cache比相同容量的直接映像Cache的無效率低。由此可否能夠得出結(jié)論：采用組相聯(lián)Cache必然能帶來性能上的提高？為什么？不用然。由于組相聯(lián)命中率的提高是以增加命中時(shí)間為代價(jià)的，選擇開關(guān)。

組相聯(lián)需要增加多路7.Cache

中，有哪兩種實(shí)現(xiàn)并行查找的方法？（1）用相聯(lián)儲藏器實(shí)現(xiàn)。（2）用單體多字儲藏器和比較器來實(shí)現(xiàn)。8.代替算法有哪幾種？它們各有什么優(yōu)缺點(diǎn)？（1）隨機(jī)法：簡單、易于用硬件實(shí)現(xiàn)，但這種方法沒有考慮Cache塊過去被使用的情況，反應(yīng)不了程序的局部性，所以其無效率比LRU的高。（2）先進(jìn)先出法：簡單實(shí)現(xiàn)。它誠然利用了同一組中各塊進(jìn)入Cache的次序這一“歷史”信息，但仍是不能夠正確地反應(yīng)程序的局部性。（3）近來最少使用法LRU：無效率最低?？墒荓RU比較復(fù)雜，硬件實(shí)現(xiàn)比較困難。寫策略主要有哪兩種？它們各有什么優(yōu)點(diǎn)？寫直達(dá)法：易于實(shí)現(xiàn)，而且下一級儲藏器中的數(shù)據(jù)老是最新的。寫回法：速度快，寫操作能以Cache儲藏器的速度進(jìn)行。而且關(guān)于同一單元的多個(gè)寫最后只要一次寫回下一級儲藏器，有些“寫”只抵達(dá)Cache，不抵達(dá)主存，所以所使用的儲藏器頻帶較低。在寫回法中，可采用什么方法減少在代替時(shí)塊的寫回？常采用“污染位”標(biāo)志。即為Cache中的每一塊設(shè)置一個(gè)“污染位”（設(shè)在與該塊相應(yīng)的目錄表項(xiàng)中），用于指出該塊是“臟”的（被修悔過）仍是潔凈的（沒被修悔過）。代替時(shí)，若被代替的塊是潔凈的，則不用寫回下一級儲藏器，由于這時(shí)下一級儲藏器中相應(yīng)塊的內(nèi)容與Cache中的一致。當(dāng)發(fā)生Cache寫無效時(shí)，可否調(diào)入相應(yīng)的塊，有哪兩種選擇？（1）按寫分派法：寫無效時(shí)，先把所寫單元所在的塊調(diào)入Cache，爾后再進(jìn)行寫入。這種方法也稱為寫時(shí)取方法。（2）不按寫分派法：寫無效時(shí)，直接寫入下一級儲藏器而不將相應(yīng)的塊調(diào)入Cache。這種方法也稱為繞寫法。12.依照

Cache產(chǎn)生無效的原因不相同，能夠把無效分為哪三類？逼迫性無效、容量無效、矛盾無效。13.3C

無效與

Cache的相聯(lián)度、容量有什么樣的關(guān)系？⑴相聯(lián)度越高，矛盾無效就越少。⑵逼迫性無效和容量無效不受相聯(lián)度的影響。⑶逼迫性無效不受Cache容量的影響，但容量無效卻隨著容量的增加而減少。⑷2:1的Cache經(jīng)驗(yàn)規(guī)則：大小為N的直接映像Cache的無效率約等于大小為的兩路組相聯(lián)Cache的無效率。

N/2增加Cache塊大小必然會降低無效率嗎？不用然。關(guān)于給定的Cache容量，當(dāng)塊大小增加時(shí)，無效率開始是下降，今后反而上漲了。主要由于增加塊大小會產(chǎn)生雙重作用。一方面它減少了逼迫性無效；另一方面，可能會增加矛盾無效。15．偽相聯(lián)的基本思想是什么？采用這種方法時(shí)，在命中情況下，接見Cache的過程和直接映像Cache中的情況相同；而發(fā)生無效時(shí)，在接見下一級儲藏器以前，會先檢查Cache另一個(gè)地點(diǎn)（塊），看可否匹配。確定這個(gè)另一塊的一種簡單的方法是將索引字段的最高位取反，爾后依照新索引去尋找偽相聯(lián)組中的對應(yīng)塊。若是這一塊的表記般配，則稱發(fā)生了偽命中。否則，就只好接見下一級儲藏器。16．偽相聯(lián)的優(yōu)點(diǎn)是什么？偽相聯(lián)既能獲得多路組相聯(lián)Cache的低無效率又能保持直接映像Cache的命中速度。降低Cache無效率有哪些方法？增加Cache塊大小、提高相聯(lián)度、增加Cache的容量、VictimCache、偽相聯(lián)Cache、硬件預(yù)取技術(shù)、由編譯器控制的預(yù)取、編譯器優(yōu)化。減少Cache無效開銷有哪些方法？讓讀無效優(yōu)先于寫。寫緩沖歸并。懇求字辦理技術(shù)。非擁塞Cache或非鎖定Cache技術(shù)。采用二級Cache。減少Cache命中時(shí)間有哪些方法？容量小且構(gòu)造簡單的Cache、虛假Cache、TraceCache、Cache接見流水化。懇求字辦理技術(shù)有哪兩種詳細(xì)的實(shí)現(xiàn)方法？⑴盡早重啟動(dòng)：在懇求字沒有抵達(dá)時(shí)，CPU處于等待狀態(tài)。一旦懇求字抵達(dá)，就立刻發(fā)送給CPU，讓等待的CPU盡早重啟動(dòng)，連續(xù)履行⑵懇求字優(yōu)先：調(diào)塊時(shí)，第一直儲藏器懇求CPU所要的懇求字。懇求字一旦抵達(dá)，就立刻送往CPU，讓CPU連續(xù)履行，同時(shí)從儲藏器調(diào)入該塊的其他部分。懇求字優(yōu)先也稱為圍繞讀取或重點(diǎn)字優(yōu)先。采用二級Cache的基本思想是什么？經(jīng)過在原有Cache和儲藏器之間增加另一級Cache，組成兩級做得足夠小，使其速度和迅速CPU的時(shí)鐘周期相般配，而把第二級它能捕獲更多本來需要到主存去的接見，進(jìn)而降低實(shí)質(zhì)無效開銷。

Cache。把第一級CacheCache做得足夠大，使采用容量小且構(gòu)造簡單的Cache有什么利處？（1）能夠有效地提高Cache的接見速度。由于硬件越簡單，速度就越快。小容量Cache能夠?qū)崿F(xiàn)迅速表記檢測，對減少命中時(shí)間有益。2）Cache足夠小，能夠與辦理器做在同一芯片上，以防范因芯片外接見而增加時(shí)間開銷。（3）保持Cache構(gòu)造簡單可采用直接映像Cache。直接映像Cache的主要優(yōu)點(diǎn)是能夠讓表記檢測和數(shù)據(jù)傳達(dá)重疊進(jìn)行，這樣能夠有效地減少命中時(shí)間?！疤摷偎饕锢肀碛洝盋ache的基本思想是什么？直接用虛地點(diǎn)中的頁內(nèi)位移（頁內(nèi)位移在虛實(shí)地點(diǎn)的變換中保持不變）作為接見Cache的索引，但表記倒是物理地點(diǎn)。CPU發(fā)出訪存懇求后，在進(jìn)行虛實(shí)地點(diǎn)變換的同時(shí)，可并前進(jìn)行表記的讀取。在達(dá)成地點(diǎn)變換此后，再把獲得的物理地點(diǎn)與表記進(jìn)行比較?？刹捎檬裁捶椒ㄌ岣邇Σ仄鲙?？（1）增加儲藏器的寬度。（2）采用簡單的多體交叉儲藏器。3）獨(dú)立儲藏體。4）防范儲藏體矛盾。增加儲藏器的寬度有什么不足之處？1）它會增加CPU和儲藏器之間的連結(jié)通路(平常稱為儲藏器總線)的寬度，使其實(shí)現(xiàn)代價(jià)提高。（2）由于CPU接見Cache仍舊是每次接見一個(gè)字，所以CPU和Cache之間需要有一個(gè)多路選擇器，而且這個(gè)多路選擇器可能會處在關(guān)健路徑上。主存寬度增加后，用戶擴(kuò)大主存時(shí)的最小增量也增加了相應(yīng)的倍數(shù)。在擁有糾錯(cuò)功能的儲藏器中實(shí)現(xiàn)對一行(一次可并行讀出的數(shù)據(jù))中部分?jǐn)?shù)據(jù)的寫入比較復(fù)雜。簡述DRAM專用交叉構(gòu)造優(yōu)化的三種方式。1）