QuartusII原理圖輸入法

QuartusII原理圖輸入法主要內(nèi)容實(shí)施步驟評價(jià)與總結(jié)《EDA技術(shù)》技術(shù)》技術(shù)》2A.項(xiàng)目任務(wù)

【要求】

應(yīng)用原理圖方法設(shè)計(jì)八位二進(jìn)制加法器

【知識點(diǎn)】應(yīng)用原理圖方法設(shè)計(jì)八位二進(jìn)制加法器理解QuartusII原理圖輸入法掌握QuartusII原理圖層次化設(shè)計(jì)方法理解QuartusII器件編程【重點(diǎn)和難點(diǎn)】應(yīng)用原理圖方法設(shè)計(jì)八位二進(jìn)制加法器下一頁《EDA技術(shù)》技術(shù)》技術(shù)》4§2.1工作任務(wù)的陳述與背景

§2.2完成工作任務(wù)的引導(dǎo)§2.3

相關(guān)技術(shù)基本知識與基本技能§2.4小結(jié)上一頁《EDA技術(shù)》技術(shù)》技術(shù)》5一、任務(wù)的陳述

設(shè)計(jì)一個八位二進(jìn)制加法器:要求在QuartusII8.1軟件平臺上用原理圖方式和層次化方法設(shè)計(jì)出一個八位二進(jìn)制加法器，并通過編譯及仿真檢查設(shè)計(jì)結(jié)果。二、任務(wù)的背景加法器是數(shù)字系統(tǒng)中的基本邏輯器件，也是最基本的數(shù)字算法，無論乘法、減法、除法或FFT運(yùn)算最終也要分解為加法運(yùn)算。因此，加法器的設(shè)計(jì)是一個最基礎(chǔ)的設(shè)計(jì)之一。§2.1工作任務(wù)的陳述與背景返回《EDA技術(shù)》技術(shù)》技術(shù)》6下一頁§2.2完成工作任務(wù)的引導(dǎo)

一、資訊為了完成八位二進(jìn)制加法器的設(shè)計(jì)，首先要進(jìn)行以下幾點(diǎn)的準(zhǔn)備工作:1.了解加法器及相關(guān)基本知識①半加器的定義、真值表、邏輯表達(dá)式、元件符號;②全加器的定義、真值表、邏輯表達(dá)式、元件符號;③多位加法器的構(gòu)成方式、特點(diǎn)。通過對加法器相關(guān)知識的閱讀和分析，思考用于什么方式進(jìn)行八位二進(jìn)制加法器的設(shè)計(jì)。

2.QuartusⅡ8.1軟件的基本使用查閱相關(guān)書籍、網(wǎng)頁資料，掌握QuartusⅡ8.1軟件的基本使用方法?！禘DA技術(shù)》技術(shù)》技術(shù)》7下一頁上一頁

3.理解層次化設(shè)計(jì)的方法為了使設(shè)計(jì)八位的二進(jìn)制加法器變得容易理解且易于設(shè)計(jì)，那么采用層次化的方法設(shè)計(jì)就能使設(shè)計(jì)變得條理清晰，簡單易懂，如何用QuartusⅡ8.1軟件進(jìn)行層次化設(shè)計(jì)以及設(shè)計(jì)原理圖的時候，如何把層次的關(guān)系理好，這是一個要思考的問題。

二、計(jì)劃根據(jù)上節(jié)中的知識，制訂設(shè)計(jì)方案如圖2-1所示。三、決策從方案上看，設(shè)計(jì)方案至少有3種，下面來對這3種方案進(jìn)行分析:

一般來說，多位加法器的構(gòu)成方式主要分為并行進(jìn)位和串行進(jìn)位兩種。并行進(jìn)位一般來說速度快、占用資源多;而串行進(jìn)位一般速度慢、§2.2完成工作任務(wù)的引導(dǎo)《EDA技術(shù)》技術(shù)》技術(shù)》8下一頁占用資源少。同時實(shí)驗(yàn)表明，四位二進(jìn)制并行加法器和串行級聯(lián)加法器占用幾乎相同的資源。這樣，多位數(shù)加法器由四位二進(jìn)制并行加法器級聯(lián)構(gòu)成是較好的選擇。因此，采取第一種方案是實(shí)際設(shè)計(jì)中較好的選擇，但是，由于本書的是針對初學(xué)者，考慮到淺顯易懂的宗旨，我們在設(shè)計(jì)的時候主要介紹第一種設(shè)計(jì)方法，只在章節(jié)后對第一種設(shè)計(jì)方法作簡略的介紹。 四、實(shí)施①根據(jù)第一種設(shè)計(jì)方案，首先，制作底層半加器，根據(jù)數(shù)字電路中組合邏輯電路的設(shè)計(jì)方法，根據(jù)定義，列真值表，寫邏輯表達(dá)式，畫出它的邏輯電路圖，然后用原理圖方式(軟件的使用，請參看本書3.3示節(jié))進(jìn)行半加器的設(shè)計(jì)。如圖2-2所示?！?.2完成工作任務(wù)的引導(dǎo)上一頁《EDA技術(shù)》技術(shù)》技術(shù)》9編譯通過后，生成半加器的元件符號(圖2-3)，以便設(shè)計(jì)全加器時調(diào)用。

②同理，再進(jìn)行一位全加器的設(shè)計(jì)，如圖2-4所示。編譯后，生成全加器的元件符號(圖2-5)，以便設(shè)計(jì)八位加法器時調(diào)用。③采用串行進(jìn)位的方式，進(jìn)行八位二進(jìn)制加法器的設(shè)計(jì)，如圖2-6所示。編譯正確后，即完成了八位二進(jìn)制加法器的前期設(shè)計(jì)工作。下一頁上一頁§2.2完成工作任務(wù)的引導(dǎo)《EDA技術(shù)》技術(shù)》技術(shù)》10五、檢查

QuartusⅡ8.1軟件的編譯工具，主要是檢查原理圖或程序語法上是否有錯誤，但不能驗(yàn)證邏輯關(guān)系是否有錯誤，驗(yàn)證所設(shè)計(jì)的電路是否符合設(shè)計(jì)的要求，需要利用仿真工具進(jìn)行波形仿真。下面對八位二進(jìn)制加法器的各個底層模塊和頂層模塊進(jìn)行仿真，以驗(yàn)證所設(shè)計(jì)的原理圖邏輯上是否符合設(shè)計(jì)的要求。半加器仿真波形如圖2-7所示。全加器仿真波形如圖2-8所示。八位二進(jìn)制加法器仿真波形如圖2-9所示?？梢钥吹剑O(shè)計(jì)的八位二進(jìn)制加法器完全符合要求。如果有條件，可以把源代碼下載到硬件中做最后的驗(yàn)證。下一頁上一頁§2.2完成工作任務(wù)的引導(dǎo)《EDA技術(shù)》技術(shù)》技術(shù)》11六、評估

采用串行進(jìn)位的方式所設(shè)計(jì)的八位二進(jìn)制加法器在編譯后，可以看到它的延時情況，如圖2-10所示。

可以看到，比如管腳

a[0]

到管腳

sum[7]

產(chǎn)生了20.501ns的延時，那么，之前我們討論到，采用圖2-1所示的方法一進(jìn)行的八位二進(jìn)制加法器的設(shè)計(jì)是最優(yōu)的設(shè)計(jì)方案，下面，簡單介紹方案一的設(shè)計(jì)方法，并與方案一進(jìn)行比較，以突出優(yōu)劣。首先，進(jìn)行四位并行加法器的設(shè)計(jì)，邏輯圖如圖2-11所示。使用QuartusⅡ8.1軟件，用原理圖的方式設(shè)計(jì)出四位二進(jìn)制并行加法器的電路圖，如圖2-12所示。下一頁上一頁§2.2完成工作任務(wù)的引導(dǎo)《EDA技術(shù)》技術(shù)》技術(shù)》12返回上一頁仿真的波形圖如圖2-13所示。然后用串行的方式設(shè)計(jì)出八位二進(jìn)制加法器的原理圖，如圖2-14所示。仿真的波形圖如圖2-15所示。采用方案一所設(shè)計(jì)的八位二進(jìn)制加法器的延時情況如圖2-16所示?？梢钥吹焦苣_A[0]到管腳S[7]所產(chǎn)生的延時是16.167ns，與之前方案中相同管腳所產(chǎn)生的20.501ns減少了4.334ns，用兩個四位并行加法器所構(gòu)成的八位加法器所產(chǎn)生的延時示于用串行進(jìn)位構(gòu)成的八位加法器?！?.2完成工作任務(wù)的引導(dǎo)《EDA技術(shù)》技術(shù)》技術(shù)》13

一、QuartusⅡ原理圖輸入法應(yīng)用數(shù)字邏輯電路的基本知識，使用QuartusⅡ原理圖輸入法可非常方便地進(jìn)行數(shù)字系統(tǒng)的設(shè)計(jì)。應(yīng)用QuartusⅡ原理圖輸入法，還可以把原有的使用中示規(guī)模的通用數(shù)字集成電路設(shè)計(jì)的數(shù)字系統(tǒng)移植到FPGA或CPLD中。下面以一個二人表決器的設(shè)計(jì)為例說明QuartusⅡ原理圖輸入法的使用方法。

(一)建立工程文件夾

1.新建一個文件夾作為工程項(xiàng)目目錄首先在計(jì)算機(jī)中建立一個文件夾作為工程項(xiàng)目目錄，此工程目錄不能是根目錄，比如D:，只能是根b錄下的b錄，比如D:\EDA_book\code\Chapter3\BiaoJueQi。下一頁§2.3相關(guān)技術(shù)基本知識與基本技能《EDA技術(shù)》技術(shù)》技術(shù)》14

2.建立工程項(xiàng)目運(yùn)行QuartusⅡ軟件，執(zhí)行File=>NewProjectWizard命令，建立工程，如圖2-17所示。在圖2-18界面中單擊Next按鈕。

在所彈出的圖2-19NewProjectWizard對話框中，填寫Directory，Name,Top-LevelEntity等項(xiàng)目。其中第一、第二、第三個文本框分別是工程項(xiàng)目目錄、項(xiàng)目名稱和項(xiàng)目頂層設(shè)計(jì)實(shí)體的名稱。單擊Next按鈕，出現(xiàn)添加工程文件的對話框，如圖2-20所示。

若原來己有文件，可選擇相應(yīng)文件，這單直接單擊Next進(jìn)行下一步，選擇FPGA器件的型號，如圖2-21所示。下一頁上一頁§2.3相關(guān)技術(shù)基本知識與基本技能《EDA技術(shù)》技術(shù)》技術(shù)》15在Family下拉框中，根據(jù)需要選擇一種型號的FPGA，比如Cyclone系列FPGA。然后在“Availabledevices:”中根據(jù)需要的FPGA型號選擇FPGA型號，比如“EP1C3T144C8”，注意在Filters一欄中選中“ShowAdvancedDevices”以顯示所有的器件型號。再單擊Next按鈕，出現(xiàn)如圖2-22所示對話框。對于彈出的其他EDA工具的對話框，由于我們使用QuartusⅡ的集成環(huán)境進(jìn)行開發(fā)，因此不要作任何改動。單擊Next進(jìn)入工程的信息總概對話框，如圖2-23所示。單擊Finish按鈕就建立了一個空的工程項(xiàng)目。下一頁上一頁§2.3相關(guān)技術(shù)基本知識與基本技能《EDA技術(shù)》技術(shù)》技術(shù)》16

(二)編輯設(shè)計(jì)圖形文件1.建立原理圖文件執(zhí)行File=>New命令，彈出新建文件對話框，如圖2-24所示。如圖2-25所示，QuartusⅡ支持6種設(shè)計(jì)輸入法文件:“AHDLFile”，是AHDL文本文件;“BlockDiagram/SchematicFile”，是流程圖和原理圖文件，簡稱原理圖文件;“EDIFFile”，是網(wǎng)表文件;“SOPCBuilderSystem”，是可編程片上系統(tǒng)的編輯系統(tǒng);“VerilogHDLFile”，是VerilogHDL文本文件;“VHDLFile”，是VHDL文本文件。下一頁上一頁§2.3相關(guān)技術(shù)基本知識與基本技能《EDA技術(shù)》技術(shù)》技術(shù)》17“BlockDiagram/SchematicFile”，按OK即建立一個空的原理圖文件。執(zhí)行File=>Saveas命令，把它另存為文件名是“BiaoJueQi”的原理圖文件，文件后綴為.bdf。將“Addfiletocurrentproject”選項(xiàng)選中，使該文件添加到剛建立的工程中去，如圖2-26所示。

2.編輯輸入原理圖文件圖形編輯界面如圖2-27所示，其右側(cè)的空白處就是原理圖的編輯區(qū)，在這個編輯區(qū)輸入如圖2-28所示的BiaoJueQi原理圖。

(1)元件的選擇與放置在原理圖編輯區(qū)的一個位置雙擊鼠標(biāo)的左鍵，將彈出Symbol對話框，或單擊鼠標(biāo)右鍵，在彈出的選擇對話框中選擇Insert=>Symbol下一頁上一頁§2.3相關(guān)技術(shù)基本知識與基本技能《EDA技術(shù)》技術(shù)》技術(shù)》18...，也會彈出Symbol對話框。不要選中Symbol對話框中Repeat-insertmode(重復(fù)-插入模式)和insertsymbolasblock(作為流程圖模塊插入符號)復(fù)選框，即采用默認(rèn)的一次性插入作為原理圖元件的符號。用單擊的方法展開Libraries欄中的元件庫，如圖2-29所示，其中primitives為基本元件庫，打開logic子庫，單面是常用的與門、或門和非門等門電路。在圖2-30中，選擇其中的二輸入與門元件and2，然后單擊OK按鈕。出現(xiàn)如圖2-31所示的圖樣。將該圖樣移到編輯區(qū)合適的地方左擊鼠標(biāo)，就可放置一個二輸入與門元件，如圖2-32所示。下一頁上一頁§2.3相關(guān)技術(shù)基本知識與基本技能《EDA技術(shù)》技術(shù)》技術(shù)》19右擊與門元件符號，在出現(xiàn)的菜單中選擇Copy命令，如圖2-33所示。將鼠標(biāo)移到編輯區(qū)合適的地方右擊鼠標(biāo)，在彈出的菜單中選擇Paste命令，如圖2-34所示。就可通過復(fù)制---粘貼的方法獲得另兩個二輸入與門元件，如圖2-35所示。用相似的方法選擇放置一個二輸入或門元件符號，如圖2-36所示.再打開primitives基本元件庫的pin子庫，如圖2-37所示。選擇、放置三個輸入管腳元件input和一個輸出管腳元件output元件到編輯區(qū)內(nèi)，如圖2-38所示。(2)連接各個元件符號把鼠標(biāo)移到一個input元件連接處，將會出現(xiàn)圖2-39所示的圖樣。下一頁上一頁§2.3相關(guān)技術(shù)基本知識與基本技能《EDA技術(shù)》技術(shù)》技術(shù)》20

單擊鼠標(biāo)左鍵，移到要與之相連的與門元件的連接處，松開鼠標(biāo)即可連接這兩個要連接的元件，如圖2-40所示。

用同樣的方法可按要求連接其他元件。

(3)設(shè)定各輸入輸出管腳名將鼠標(biāo)移到一個input元件上雙擊，將會彈出如圖2-41所示的管腳屬性編輯對話框。在Pinname文本框中填入管腳名a。

用相似的方法設(shè)定其他管腳名。完成的電路圖如圖2-28所示。在QuartusⅡ流程圖和原理圖文件中，除了使用原理圖元件符號外，還可以使用流程圖模塊，對于初學(xué)者可先掌握原理圖元件符號的使用，以后再探討流程圖模塊的使用，這里對流程圖模塊不做介紹。下一頁上一頁§2.3相關(guān)技術(shù)基本知識與基本技能《EDA技術(shù)》技術(shù)》技術(shù)》21在流程圖和原理圖輸入法編輯界面中的左邊，有供編輯輸入時使用的工具箱，各個工具的功能如圖2-42所示。

(三)編譯設(shè)計(jì)圖形文件完成原理圖編輯輸入后，保存設(shè)計(jì)圖形文件，就可編譯設(shè)計(jì)圖形文件。執(zhí)行Processing=>StartCompilation，如圖2-43所示，進(jìn)行編譯。編譯結(jié)束后，會出現(xiàn)如圖2-44所示的對話框，對話框會顯示編譯的錯誤和警告的情況。若有錯誤，則可先雙擊編譯器界面下方出現(xiàn)的第一個錯誤提示，可使第一個錯誤處改變顏色。檢查糾正，第一個錯誤后保存再編譯，如果還有錯誤，重復(fù)以上操作，直至最后通過。最后通過時應(yīng)沒有錯誤提示但可有警告提示，如圖2-44所示。

上一頁下一頁§2.3相關(guān)技術(shù)基本知識與基本技能《EDA技術(shù)》技術(shù)》技術(shù)》22

可以通過查看編譯報(bào)告了解有關(guān)情況，比如定時分析情況，圖2-45所示是編譯報(bào)告中關(guān)于每個輸出信號對輸入信號的延遲時間的報(bào)告。

以上是使用QuartusⅡ編譯器默認(rèn)設(shè)置進(jìn)行的編譯方法，還可以先根據(jù)需要進(jìn)行進(jìn)一步的編譯設(shè)置，然后再編譯，具體方法參考QuartusⅡ幫助文檔。(四)時序仿真設(shè)計(jì)文件1.新建用于仿真的波形文件

如圖2-46所示，QuartusⅡ可建立和編輯的文件有器件設(shè)計(jì)文件“DeviceDesignFile”、其他文件“OtherFile”兩類。器件設(shè)計(jì)文件“DeviceDesignFile”有6種，以上已做介紹，用于仿真的波形文件則屬于其他文件“OtherFile”。

上一頁下一頁§2.3相關(guān)技術(shù)基本知識與基本技能《EDA技術(shù)》技術(shù)》技術(shù)》23

執(zhí)行File=>New，如圖2-46所示，選擇“OtherFiles”標(biāo)簽中的“VectorWaveformFile”(波形文件)，然后單擊“OK”確定。出現(xiàn)波形文件編輯器，如圖2-47所示。在圖2-31中鼠標(biāo)所在處單擊鼠標(biāo)右鍵，出現(xiàn)圖2-48所示菜單，選擇InsertNodeorBus…命令。出現(xiàn)如圖2-49所示的對話框，單擊NodeFinder…按鍵。在出現(xiàn)的圖2-50所示的對話框中單擊List按鍵。選擇需要的輸入輸出引腳，如圖2-51所示。如圖2-52所示，單擊選中的按鍵，選中需要的輸入輸出引腳。然后，單擊兩次確定按鈕，出現(xiàn)如圖2-53所示的畫面。上一頁下一頁§2.3相關(guān)技術(shù)基本知識與基本技能《EDA技術(shù)》技術(shù)》技術(shù)》242.設(shè)置仿真時間執(zhí)行Edit=>EndTime命令，設(shè)置合適的時間，如圖2-54和圖2-55所示。

執(zhí)行Edit=>GridSize命令，設(shè)置時間單位為100ns，如圖2-56和圖2-57所示。3.設(shè)置輸入信號波形單擊工具箱中縮放工具按鈕，將鼠標(biāo)移到編輯區(qū)內(nèi)，單擊鼠標(biāo)，調(diào)整波形區(qū)橫向比例，如圖2-58所示。單擊工具箱中的選擇按鈕，然后在要設(shè)置波形的區(qū)域上按下鼠標(biāo)左鍵并拖動鼠標(biāo)，選擇要設(shè)置的區(qū)域，如圖2-59所示。上一頁下一頁§2.3相關(guān)技術(shù)基本知識與基本技能《EDA技術(shù)》技術(shù)》技術(shù)》25單擊工具箱中高電平設(shè)置按鈕，將該區(qū)域設(shè)置為高電平，如圖2-60所示。用相似的方法設(shè)置其他區(qū)域的波形，如圖2-61所示，注意圖2-61波形與真值表相對應(yīng)。

4.進(jìn)行功能仿真設(shè)置輸入信號后，保存文件，文件名與原理圖名一致。執(zhí)行Processing=>StartSimulation命令，進(jìn)行仿真，如圖2-62所示。仿真結(jié)果如圖2-63所示認(rèn)真核對輸入輸出波形，可檢查設(shè)計(jì)的功能正確與否。上一頁下一頁§2.3相關(guān)技術(shù)基本知識與基本技能《EDA技術(shù)》技術(shù)》技術(shù)》26(五)生成元件符號執(zhí)行File

=>

Great/Update

=>

Great

SymbolFilesforCurrentFile命令，將本設(shè)計(jì)電路封裝生成一個元件符號(圖2-64)，供以后在原理圖編輯器下進(jìn)行層次設(shè)計(jì)時調(diào)用。

所生成的符號(圖2-65)存放在本工程目錄下，文件名為BiaoJueQi，文件后綴名為.bsfo調(diào)用方法與QuariusⅡ提供的元件符號相似。二、原理圖輸入法中的層次化設(shè)計(jì)層次化設(shè)計(jì)也稱“自頂向下”設(shè)計(jì)方法，即將一個大的設(shè)計(jì)項(xiàng)目分解為若干子項(xiàng)目或若十層次來完成。劃分是從頂層由高往下，而設(shè)計(jì)則可先設(shè)計(jì)底層的電路，然后在高層次的設(shè)計(jì)中，逐級調(diào)用低層次的設(shè)計(jì)結(jié)果。原理圖輸入法可很方便地進(jìn)行層次化設(shè)計(jì)。

上一頁下一頁§2.3相關(guān)技術(shù)基本知識與基本技能《EDA技術(shù)》技術(shù)》技術(shù)》27

【例2.1]用層次化設(shè)計(jì)設(shè)計(jì)一個兩位二進(jìn)制數(shù)乘法器。1.系統(tǒng)分析兩位二進(jìn)制數(shù)相乘，最多可得四位二進(jìn)制數(shù)，其乘法運(yùn)算如圖:

a0alXb0b1alb0a0b0+alb1a0b1m3m2mlm0

其中：m0=a0&b0ml=al&b0+a0&b1m2=al&b1+進(jìn)位c1m3=進(jìn)位c2由此可知，系統(tǒng)可分解為兩個半加器和幾個與門聯(lián)結(jié)而成。上一頁下一頁§2.3相關(guān)技術(shù)基本知識與基本技能《EDA技術(shù)》技術(shù)》技術(shù)》282.底層電路半加器設(shè)計(jì)半加器的真值表見表2-1。

由半加器的真值表可得，半加器的邏輯表達(dá)式如下:s=aXORbc=aANDb

根據(jù)半加器的邏輯表達(dá)式，可按圖2-66設(shè)計(jì)hadd.bdf文件。把hadd.bdf文件存放到文件夾hadd內(nèi)，并以此文件建立工程，編譯通過，執(zhí)行File=>Greate/Update=>GreateSymbolFilesforCurrentFile命令，生成符號hadd.bsf。

上一頁下一頁§2.3相關(guān)技術(shù)基本知識與基本技能《EDA技術(shù)》技術(shù)》技術(shù)》29

3.頂層電路兩位二進(jìn)制數(shù)乘法器設(shè)計(jì)根據(jù)系統(tǒng)分析所得結(jié)論，可按圖2-67設(shè)計(jì)兩位二進(jìn)制數(shù)乘法器電路。新建一個工程文件夾mult2，把hadd.bdf,hadd.bsf文件放入其中，新建一個原理圖文件，使用插入符號命令，出現(xiàn)選擇符號的界面，選擇hadd.bsf將它放置于原理圖編輯區(qū)中，以mult2.bdf命名并保存到mult2文件夾中。以此文件新建工程。按圖2-67調(diào)出其他有關(guān)元件并按圖連線，保存、編譯并通過仿真。通過編譯仿真，其仿真波形如圖2-68所示。本例的底層電路符號用原理圖設(shè)計(jì)輸入法設(shè)計(jì)后生成，還可以用以后介紹的文本設(shè)計(jì)輸入法設(shè)計(jì)后生成，這樣的設(shè)計(jì)方法稱混合設(shè)計(jì)輸入法。

上一頁下一頁§2.3相關(guān)技術(shù)基本知識與基本技能《EDA技術(shù)》技術(shù)》技術(shù)》30三、QuartusⅡ器件編程使用QuartusⅡ軟件成功編譯工程之后，就可以對Altera器件進(jìn)行編程或配置，進(jìn)而進(jìn)行硬件測試。QuartusⅡCompiler的Assembler模塊生成POF和SOF編程文件,QuartusⅡProgrammer可以用編程文件與Altera編程硬件一起對器件進(jìn)行編程或配置。還可以使用QuartusⅡProgrammer的獨(dú)立版本對器件進(jìn)行編程可配置。

(一)編程硬件與編程模式所使用的Altera編程硬件口可以是MasterBlaster,ByteBlasterMV,ByteBlasterⅡ或USB-Blaster下載電纜或Altera編程單元(APU)。國內(nèi)許多開發(fā)板和實(shí)驗(yàn)箱使用ByteBlasterMV或ByteBlasterⅡ下載電纜。下一頁§2.3相關(guān)技術(shù)基本知識與基本技能上一頁《EDA技術(shù)》技術(shù)》技術(shù)》31Programmer具有四種編程模式:被動串行模式(PSMode),JTAG模式、主動串行編程模式(ASMode)和插座內(nèi)編程模式(In-Socket)。

被動串行和JTAG編程模式使用Altera編程硬件對單個或多個器件進(jìn)行編程。主動串行編程模式使用Altera編程硬件對單個EPCS1或EPCS4串行配置器件進(jìn)行編程。插座內(nèi)編程模式使用Altera編程硬件對單個CPLD或配置器件進(jìn)行編程。

(二)器件設(shè)置和引腳的鎖定如果編程前沒有進(jìn)行器件的選擇和引腳的鎖定或需要重新進(jìn)行器件的選擇和引腳的鎖定則可按照下列步驟進(jìn)行。

上一頁下一頁§2.3相關(guān)技術(shù)基本知識與基本技能《EDA技術(shù)》技術(shù)》技術(shù)》321.器件的選擇運(yùn)行QuartusⅡ軟件，打開所擊編程、配置的電路工程文件，選擇菜單Assignments=>Device命令，在彈出的對話框(圖2-69)中的Category欄內(nèi)選中Device項(xiàng)，在Device標(biāo)簽中選擇所使用的器件，例如使用EPIC3T144C8。2.選擇配置器件的工作方式(可不做)單擊

圖2-69中的Device&PinOptions…按鈕，在彈出的窗口中選擇General標(biāo)簽(圖2-70)，在Options欄內(nèi)選中Auto-restartConfigurationaftererror，可使對器件配置失敗后能自動重新配置，并加入JTAG用戶編碼。Auto-restart

Configuration

aftererror是QuartusⅡ默認(rèn)選擇。上一頁下一頁§2.3相關(guān)技術(shù)基本知識與基本技能《EDA技術(shù)》技術(shù)》技術(shù)》33

3.選擇配置器件(使用EPCS器件的主動串行編程模式時)

使用EPCS器件的主動串行編程模式中，需要選擇配置EPCS器件。單擊圖2-70中的Configuration標(biāo)簽，在如圖2-71所示的Configuration標(biāo)簽中可根據(jù)開發(fā)板和實(shí)驗(yàn)箱中使用的選擇EPCS器件選擇EPCS器件。在編譯前選中Configuration標(biāo)簽中的Generatecompressedbitstreams復(fù)選框，編譯后就能產(chǎn)生用于EPCS的POF文件。4.選擇閑置引腳的狀態(tài)(可不做)單擊圖2-70中的UnusedPins標(biāo)簽，可選擇目標(biāo)器件閑置引腳的狀態(tài)為輸入態(tài)(高阻態(tài)，推薦)或輸出狀態(tài)(低電平)或輸出不定狀態(tài)。默認(rèn)為輸出狀態(tài)(低電平)，如圖2-72所示。

上一頁下一頁§2.3相關(guān)技術(shù)基本知識與基本技能《EDA技術(shù)》技術(shù)》技術(shù)》345.引腳的鎖定選擇菜單Assignments=>Pins命令，彈出管腳設(shè)置界面，如圖2-73所示。然后雙擊管腳所對應(yīng)的Location欄，在出現(xiàn)的如圖2-74所示的下拉列表中選擇對應(yīng)端口信號名的器件引腳，如對應(yīng)a，選擇PIN_3。對應(yīng)b，選擇PIN2;對應(yīng)c，選擇PIN_1;對應(yīng)Y，選擇PIN_11，如圖2-75所示。最后單擊“保存”按鈕，保存引腳鎖定信息，再編譯一次，把引腳鎖定信息編譯進(jìn)編譯下載文件中，就可以準(zhǔn)備將編譯好的SOF文件或者POF文件下載到FPGA器件或者EPCS器件。上一頁下一頁§2.3相關(guān)技術(shù)基本知識與基本技能《EDA技術(shù)》技術(shù)》技術(shù)》35

(三)編程下載設(shè)計(jì)文件下面只介紹常用的使用ByteBlasterMV或ByteBlasterⅡ下載電纜，用JTAG模式或者主動串行編程模式(ASMode)編程下載設(shè)計(jì)文件的方法。1.JTAG模式編程下載應(yīng)用JTAG模式可用編譯好的SOF文件直接對FPGA器件進(jìn)行配置。(1)硬件連接首先用ByteBlasterMV或ByteBlasterⅡ下載電纜把開發(fā)板或?qū)嶒?yàn)箱與QuartusⅡ所安裝的計(jì)算機(jī)并口通信線連接好，打開電源，具體方法要參考開發(fā)板或?qū)嶒?yàn)箱的有關(guān)資料。(2)打開編程窗口、選擇編程模式和配置文件

上一頁下一頁§2.3相關(guān)技術(shù)基本知識與基本技能《EDA技術(shù)》技術(shù)》技術(shù)》36

選擇菜單Tool=>Programmer命令，彈出以下編程窗口，如圖2-76所示。在Mode欄中選擇JTAG模式，如圖2-77所示。

核對下載文件路徑和文件名。若不出現(xiàn)或有錯，單擊左側(cè)AddFile按鈕，手動選擇所要下載的文件。選中打勾的下載文件右側(cè)的第一個編程項(xiàng)目復(fù)選框，如圖2-78所示。

(3)設(shè)置編程器(若是初次安裝時)

若是初次安裝Quartus且，編程窗口內(nèi)右上角的地方有NoHardware字樣，則必須加入下載方式。在圖2-79中單擊HardwareSetup按鈕，彈出HardwareSetup對話框，如圖2-80所示。上一頁下一頁§2.3相關(guān)技術(shù)基本知識與基本技能《EDA技術(shù)》技術(shù)》技術(shù)》37在圖2-80的HardwareSetup對話框中，單擊HardwareSettings標(biāo)簽，再單擊此頁中的AddHardware按鈕。從彈出的AddHard+are對話框的Hardwaretype欄中選擇ByteBlasterMVorBvteBlasterⅡ，然后單擊OK鍵，如圖2-81所示。在圖2-82的Hardware欄中會出現(xiàn)ByteBlasterMV或者ByteBlasterⅡ字樣。究竟顯示ByteBlasterMV還是ByteBlasterⅡ字樣，取決于使用的是ByteBlasterMV還是ByteBlasterⅡ下載電纜。選擇ByteBlasterMV或者ByteBlasterⅡ，然后單擊Close按鈕。這時編程窗口內(nèi)右上角的地方會出現(xiàn)ByteBlasterMV或者ByteBlasterⅡ字樣，如圖2-83所示。

核對下載文件路徑和文件名。若不出現(xiàn)或有錯，單擊左側(cè)AddFile上一頁下一頁§2.3相關(guān)技術(shù)基本知識與基本技能《EDA技術(shù)》技術(shù)》技術(shù)》38按鈕，手動選擇所要下載的文件。選中打勾下載文件右側(cè)的第一個編程項(xiàng)目復(fù)選框，如圖2-84所示。(4)配置下載最后單擊Start按鈕，進(jìn)行對目標(biāo)FPGA器件配置下載，如圖2-85所示。下載成功后即可進(jìn)行設(shè)計(jì)電路硬件調(diào)試。2.主動串行編程模式(ASMode)

為了使FPGA在編程成功以后，再次通電啟動仍然保持原有的配置文件，可將配置文件燒寫到專用的配置芯片EPCS1或EPCS4中。主動串行編程模式能使用ByteBlasterⅡ下載電纜和POF文件對單個EPCS1或EPCS4串行配置器件進(jìn)行編程。

上一頁下一頁§2.3相關(guān)技術(shù)基本知識與基本技能《EDA技術(shù)》技術(shù)》技術(shù)》39使用此方式對EPCS器件編程下載時，在以上器件設(shè)置和引腳的鎖定的步驟中應(yīng)進(jìn)行選擇配置器件，根據(jù)開發(fā)板或?qū)嶒?yàn)箱的情況選擇EPCS1或EPCS4器件。

(1)硬件連接對單個EPCSx配置器件進(jìn)行編程時必須使用ByteBlasterⅡ下載電纜。將ByteBlaster且下載電纜把開發(fā)板或?qū)嶒?yàn)箱與QuartusⅡ所安裝的計(jì)算機(jī)并日通信線連接好，打開電源，具體方法可參考開發(fā)板或?qū)嶒?yàn)箱的有關(guān)資料。

(2)打開編程窗口用與JTAG模式編程下載相似的方式打開編程窗口。

(3)選擇編程模式和配置文件在圖2-86所示窗日的Mode欄，選擇ActiveSerialProgramming編程模式。上一頁下一頁§2.3相關(guān)技術(shù)基本知識與基本技能《EDA技術(shù)》技術(shù)》技術(shù)》40

打開編程文件，選擇POF文件，并打勾選中第一、第一和第二個編程項(xiàng)目復(fù)選框，如圖2-87所示。

(4)設(shè)置編程器(若是初次安裝時)用與JTAG模式編程下載相似的方式設(shè)置編程器，但注意此處使用的是BvteBlasterⅡ下載電纜。(5)編程下載最后單擊Start按鈕，進(jìn)行對目標(biāo)EPCSx器件編程下載。使用這種方式編程成功以后，再次通電啟動仍然保持原有的配置文件，如圖2-88所示。

(四)設(shè)計(jì)電路硬件調(diào)試下載成功后即可進(jìn)行設(shè)計(jì)電路硬件調(diào)試。上一頁返回§2.3相關(guān)技術(shù)基本知識與基本技能《EDA技術(shù)》技術(shù)》技術(shù)》41

§2.4小結(jié)返回《EDA技術(shù)》技術(shù)》技術(shù)》42圖2-1八位二進(jìn)制加法器的設(shè)計(jì)方案返回《EDA技術(shù)》技術(shù)》技術(shù)》43圖2-2半加器原理圖型返回《EDA技術(shù)》技術(shù)》技術(shù)》44圖2-3半加器符號返回《EDA技術(shù)》技術(shù)》技術(shù)》45圖2-4全加器原理圖返回《EDA技術(shù)》技術(shù)》技術(shù)》46圖2-5全加器符號返回《EDA技術(shù)》技術(shù)》技術(shù)》47圖2-6八位二進(jìn)制加法器原理圖返回《EDA技術(shù)》技術(shù)》技術(shù)》48圖2-7半加器的仿真波形圖返回《EDA技術(shù)》技術(shù)》技術(shù)》49圖2-8全加器的仿真波形圖返回《EDA技術(shù)》技術(shù)》技術(shù)》50圖2-9八位二進(jìn)制加法器的仿真波形圖返回《EDA技術(shù)》技術(shù)》技術(shù)》51

圖2-10串行進(jìn)位八位二進(jìn)制加法器延時情況圖返回《EDA技術(shù)》技術(shù)》技術(shù)》52圖2-11四位超前進(jìn)位并行加法器邏輯圖返回《EDA技術(shù)》技術(shù)》技術(shù)》53圖2-12四位二進(jìn)制并行加法器原理圖返回《EDA技術(shù)》技術(shù)》技術(shù)》54圖2-13四位二進(jìn)制并行加法器仿真波形圖返回《EDA技術(shù)》技術(shù)》技術(shù)》55圖2-14八位二進(jìn)制加法器原理圖返回《EDA技術(shù)》技術(shù)》技術(shù)》56圖2-1八位二進(jìn)制加法器的設(shè)計(jì)方案返回《EDA技術(shù)》技術(shù)》技術(shù)》57圖2-15八位二進(jìn)制加法器仿真波形圖返回《EDA技術(shù)》技術(shù)》技術(shù)》58圖2-16八位二進(jìn)制加法器的延時圖返回《EDA技術(shù)》技術(shù)》技術(shù)》59圖2-17執(zhí)行NewProjectWizard命令返回《EDA技術(shù)》技術(shù)》技術(shù)》60圖2-18

NewProjectWizard對話框返回《EDA技術(shù)》技術(shù)》技術(shù)》61圖2-19工程項(xiàng)目基本設(shè)置返回《EDA技術(shù)》技術(shù)》技術(shù)》62圖2-20添加工程文件的對話框返回《EDA技術(shù)》技術(shù)》技術(shù)》63圖2-21選擇FPGA器件返回《EDA技術(shù)》技術(shù)》技術(shù)》64圖2-22選擇其他EDA工具返回《EDA技術(shù)》技術(shù)》技術(shù)》65圖2-23信息總概對話框返回《EDA技術(shù)》技術(shù)》技術(shù)》66圖2-24執(zhí)行File=>New命令返回《EDA技術(shù)》技術(shù)》技術(shù)》67圖2-25新建文件對話框返回《EDA技術(shù)》技術(shù)》技術(shù)》68圖2-26將文件添加到工程中返回《EDA技術(shù)》技術(shù)》技術(shù)》69圖2-27圖形編輯界面返回《EDA技術(shù)》技術(shù)》技術(shù)》70圖2-28BiaoJueQi的原理圖返回《EDA技術(shù)》技術(shù)》技術(shù)》71圖2-29Symbol對話框返回《EDA技術(shù)》技術(shù)》技術(shù)》72圖2-30選擇and2元件返回《EDA技術(shù)》技術(shù)》技術(shù)》73圖2-31放置元件時的鼠標(biāo)返回《EDA技術(shù)》技術(shù)》技術(shù)》74圖2-32放置元件后返回《EDA技術(shù)》技術(shù)》技術(shù)》75圖2-33復(fù)制元件符合返回《EDA技術(shù)》技術(shù)》技術(shù)》76圖2-34粘貼元件返回《EDA技術(shù)》技術(shù)》技術(shù)》77圖2-35粘貼元件返回《EDA技術(shù)》技術(shù)》技術(shù)》78圖2-36放置元件返回《EDA技術(shù)》技術(shù)》技術(shù)》79圖2-37選擇、放置input元件返回《EDA技術(shù)》技術(shù)》技術(shù)》80圖2-38選擇、放置input、output元件返回《EDA技術(shù)》技術(shù)》技術(shù)》81圖2-39連接元件時的鼠標(biāo)返回《EDA技術(shù)》技術(shù)》技術(shù)》82圖2-40連接元件返回《EDA技術(shù)》技術(shù)》技術(shù)》83圖2-41管腳屬性編輯對話框返回《EDA技術(shù)》技術(shù)》技術(shù)》84圖2-28BiaoJueQi的原理圖返回《EDA技術(shù)》技術(shù)》技術(shù)》85

圖2-42流程圖和原理圖輸入法編輯界而中的工具箱返回《EDA技術(shù)》技術(shù)》技術(shù)》86圖2-43StartCompilation返回《EDA技術(shù)》技術(shù)》技術(shù)》87圖2-44編譯通過返回《EDA技術(shù)》技術(shù)》技術(shù)》88

圖2-45輸出信號對輸入信號的延遲時間的報(bào)告返回《EDA技術(shù)》技術(shù)》技術(shù)》89圖2-46選擇VectorWaveformFile返回《EDA技術(shù)》技術(shù)》技術(shù)》90圖2-46選擇VectorWaveformFile返回《EDA技術(shù)》技術(shù)》技術(shù)》91圖2-47單擊鼠標(biāo)右鍵返回《EDA技術(shù)》技術(shù)》技術(shù)》92圖2-31放置元件時的鼠標(biāo)返回《EDA技術(shù)》技術(shù)》技術(shù)》93圖2-48選擇InsertNodeorBus…

命令返回《EDA技術(shù)》技術(shù)》技術(shù)》94圖2-49單擊NodeFinder…按鍵返回《EDA技術(shù)》技術(shù)》技術(shù)》95圖2-50單擊List按鍵返回《EDA技術(shù)》技術(shù)》技術(shù)》96圖2-51選擇需要的輸入輸出引腳返回《EDA技術(shù)》技術(shù)》技術(shù)》97圖2-52選中需要的輸入輸出引腳返回《EDA技術(shù)》技術(shù)》技術(shù)》98圖2-53波形編輯界面返回《EDA技術(shù)》技術(shù)》技術(shù)》99圖2-54執(zhí)行Edit>=EndTime命令返回《EDA技術(shù)》技術(shù)》技術(shù)》100圖2-55設(shè)置時間返回《EDA技術(shù)》技術(shù)》技術(shù)》101圖2-56執(zhí)行Edit>=GridSize命令返回《EDA技術(shù)》技術(shù)》技術(shù)》102圖2-57設(shè)置時間單位