第2章-邏輯門電路tang

2.1二極管和三極管的開關特性2.1.1二極管的開關特性2.1.2三極管的開關特性邏輯輸入信號（高電平或低電平）通常使門電路中的二極管、雙極型三極管和場效應管工作在開關狀態(tài)（導通或截止狀態(tài)），導致輸出亦為邏輯信號（高電平或低電平），從而電路實現(xiàn)一定的輸入輸出邏輯關系。因此，電子元件的開關特性是實現(xiàn)邏輯門電路的基礎?，F(xiàn)在是1頁\一共有55頁\編輯于星期日2.1.1二極管的開關特性1．二極管的開關作用當，二極管截止，等效為開關斷開當，二極管導通，等效為開關閉合現(xiàn)在是2頁\一共有55頁\編輯于星期日2．二極管的開關時間由于二極管的PN結具有等效電容，二極管的通斷就伴隨著電容的充放電，所以，二極管的通斷轉換需要一定時間。二極管通斷轉換的時間既是二極管的開關時間。1）開通時間ton：二極管從截止轉為導通所需的時間。2）反向恢復時間tre：二極管從導通轉為截止所需的時間，它由2段時間組成，即存儲時間ts和渡越時間tt，tre=ts+tt?，F(xiàn)在是3頁\一共有55頁\編輯于星期日3．PN結的存儲電荷

PN結的正向導通過程：正向電壓削弱PN結的勢壘電場，N區(qū)的電子向P區(qū)擴散并建立電子濃度分布，P區(qū)的空穴向N區(qū)擴散并建立空穴濃度分布。由于濃度不同，穿越PN結的電荷繼續(xù)擴散，形成連續(xù)的正向電流。從截止形成穩(wěn)定的正向電流的過程就是二極管的導通時間ton

。存儲電荷：距PN結越遠，電荷濃度越低；正向電流越大，電荷的濃度梯度越大，存儲電荷越多。

PN結的存儲電荷

+

-

IF

P區(qū)N區(qū)

n--存儲電荷濃度

nN—電子濃度

nP—空穴濃度

x—距離

o

LN

LP

現(xiàn)在是4頁\一共有55頁\編輯于星期日

+

-

iR

P區(qū)N區(qū)

PN結存儲電荷的驅散

PN結截止過程：在反向電壓的作用下，N區(qū)的空穴存儲電荷被電場趕回到P區(qū)，P區(qū)的電子存儲電荷被電場趕回到N區(qū)，形成反向電流，驅散存儲電荷。驅散存儲電荷的時間就是存儲時間ts。在存儲電荷驅散后，PN結的空間電荷區(qū)變寬，逐漸恢復到PN結通過反向飽和電流IS，這段時間就是渡越時間tt。通常，開通時間ton和反向恢復時間tre為納秒級，tre=ts+tt>>ton

,ts>tt。二極管的開關時間主要取決于PN存儲電荷的驅散時間ts。end現(xiàn)在是5頁\一共有55頁\編輯于星期日2.1.2三極管的開關作用特性1.三極管的開關作用電路輸入特性輸出特性(a)

(b)

(c)Vth

BEv

Bi

O

VCES

CEv

Ci

O

VCC

cCCRV

0=Bi

IB4

IB3=IBS

IB2

IB1

A

B

Iv

CEv

Ci

Bi

CCV

BEv

Rb

RcC

當輸入電壓為低電平，使三極管處于截止狀態(tài)，ce之間等效為開關斷開。當輸入電壓為高電平，使，使三極管工作在輸出特性的B點，處于臨界飽和狀態(tài)。ce之間等效為開關閉合?，F(xiàn)在是6頁\一共有55頁\編輯于星期日在數(shù)字電路中，邏輯輸入信號通常使三極管工作在截止或飽和狀態(tài)，稱為開關狀態(tài)。

Iv

CEv

Ci

Bi

CCV

BEv

Rb

RcC

現(xiàn)在是7頁\一共有55頁\編輯于星期日現(xiàn)在是8頁\一共有55頁\編輯于星期日2．三極管的開關時間三極管的開關過程與二極管相似，也要經歷一個電荷的建立與驅散過程，表現(xiàn)為三極管的飽和與截止兩種狀態(tài)相互轉換需要一定的時間。三極管飽和與截止兩種狀態(tài)轉換的時間既是三極管的開關時間。Iv

CEvCi

Bi

CCV

BEv

Rb

RcO

Iv

VIH

VIL

ICS

0.9ICS

t

t

ts

tf

td

O

tr

0.1ICS

Ci

設輸入電壓的高電平VIH和低電平VIL滿足下述條件：現(xiàn)在是9頁\一共有55頁\編輯于星期日O

Iv

VIH

VIL

ICS

0.9ICS

t

t

ts

tf

td

O

r

0.1ICS

Ci

根據(jù)集電極電流波形，三極管的開關時間用下述參數(shù)描述：1)延遲時間td：從正跳變開始到從0上升至0.1ICS所需的時間；2)上升時間tr：從0.1ICS上升至0.9ICS所需的時間；3)存儲時間ts：從負跳變開始到從ICS下降至0.9ICS所需的時間；三極管的開關時間一般為ns數(shù)量級，并且toff＞ton、ts＞tf?；鶇^(qū)存儲電荷是影響三極管開關速度的主要因素。）下降時間tf：從0.9ICS下降至0.1ICS所需的時間；）開通時間ton：從截止轉換到飽和所需的時間，ton=td+tr；6）關閉時間toff：從飽和轉換為截止所需的時間，toff=ts+tf。t現(xiàn)在是10頁\一共有55頁\編輯于星期日三極管的開關時間一般為ns數(shù)量級，并且toff＞ton、ts＞tf。基區(qū)存儲電荷是影響三極管開關速度的主要因素。

提高開關速度的方法是：開通時加大基極驅動電流，關斷時快速泄放存儲電荷。end現(xiàn)在是11頁\一共有55頁\編輯于星期日2.2TTL門電路2.2.1TTL非門的工作原理2.2.2TTL非門的特性2.2.3TTL與非門/或非門/與或非門2.2.4TTL集電極開路門和三態(tài)門TTL----TransistorTransistorLogicTTL有與、或、非、與非、或非、異或、同或、與或非等邏輯門，它們的工作原理相似。現(xiàn)在是12頁\一共有55頁\編輯于星期日2.2.1TTL非門的工作原理

TTL非門

A

VVCC5=

R13k

R4

100Ω

Y

R2750Ω

R3360Ω

R53k

T1

T2

T3

T4

T5

N

N

P

Iv

Ii

Oi

Ov

1.電路組成TTL門一般由3級組成：輸入級輸入級：信號緩沖輸入中間級：輸出兩個相位相反的倒相信號中間級輸出級輸出級：推拉式輸出電路，無論輸出高電平或低電平，輸出級的輸出電阻都很低，帶負載能力強?，F(xiàn)在是13頁\一共有55頁\編輯于星期日2.2.1TTL非門的工作原理

A

VVCC5=

R13k

R4

100Ω

Y

R2750Ω

R3360Ω

R53k

T1T2

T3

T4

T5

N

N

P

Iv

Ii

Oi

Ov

1）輸入低電平（VIL=0.3V）輸入低電平時，輸出為高電平。2.工作原理VIL=0.3V1V0.4V5V4.3

3.6VT1深飽和，T2、T5截止T3臨界飽和，T4放大，形成射極輸出器，輸出電阻小?，F(xiàn)在是14頁\一共有55頁\編輯于星期日A

VVCC5=

R13k

R4

100Ω

Y

R2750Ω

R3360Ω

R53k

T1

T2

T3

T4

T5

N

N

P

Iv

Ii

Oi

Ov

②輸入高電平（VIH=3.6V）輸入高電平，輸出為低電平。VIH=3.6V2.1V1.4V0.7V0.3V1V0.3T2、T5飽和，T1處于倒置狀態(tài)T3放大狀態(tài)，T4截止綜上所述，輸入低電平時，輸出為高電平；輸入高電平時，輸出為低電平。實現(xiàn)了邏輯非

無論輸出低電平或是高電平，TTL非門的推拉輸出級輸出電阻均很小，帶負載能力強。而且T4和T5總是一個導通、另一個就截止?，F(xiàn)在是15頁\一共有55頁\編輯于星期日

A

VVCC5=R13k

R4

100Ω

Y

R2750Ω

R3360Ω

R53k

T1

T2

T3

T4

T5

N

N

P

Iv

Ii

Oi

Ov

3．工作速度的提高輸入T1T2、T5T3T4輸出低電平深飽和截止臨界飽和放大(射極)高電平高電平倒置放大飽和放大截止低電平VIH=3.6V2.1V1.4V0.7V0.3V1V0.31）

vI:VIH→VIL，T1放大T1吸取T2管飽和時的超量存儲電荷，使T2管快速脫離飽和，轉換到截止狀態(tài)。

2）TTL門具有推拉輸出級，其輸出電阻很小，與分布電容形成的時間常數(shù)小，故輸出狀態(tài)轉換快。

end現(xiàn)在是16頁\一共有55頁\編輯于星期日2.2.2TTL非門的特性1.電壓傳輸特性截止區(qū)ab段：vI＜0.5V。T1飽和，VC1=+VCES1<0.6V,T2、T5截止，T3和T4組成復合管射極輸出器，vo=3.6V。A

VVCC5=

R13k

R4

100Ω

YR2750Ω

R3360Ω

R53k

T1

T2

T3

T4

T5

N

N

P

Iv

Ii

OiOv現(xiàn)在是17頁\一共有55頁\編輯于星期日線性區(qū)bc段:0.5V＜vI

＜1.1V。T1飽和，0.6V<VC1=+VCES1<1.2V,T2處于放大狀態(tài)，T5仍然截止，T3和T4仍然是射極輸出器，vo隨vI線性減少，斜率為T2級的放大倍數(shù)：

A

VVCC5=

R13k

R4

100Ω

YR2750Ω

R3360Ω

R53k

T1

T2

T3

T4

T5

N

N

P

Iv

Ii

OiOv現(xiàn)在是18頁\一共有55頁\編輯于星期日轉折區(qū)cd段：1.2V＜vI＜1.3V。T1飽和，1.3V<VC1=vI

+VCES1<1.4V,T5由截止進入放大狀態(tài),T2、T3和T4的狀態(tài)同前。由于T5集電極的等效電阻減小快，vo急劇減少。轉折區(qū)中點輸入電壓定義為門坎電壓Vth，約為1.3V。飽和區(qū)de段：vI

＞1.4V。T1處于倒置狀態(tài)，T2、T5飽和，T3放大狀態(tài)，T4截止。vo=0.3V。A

VVCC5=

R13k

R4

100Ω

YR2750Ω

R3360Ω

R53k

T1

T2

T3

T4

T5

N

N

P

Iv

Ii

OiOv現(xiàn)在是19頁\一共有55頁\編輯于星期日設輸出高電平值域：[VOHmin，3.6V]，VOHmin〉2V輸出低電平值域：[0.1V，VOLmax]，VOLmax<0.4V則由傳輸特性確定輸入高、低電平的值域為：輸入低電平值域：[0,VILmax]輸入高電平值域：【VIHmin,5V】VILmax是對應于輸出電平為VOHmin的輸入電平，亦稱為關門電平（T5截止）。VIHmin是對應于輸出電平為VOLmax的輸入電平，亦稱為開門電平（T5飽和）?，F(xiàn)在是20頁\一共有55頁\編輯于星期日2.輸入噪聲容限定義:對于TTL反相器，在保證輸出高電平在其值域內的條件下，輸入低電平允許的干擾脈沖最大幅度稱為低電平噪聲容限VNL。

同樣，在保證輸出低電平在其值域內的條件下，輸入高電平允許的干擾脈沖最大幅度稱為高電平噪聲容限，記為VNH。G2門輸入低電平允許的干擾脈沖幅度為：VNL=VILmax-VOLmax

G2門輸入高電平允許的干擾脈沖幅度為：VNH=VOHmin-VIHmin

現(xiàn)在是21頁\一共有55頁\編輯于星期日根據(jù)傳輸特性，選擇適當?shù)腣OLmax、VILmax、VIHmin、VOHmin，獲得最佳的噪聲容限。以74H系列的TTL門為例，標準參數(shù)為： VOLmax=0.4V VILmax=0.8V VIHmin=2.0V VOHmin=2.4V則 VNL=VILmax-VOLmax=0.8-0.4=0.4V VNH=VOHmin-VIHmin=2.4-2.0=0.4V雖然噪聲容限是以非門為例說明的，但相同系列的TTL門的噪聲容限是一致的?，F(xiàn)在是22頁\一共有55頁\編輯于星期日3.輸入特性

輸入特性有輸入伏安特性和輸入負載特性。1)輸入伏安特性:輸入電流與輸入電壓之間的關系曲線。當（即vI=VIL）時，T1發(fā)射結導通，T2、T5截止，

輸入短路電流Ii1

Ii

2

Iv(V)

4

IIH=40μA

-IIS

0

VILmax

Iv

-1.0mA-2.0mA

VIHmin

A

VVCC5=R13k

R4

100Ω

YR2750Ω

R3360Ω

R53k

T1

T2

T3

T4

T5

N

N

P

Iv

Ii

OiOv現(xiàn)在是23頁\一共有55頁\編輯于星期日當（即vI=VIH）時，

T1發(fā)射結截止，T2、T5飽和，其反向電流即為高電平輸入電流IIH,約為40μA。當隨vI增加，即從-1.6mA增加至40μA。Ii1

Ii

2

Iv(V)

4

IIH=40μA

-IIS

0

VILmax

Iv

-1.0mA-2.0mA

VIHmin

A

VVCC5=R13k

R4

100Ω

YR2750Ω

R3360Ω

R53k

T1

T2

T3

T4

T5

N

N

P

Iv

Ii

OiOv現(xiàn)在是24頁\一共有55頁\編輯于星期日2)輸入負載特性TTL門的輸入端與參考電位之間接電阻R，輸入電壓與電阻之間的關系曲線稱為輸入負載特性。當電阻R很小，使時，A

VVCC5=R13k

R4

100Ω

Y

R2750Ω

R3360Ω

R53k

T1

T2

T3

T4

T5

N

N

P

Iv

Ii

Oi

Ov

RT1發(fā)射結導通，T2、T5截止。1

R

R(Ω)

Iv(V)

0

Roff

Ron

1.4

VILmax

對應于vI=VIL=0.8V的電阻稱為關門（T5截止）電阻Roff。當R<Roff時，vI隨R近似線性增加?，F(xiàn)在是25頁\一共有55頁\編輯于星期日由于R>Ron=2.0k時T5飽和導通(0)，故稱Ron為開門電阻。綜上所述，當R<Roff時，等效輸入為低電平0；當R>Ron時（包括R→∞，即輸入端懸空），等效輸入為高電平1。A

VVCC5=R13k

R4

100Ω

Y

R2750Ω

R3360Ω

R53k

T1

T2

T3

T4

T5

N

N

P

Iv

Ii

Oi

Ov

RI1

R

R(Ω)

Iv(V)

0

Roff

Ron

1.4

VILmax

當R>Ron=2.0k時，T1集電結導通，T2、T5飽和，限制現(xiàn)在是26頁\一共有55頁\編輯于星期日4.輸出特性：帶上負載后，負載電流與輸出電壓的關系曲線。

有低電平輸出特性和高電平輸出特性。1）低電平輸出特性A

VVCC5=

R13k

R4

100Ω

Y

R2750Ω

R3360Ω

R53k

T1

T2

T3

T4

T5

N

N

P

Iv

Ii

Oi

Ov

當輸入為高電平（即vI=VIH）時，輸出為低電平。此時，T4截止，T2、T5飽和導通，T5可以吸入負載電流，稱為灌電流。CCV

R3

T5

RL

Li

VOL

非門

T5飽和時，其集射極之間的等效電阻小（大約20Ω），且基本不變，故輸出電壓隨負載電流線性增加?，F(xiàn)在是27頁\一共有55頁\編輯于星期日2）高電平輸出特性A

VVCC5=

R13k

R4

100Ω

Y

R2750Ω

R3360Ω

R53k

T1

T2

T3

T4

T5

N

N

P

Iv

Ii

Oi

Ov

輸入低電平（即vI=VIL）時，輸出高電平。此時，T2、T5截止，T3、T4組成射極輸出器。T4向負載輸出電流，稱為拉電流。CCV

RL

Li

VOH

非門

T3

T4

R4

100Ω

當負載電流較?。ㄘ撦d電阻大）時，由于射極輸出器輸出電阻小，輸出電壓基本不變。當負載電流較大（負載電阻?。r，R4上的電壓較大，使T3、T4飽和，故輸出電壓基本上隨負載電流線性下降。R4是限流電阻?，F(xiàn)在是28頁\一共有55頁\編輯于星期日5.扇出系數(shù)

驅動相同系列的TTL門的個數(shù)稱為扇出系數(shù),記為N。

當驅動門G1輸出低電平時，負載門的輸入電流近似等于輸入短路電流IIS。1

Ii

2

Iv(V)

4

IIH=40μA

-IIS

0

VILmax

Iv

Ii

-1.0mA

-2.0mA

非門的輸入伏安特性VIHmin

低電平輸出特性VOL(V)

Li(mA)

0

20

10

0.2

0.6

ILLmax

VOLmax

如果G1吸入的最大低電平電流為ILLmax，則驅動負載門的最大個數(shù)為：現(xiàn)在是29頁\一共有55頁\編輯于星期日當驅動門G1輸出高電平時，負載門的輸入電流近似等于高電平輸入電流IIH。如果G1輸出的最大高電平電流為ILHmax，則驅動負載門的最大個數(shù)為：1

Ii

2

Iv(V)

4

IIH=40μA

-IIS

0

VILmax

Iv

Ii

-1.0mA

-2.0mA

非門的輸入伏安特性VIHmin

G1輸出的最大高電平電流為ILHmax，由輸出特性和允許的最大高電平功耗確定。現(xiàn)在是30頁\一共有55頁\編輯于星期日扇出系數(shù)為：例如，74H系列門電路的參數(shù)：IIS=1.6mA,IIH=0.04mA,ILLmax=16mA,ILHmax=0.4mA,則現(xiàn)在是31頁\一共有55頁\編輯于星期日6.傳輸延遲時間1

A

Y

A

Y

tPHL

tPLH

50%

50%

(1)輸出高電平轉換為低電平的傳輸延遲時間tPHL：從輸入上升沿幅值的50%對應的時刻起，到輸出下降沿幅值的50%對應的時刻止所需的時間。在tPHL期間，T5管由截止轉換到飽和，主要對應于T5管的開通時間。(2)輸出低電平轉換為高電平的傳輸延遲時間tPLH：從輸入下降沿幅值的50%對應的時刻起，到輸出上升沿幅值的50%對應的時刻止所需的時間。在tPLH期間，T5管由飽和轉換到截止，主要對應于T5管的關斷時間。所以，tPLH大于tPHL。(3)平均傳輸延遲時間tpd：end現(xiàn)在是32頁\一共有55頁\編輯于星期日2.2.3TTL與非門/或非門/與或非門1．TTL與非門AB

T1b1

c1

c1

b1

A

B

VVCC5=R13k

R4

100Ω

Y

R2750Ω

R3360Ω

R53k

T1b1

T2

T3

T4

T5

c1

X

A

B

c1

VVCC5=

R13k

X

當A、B都是高電平時，T1的２個發(fā)射結都截止，T2、T5飽和，輸出低電平；當A、B中任何一個為低電平時，T1中與低電平相連的發(fā)射結導通，T2、T5截止，輸出高電平；電路實現(xiàn)與非邏輯。X=AB現(xiàn)在是33頁\一共有55頁\編輯于星期日2．TTL或非門A

R13k

R4

100Ω

Y

R2750Ω

R3360Ω

R53k

T1

T2

T3

T4

T5

T’1

B

T’2

R’13k

VVCC5=

(3)當A為高電平時，T1的發(fā)射結截止，T2、T5飽和，輸出低電平；(1)當A、B都是低電平時，T1和T1’的發(fā)射結都導通，T2、T2’和T5截止，輸出高電平；(2)當B為高電平時，T1’的發(fā)射結截止，T2’、T5飽和，輸出低電平；(4)當A和B都為高電平時，T1和T1’的發(fā)射結都截止，T2、T2’、T5飽和，輸出低電平。電路實現(xiàn)或非邏輯現(xiàn)在是34頁\一共有55頁\編輯于星期日3．TTL與或非門TTL或非門

A

R13k

R4

100Ω

Y

R2750Ω

R3360Ω

R53k

T1

T2

T3

T4

T5

T’1

B

T’2

R’13k

VVCC5=

TTL與或非門

A

B

R13k

R4

100Ω

Y

R2750Ω

R3360Ω

R53k

T1

T2

T3

T4

T5

T’1

C

D

T’2

R’13k

VVCC5=

X

Z

T1’和T1改為多發(fā)射極三極管，分別實現(xiàn)X=AB、Z=CD。end現(xiàn)在是35頁\一共有55頁\編輯于星期日2.2.4TTL集電極開路門和三態(tài)門

TTL與非門并聯(lián)

----

電路燒壞！

A

B

VVCC5=

R13k

R4

100Ω

Y

R2750Ω

R3360Ω

R53k

T1

T2

T3

T4

T5

C

D

VVCC5=

R1

3k

R4

100Ω

X

R2750Ω

R3360Ω

R53k

T1

T2

T3

T4

T5

G1

G2

AB=0CD=1普通TTL門輸出端不能并聯(lián)！

實際中希望并聯(lián)。因為通過并聯(lián)可以擴展或增強的路的功能。TTL集電極開路門和三態(tài)門的輸出端可以并聯(lián)?，F(xiàn)在是36頁\一共有55頁\編輯于星期日符號“

”表示集電極開路,OC門正常使用時，必須外接電阻R，與T5形成反相器。只有Y1和Y2同時為高電平時，Y才為高電平，即Y=Y1Y2，OC門的并聯(lián)線實現(xiàn)邏輯與，簡稱為線與。1.集電極開路門（OC門）現(xiàn)在是37頁\一共有55頁\編輯于星期日(1)當輸出高電平時，OC門的輸出電流為IOH（等于T5管的穿透電流）,負載門輸入電流為IIH,

上拉電阻R的計算&

&

CCV

A

B

C

D

1Oi

R

G1

.

.

.

1

1

.

.

.

Gn

G1

Gm

Oni

1Ii

Imi

Ri

Ov

(2)當輸出低電平時，灌入一個OC門的電流不超過其最大允許值IOLmax。此時負載門的輸入電流近似為輸入短路電流-IIS,現(xiàn)在是38頁\一共有55頁\編輯于星期日2.三態(tài)TTL門&

▽

EN

&

▽

EN

A

B

VVCC5=

R13k

R4

100Ω

Y

R2750Ω

R3360Ω

R53k

T1

T2

T3

T4

T5

EN

R63k

R7

T6

T7

T8

TSL鉗位電路

三態(tài)門,簡稱為TSL門（TristateLogic）。它的輸出除了常規(guī)的高電平、低電平外，還有高阻抗狀態(tài)。當使能輸入端

EN=1(高電平)時，T7飽和，T8截止：當EN=0(低電平)時，T7截止，T8飽和，導致T3、T4、T2和T5截止，輸出電阻大，即為高阻態(tài)，記為X?！皑尅北硎?態(tài)輸出現(xiàn)在是39頁\一共有55頁\編輯于星期日TSL門的應用X1XnEN=0，G1工作，輸入EN=1，G2工作，輸出end現(xiàn)在是40頁\一共有55頁\編輯于星期日2.3CMOS門電路2.3.1MOS管的開關特性2.3.2CMOS反相器的工作原理2.3.3CMOS反相器的特性2.3.4CMOS與非門/或非門2.3.5CMOS傳輸門/三態(tài)門/異或門同時包含NMOS管和PMOS管的門電路稱為互補對稱MOS門電路，即CMOS門電路?，F(xiàn)在是41頁\一共有55頁\編輯于星期日2.3.1MOS管的開關特性1．NMOS管的開關特性為了使P型襯底和源區(qū)及漏區(qū)間的PN結截止，P型襯底必須接電位最低的節(jié)點（通常是NMOS管的源極）。在很多情況下，P型襯底直接接電位最低的節(jié)點，而不與源極相連，這時漏極與源極可以互換使用。N+

P型襯底

S

G

D

-GSv+

N+

-

DSv+

Di

B

SiO2

D

G

S

B

Di

D

G

S

Di

標準符號

簡化符號

VTN

GSv

Di(mA)

O

DSv

Di(mA)

O

TNV3

TNV5.2

TNV2

TNV

1

4

IDN

截止區(qū)可變電阻區(qū)

恒流區(qū)現(xiàn)在是42頁\一共有55頁\編輯于星期日

當時,無導電溝道，源漏之間2個背靠背的PN結總有一個截止(nA級)，DS之間的截止電阻可達108Ω量級，等效為開關斷開。

當時,P型襯底中的電子受柵極上正電荷的吸引在柵極下形成導電層，連接個2個N+島形成N型導電溝道，在的作用下形成電流，(mA),工作在可變電阻區(qū)，等效為開關閉合。K是常數(shù)，與溝道的寬長比和半導體材料有關。Ron約為1kΩ?？勺冸娮鑵^(qū)導通電阻與成反比N+

P型襯底

S

G

D

-GSv+

N+

-

DSv+

Di

B

SiO2

D

G

S

B

Di

D

G

S

Di

標準符號

簡化符號

VTN

GSv

Di(mA)

O

DSv

Di(mA)

O

TNV3

TNV5.2

TNV2

TNV

1

4

IDN

截止區(qū)可變電阻區(qū)

恒流區(qū)現(xiàn)在是43頁\一共有55頁\編輯于星期日

D

G

S

R

Iv

VDD=5V

Ov

CL

電容放電

電容充電

Iv

Ov

因為Ron約為1kΩ。為確保輸出電壓小于0.3V（低電平），電阻R必須大于20kΩ，NMOS等效為開關閉合。當時，NMOS管導通，電容放電，時間常數(shù)達nS級。當時，NMOS管截止，電容充電，充電時間常數(shù)大于放電時間常數(shù)，達100nS左右,故輸出的上升沿比下降沿慢。NMOS管的開關特性現(xiàn)在是44頁\一共有55頁\編輯于星期日2．PMOS管的開關特性

PMOS管的特性亦與NMOS管相似。區(qū)別是，開啟電壓VTP為負值，即柵極電位低于源極電位|VTP|,PMOS管導通,否則截止。源極電位高于漏極電位，形成流出漏極的導通電流。N型襯底必須接電位最高的節(jié)點（通常是PMOS管的源極）。

PMOS管的電路符號、轉移特性和輸出特性

D

G

B

D

G

S

|VTP|

-GSv

-Di(mA)

O

-DSv

--Di(mA)

O

TPGSVv3=

TPV5.2

TPV2

TPV

1

4

S

Di

Di

IDP

標準符號

簡化符號

end現(xiàn)在是45頁\一共有55頁\編輯于星期日2.3.2CMOS反相器的工作原理

當

時，，NMOS管截止，PMOS導通（可變電阻區(qū)）。即，，輸出高電平當時，，NMOS管導通（可變電阻區(qū)），PMOS截止。即，，輸出低電平綜上所述，電路實現(xiàn)邏輯非電源電壓：由電路，得end現(xiàn)在是46頁\一共有55頁\編輯于星期日1．電壓傳輸特性

ab段：

,TN截止,TP導通,de段：

,TN導通,TP截止,bcd段：

,TN和TP都導通,2.3.3CMOS反相器的特性現(xiàn)在是47頁\一共有55頁\編輯于星期日當時，傳輸特性的中點c，閾值電壓為VDD/2。CMOS門的輸入噪聲容限大，近似為：在中點，電源到地的等效電阻最小，電源電流最大，這正是產生動態(tài)尖峰電流的原因。轉折區(qū)電壓變化率大，可以作為放大器。現(xiàn)在是48頁\一共有55頁\編輯于星期日2．輸入伏安特性增