數(shù)字集成電路-課件8

數(shù)字集成電路_課件8第一頁，共51頁。8.1緒論大多數(shù)大型存儲器的首選結(jié)構(gòu)：隨機存取結(jié)構(gòu)存儲器的各個位置可隨機順序按一個固定的速率進行存取，而存取的速率與其物理位置無關(guān)存儲陣列由簡單的單元電路組成，這些單元電路排列起來以共享水平行和豎直列的連接。水平方向上只被存儲器陣列外部所驅(qū)動的線叫字線豎直方向上數(shù)據(jù)流入和流出單元的線叫位線第二頁，共51頁。存儲器系統(tǒng)的結(jié)構(gòu)第三頁，共51頁。存儲器設(shè)計的總體結(jié)構(gòu)第四頁，共51頁。存儲器類型讀/寫存儲器讀寫隨機存取存儲器（RAM）靜態(tài)RAM（SRAM）動態(tài)RAM（DRAM）內(nèi)容尋址存儲器（CAM）非易失性存儲器只讀存儲器（ROM）可編程只讀存儲器（PROM）可擦除可編程只讀存儲器（EPROM）電可擦除可編程只讀存儲器（E2PROM）Flash存儲器基于鐵電材料的存儲器（FRAM）第五頁，共51頁。隨機存取存儲器時序參數(shù)第六頁，共51頁。8.2MOS譯碼器第七頁，共51頁。8.2MOS譯碼器第八頁，共51頁。預(yù)譯碼器結(jié)構(gòu)第九頁，共51頁。6位地址的兩級譯碼器結(jié)構(gòu)第十頁，共51頁。用邏輯強度的方法確定譯碼器尺寸第十一頁，共51頁。8.3靜態(tài)RAM單元設(shè)計基本的SRAM單元和電壓傳輸特性第十二頁，共51頁。六管（6T）SRAM單元第十三頁，共51頁。字線和雙位線結(jié)構(gòu)第十四頁，共51頁。6TSRAM的讀操作第十五頁，共51頁。6TSRAM的寫操作第十六頁，共51頁。8.4SRAM列I/O電路第十七頁，共51頁。地址轉(zhuǎn)變探測電路第十八頁，共51頁。列譯碼和多路選擇第十九頁，共51頁。寫驅(qū)動器電路第二十頁，共51頁。基本的讀電路第二十一頁，共51頁。8.5存儲器體系結(jié)構(gòu)第二十二頁，共51頁。8.6內(nèi)容尋址存儲器內(nèi)容尋址存儲器（CAM）也叫相聯(lián)存儲器通過使用關(guān)鍵詞和存儲的標簽相匹配從而對標簽相關(guān)聯(lián)的數(shù)據(jù)進行定位常用來建造高度關(guān)聯(lián)的cache（高速緩沖）存儲器第二十三頁，共51頁。相聯(lián)存儲器查詢機制第二十四頁，共51頁。CAM查詢陣列的排列第二十五頁，共51頁。CAM單元的原理圖第二十六頁，共51頁。CAM和SRAM陣列的結(jié)構(gòu)圖第二十七頁，共51頁。8.7現(xiàn)場可編程門陣列現(xiàn)場可編程門陣列（FPGA）SRAM編程反熔絲編程FPGA是一個獨立的可編程的邏輯器件，可以迅速實現(xiàn)一個復(fù)雜的邏輯系統(tǒng)第二十八頁，共51頁。FPGA芯片的總體結(jié)構(gòu)第二十九頁，共51頁。島狀的FPGA體系結(jié)構(gòu)第三十頁，共51頁?；镜目删幊?-LUT（查詢表）第三十一頁，共51頁。3-LUT的編程第三十二頁，共51頁?？删幊痰倪B接第三十三頁，共51頁。FPGA的I/O緩沖第三十四頁，共51頁。8.8動態(tài)讀/寫存儲器去掉了上拉器件的靜態(tài)RAM單元第三十五頁，共51頁。三管（3T）DRAM單元第三十六頁，共51頁。單管（1T）DRAM單元第三十七頁，共51頁。1TDRAM陣列結(jié)構(gòu)第三十八頁，共51頁。64KbDRAM框圖第三十九頁，共51頁。8.9只讀存儲器基本ROM單元第四十頁，共51頁。不同的ROM陣列結(jié)構(gòu)第四十一頁，共51頁。8.10其他存儲器EPROM單元結(jié)構(gòu)第四十二頁，共51頁。EPROM的寫/擦除過程第四十三頁，共51頁。E2PROM2T結(jié)構(gòu)第四十四頁，共51頁。寫/擦除操作的E2PROM陣列結(jié)構(gòu)第四十五頁，共51頁。E2PROM讀操作第四十六頁，共51頁?；蚍情TFlash存儲器結(jié)構(gòu)第四十七頁，共51頁?；蚍情TFlash存儲器的寫/