計(jì)算機(jī)組成原理第三章-2012-13-1

計(jì)算機(jī)組成原理第三章_2012-13-1第一頁，共31頁。3.1總線的基本概念一、為什么要用總線二、什么是總線三、總線上信息的傳送總線是連接各個(gè)部件的信息傳輸線，是各個(gè)部件共享的傳輸介質(zhì)串行并行第二頁，共31頁。3.2總線的分類1.片內(nèi)總線2.系統(tǒng)總線芯片內(nèi)部的總線數(shù)據(jù)總線地址總線控制總線雙向

單向，地址線個(gè)數(shù)?存儲單元個(gè)數(shù)

有出有入計(jì)算機(jī)各部件之間的信息傳輸線第三頁，共31頁。3.通信總線串行通信總線并行通信總線傳輸方式3.2用于計(jì)算機(jī)系統(tǒng)之間或計(jì)算機(jī)系統(tǒng)與其他系統(tǒng)（如控制儀表、移動通信等）之間的通信第四頁，共31頁。3.3總線特性及性能指標(biāo)CPU插板主存插板I/O插板一、總線物理實(shí)現(xiàn)BUS主板第五頁，共31頁。1.機(jī)械特性2.電氣特性3.功能特性4.時(shí)間特性二、總線特性尺寸、形狀、管腳數(shù)

及

排列順序傳輸方向和有效的電平范圍每根傳輸線的功能信號的時(shí)序關(guān)系3.3地址數(shù)據(jù)控制第六頁，共31頁。三、總線的性能指標(biāo)1.總線寬度2.總線帶寬3.時(shí)鐘同步/異步4.總線復(fù)用5.信號線數(shù)6.總線控制方式7.其他指標(biāo)數(shù)據(jù)線的根數(shù)每秒傳輸?shù)淖畲笞止?jié)數(shù)（MBps）同步、不同步地址線與數(shù)據(jù)線復(fù)用地址線、數(shù)據(jù)線和控制線的總和如:負(fù)載能力并發(fā)、自動、仲裁、邏輯、計(jì)數(shù)3.3第七頁，共31頁。ISAEISAVESA(LV-BUS)PCIAGPRS-232USB總線標(biāo)準(zhǔn)四、總線標(biāo)準(zhǔn)3.3第八頁，共31頁?？偩€標(biāo)準(zhǔn)數(shù)據(jù)線總線時(shí)鐘帶寬ISA168MHz（獨(dú)立）33MBpsEISA328MHz（獨(dú)立）33MBpsVESA(VL-BUS)3232MHz（CPU）133MBpsPCI326433MHz（獨(dú)立）64MHz（獨(dú)立）132MBps528MBpsAGP3266.7MHz（獨(dú)立）133MHz（獨(dú)立）266MBps533MBpsRS-232串行通信總線標(biāo)準(zhǔn)數(shù)據(jù)終端設(shè)備（計(jì)算機(jī)）和數(shù)據(jù)通信設(shè)備（調(diào)制解調(diào)器）之間的標(biāo)準(zhǔn)接口USB串行接口總線標(biāo)準(zhǔn)普通無屏蔽雙絞線帶屏蔽雙絞線最高1.5Mbps(USB1.0)12Mbps(USB1.0)480Mbps

(USB2.0)3.3四、總線標(biāo)準(zhǔn)第九頁，共31頁。3.4總線結(jié)構(gòu)一、單總線結(jié)構(gòu)單總線（系統(tǒng)總線）CPU

主存I/O接口

I/O設(shè)備1

I/O設(shè)備2I/O接口…

I/O設(shè)備nI/O接口…第十頁，共31頁。1.雙總線結(jié)構(gòu)具有特殊功能的處理器，由通道對I/O統(tǒng)一管理通道I/O接口設(shè)備n

……I/O接口設(shè)備0

CPU主存主存總線I/O總線二、多總線結(jié)構(gòu)3.4第十一頁，共31頁。2.三總線結(jié)構(gòu)主存總線DMA總線I/O總線CPU

主存設(shè)備1設(shè)備n高速外設(shè)I/O接口I/O接口I/O接口……3.4第十二頁，共31頁。3.三總線結(jié)構(gòu)的又一形式3.4局域網(wǎng)系統(tǒng)總線CPUCache局部總線擴(kuò)展總線接口擴(kuò)展總線Modem串行接口SCSI局部I/O控制器主存第十三頁，共31頁。4.四總線結(jié)構(gòu)多媒體Modem主存擴(kuò)展總線接口局域網(wǎng)SCSICPU串行接口FAX系統(tǒng)總線局部總線高速總線擴(kuò)展總線圖形Cache/橋3.4第十四頁，共31頁。1.傳統(tǒng)微型機(jī)總線結(jié)構(gòu)三、總線結(jié)構(gòu)舉例(自學(xué))3.4存儲器SCSIⅡ控制器主存控制器ISA、EISA8MHz的16位數(shù)據(jù)通路標(biāo)準(zhǔn)總線控制器33MHz的32位數(shù)據(jù)通路系統(tǒng)總線多媒體高速局域網(wǎng)高性能圖形CPU……Modem第十五頁，共31頁。2.VL-BUS局部總線結(jié)構(gòu)3.433MHz的32位數(shù)據(jù)通路系統(tǒng)總線ISA、EISA多媒體高速局域網(wǎng)高性能圖形圖文傳真8MHz的16位數(shù)據(jù)通路標(biāo)準(zhǔn)總線控制器CPU主存控制器存儲器局部總線控制器

SCSIⅡ控制器VLBUS……Modem第十六頁，共31頁。3.PCI總線結(jié)構(gòu)3.4CPU多媒體PCI橋高速局域網(wǎng)高性能圖形圖文傳真PCI總線系統(tǒng)總線33MHz的32位數(shù)據(jù)通路8MHz的16位數(shù)據(jù)通路ISA、EISA標(biāo)準(zhǔn)總線控制器SCSIⅡ

控制器存儲器Modem第十七頁，共31頁。4.多層PCI總線結(jié)構(gòu)PCI總線2存儲器橋0橋4PCI設(shè)備橋5總線橋橋3橋1設(shè)備橋2第一級橋第二級橋第三級橋PCI總線4PCI總線5PCI總線3PCI總線1PCI總線0存儲器總線

標(biāo)準(zhǔn)總線CPU3.4第十八頁，共31頁。3.5總線控制一、總線判優(yōu)控制(仲裁邏輯)總線判優(yōu)控制分布式集中式主設(shè)備(模塊)對總線有控制權(quán)從設(shè)備(模塊)響應(yīng)從主設(shè)備發(fā)來的總線命令1.基本概念鏈?zhǔn)讲樵冇?jì)數(shù)器定時(shí)查詢獨(dú)立請求方式第十九頁，共31頁。(1)鏈?zhǔn)讲樵兎绞娇偩€控制部件I/O接口0…BSBRI/O接口1I/O接口n…BG數(shù)據(jù)線地址線BS

－總線忙BR－總線請求BG－總線同意3.5I/O接口1第二十頁，共31頁。0BS

－總線忙BR－總線請求總線控制部件數(shù)據(jù)線地址線I/O接口0…BSBRI/O接口1I/O接口n設(shè)備地址(2)計(jì)數(shù)器定時(shí)查詢方式I/O接口13.5計(jì)數(shù)器設(shè)備地址1第二十一頁，共31頁。排隊(duì)器排隊(duì)器(3)獨(dú)立請求方式總線控制部件數(shù)據(jù)線地址線I/O接口0I/O接口1I/O接口n…BR0BG0BR1BG1BRnBGnBG－總線同意BR－總線請求3.5第二十二頁，共31頁。二、總線通信控制1.目的2.總線傳輸周期(完成一次總線操作的時(shí)間)主模塊申請，總線仲裁決定主模塊向從模塊給出地址和命令主模塊和從模塊交換數(shù)據(jù)主模塊撤消有關(guān)信息申請分配階段尋址階段傳數(shù)階段結(jié)束階段解決通信雙方協(xié)調(diào)配合問題3.5第二十三頁，共31頁。由統(tǒng)一時(shí)標(biāo)控制數(shù)據(jù)傳送充分挖掘系統(tǒng)總線每個(gè)瞬間的潛力同步通信異步通信

半同步通信

分離式通信

3.總線通信的四種方式采用應(yīng)答方式

，沒有公共時(shí)鐘標(biāo)準(zhǔn)同步、異步結(jié)合3.5第二十四頁，共31頁。

讀命令(1)同步通信(數(shù)據(jù)輸入為例)T1總線傳輸周期T2T3T4

時(shí)鐘

地址數(shù)據(jù)3.5第二十五頁，共31頁。不互鎖半互鎖全互鎖(2)異步通信3.5主設(shè)備從設(shè)備請求回答第二十六頁，共31頁。(3)半同步通信同步發(fā)送方用系統(tǒng)時(shí)鐘前沿發(fā)信號

接收方用系統(tǒng)時(shí)鐘后沿判斷、識別3.5（同步、異步結(jié)合）異步允許不同速度的模塊和諧工作

增加一條“等待”響應(yīng)信號

WAIT第二十七頁，共31頁。

讀

命令WAIT

地址

數(shù)據(jù)3.5

時(shí)鐘總線傳輸周期T1T2TWTWT3T4以輸入數(shù)據(jù)為例的半同步通信時(shí)序第二十八頁，共31頁。上述三種通信的共同點(diǎn)一個(gè)總線傳輸周期（以輸入數(shù)據(jù)為例）主模塊發(fā)地址、命令從模塊準(zhǔn)備數(shù)據(jù)從模塊