門電路與組合邏輯電路

了解數(shù)字電路和數(shù)字信號的特點。了解二進(jìn)制的數(shù)制系統(tǒng)。

掌握與、或、非三種基本邏輯運(yùn)算以及與非門、異或門等常用的邏輯門的邏輯功能。了解邏輯代數(shù)的基本運(yùn)算法則和基本定律。掌握應(yīng)用邏輯代數(shù)運(yùn)算法則和卡諾圖進(jìn)行化簡的方法。掌握幾種邏輯函數(shù)表示形式之間的轉(zhuǎn)換方法。了解分立元件構(gòu)成的門電路的特點。了解集成邏輯門電路的特點和多余輸入端、輸出端的處理方法。

掌握組合邏輯電路的分析和設(shè)計的方法。熟練掌握常用的組合邏輯模塊的工作原理和使用方法學(xué)習(xí)目標(biāo)現(xiàn)在是1頁\一共有186頁\編輯于星期二9.1數(shù)字電路概述9.1.1脈沖信號和數(shù)字信號電子電路中的信號模擬信號數(shù)字信號隨時間連續(xù)變化的信號時間和幅度都是離散的如：正弦波、鋸齒波信號等如：脈沖信號等現(xiàn)在是2頁\一共有186頁\編輯于星期二1.脈沖信號的參數(shù)AtWtftr脈沖幅度：A脈沖寬度：tW脈沖前沿：tr脈沖后沿：tf脈沖周期：T脈沖頻率：f=1/TT0.9A0.5A0.1A現(xiàn)在是3頁\一共有186頁\編輯于星期二正脈沖：躍變后的電位比躍變前高0V3V（-3V）（0V）負(fù)脈沖：躍變后的電位比躍變前低0V-3V（3V）（0V）正、負(fù)脈沖信號現(xiàn)在是4頁\一共有186頁\編輯于星期二脈沖信號產(chǎn)品數(shù)量的統(tǒng)計。數(shù)字表盤的讀數(shù)。數(shù)字電路信號：tu脈沖信號2、數(shù)字信號現(xiàn)在是5頁\一共有186頁\編輯于星期二研究數(shù)字電路時注重電路輸出、輸入間的邏輯關(guān)系，因此不能采用模擬電路的分析方法。主要的工具是邏輯代數(shù)，電路的功能用邏輯狀態(tài)表（真值表）、邏輯表達(dá)式及波形圖表示。在數(shù)字電路中，三極管工作在開關(guān)狀態(tài)，即工作在飽和和截止?fàn)顟B(tài)?，F(xiàn)在是6頁\一共有186頁\編輯于星期二晶體管的開關(guān)作用晶體管工作的區(qū)域（1）截止區(qū)特點：（1）集電結(jié)、發(fā)射結(jié)反偏（2）基極電流IB=0（3）集電極電流Ic=0CEBUo+uccUi(4)輸出電壓Uo=UccUCE=Ucc好象開關(guān)斷開一樣現(xiàn)在是7頁\一共有186頁\編輯于星期二（2）放大區(qū)特點：（1）發(fā)射結(jié)正偏、集電結(jié)反偏（2）基極電流、集電極電流成線性關(guān)系Ic=βIBCEBUo+uccUi(3)輸出電壓Uo=Ucc-IcRc現(xiàn)在是8頁\一共有186頁\編輯于星期二（3）飽和區(qū)特點：（1）發(fā)射結(jié)正偏、集電結(jié)正偏（2）基極電流、集電極電流不成線性關(guān)系Ic<βIB(4)輸出電壓Uo=0(3)集射極電壓（即飽和管壓降）UCE=0.3CEBUo+uccUiUCE=0好象開關(guān)閉和一樣現(xiàn)在是9頁\一共有186頁\編輯于星期二R1R2AF+uccuAtuFt+ucc0.3V三極管的開關(guān)特性：截止飽和現(xiàn)在是10頁\一共有186頁\編輯于星期二

UiUoKUccRK開------Uo=1,輸出高電平K合------Uo=0,輸出低電平可用三極管代替現(xiàn)在是11頁\一共有186頁\編輯于星期二十進(jìn)制：以十為基數(shù)的計數(shù)體制表示數(shù)的十個數(shù)碼：0、1、2、3、4、5、6、7、8、9遵循逢十進(jìn)一的規(guī)律157=常用數(shù)制位權(quán)：10n9.1.2二進(jìn)制現(xiàn)在是12頁\一共有186頁\編輯于星期二二進(jìn)制：以二為基數(shù)的計數(shù)體制表示數(shù)的兩個數(shù)碼：0、1遵循逢二進(jìn)一的規(guī)律（1001）B==(9)D位權(quán)：2n現(xiàn)在是13頁\一共有186頁\編輯于星期二優(yōu)缺點用電路的兩個狀態(tài)---開、關(guān)來表示二進(jìn)制數(shù)，數(shù)碼的存儲和傳輸簡單、可靠。位數(shù)較多，使用不便；不合人們的習(xí)慣，輸入時將二進(jìn)制轉(zhuǎn)換成二進(jìn)制，運(yùn)算結(jié)果輸出時再轉(zhuǎn)換成十進(jìn)制數(shù)?，F(xiàn)在是14頁\一共有186頁\編輯于星期二二進(jìn)制與十進(jìn)制之間的轉(zhuǎn)換二進(jìn)制轉(zhuǎn)換為十進(jìn)制按權(quán)展開（1011）B==(11)D012321212021+++十進(jìn)制轉(zhuǎn)換為二進(jìn)制求商取余(25)D=(11001)B十進(jìn)制與二進(jìn)制之間的轉(zhuǎn)換，可以用二除十進(jìn)制數(shù)，余數(shù)是二進(jìn)制數(shù)的第0位（K0），然后依次用二除所得的商，余數(shù)依次是第一位（K1）、第二位（K2）、……?，F(xiàn)在是15頁\一共有186頁\編輯于星期二225余1K0122余0K162余0K232余1K312余1K40轉(zhuǎn)換過程：(25)D=(11001)B高位低位現(xiàn)在是16頁\一共有186頁\編輯于星期二二—十進(jìn)制（BCD碼）：用二進(jìn)制碼表示的十進(jìn)制數(shù)：0~9十個狀態(tài)，用四位二進(jìn)制碼表示一位十進(jìn)制數(shù)：0000000110001001010011010011001001011100BCD碼十進(jìn)制數(shù)2103765894現(xiàn)在是17頁\一共有186頁\編輯于星期二9.2邏輯代數(shù)和邏輯函數(shù)9.2.1邏輯代數(shù)在數(shù)字電路中，我們要研究的是電路的輸入輸出之間的邏輯關(guān)系，所以數(shù)字電路又稱邏輯電路，相應(yīng)的研究工具是邏輯代數(shù)（布爾代數(shù)）。在邏輯代數(shù)中，邏輯函數(shù)的變量只能取兩個值（二值變量），即0和1，中間值沒有意義，這里的0和1只表示兩個對立的邏輯狀態(tài)，如電位的低高（0表示低電位，1表示高電位）、開關(guān)的開合等。現(xiàn)在是18頁\一共有186頁\編輯于星期二（1）“與”邏輯運(yùn)算和與門A、B、C都具備時，事件F才發(fā)生。EFABC設(shè)開關(guān)閉為“1”開關(guān)開為“0”燈亮為“1”不亮為“0”則A、B、C與燈F的關(guān)系為“與”邏輯與邏輯1.基本邏輯運(yùn)算及其表示方法現(xiàn)在是19頁\一共有186頁\編輯于星期二&ABCF邏輯符號二極管與門電路BAFVD1VD2R+5V輸入：A、B：3V邏輯“1”輸入：A、B：0V邏輯“0”輸出：F：3V邏輯“1”；0V邏輯“0”現(xiàn)在是20頁\一共有186頁\編輯于星期二F=A?B?C邏輯式邏輯與（邏輯乘）AFBC00001000010011000010101001101111邏輯狀態(tài)表全1出1有0出0現(xiàn)在是21頁\一共有186頁\編輯于星期二（2）“或”邏輯運(yùn)算和或門A、B、C只有一個具備時，事件F就發(fā)生。AEFBC開關(guān)閉為“1”開關(guān)開為“0”燈亮為“1”不亮為“0”則A、B、C與燈F的關(guān)系為“或”邏輯或邏輯現(xiàn)在是22頁\一共有186頁\編輯于星期二1ABCF邏輯符號BAFVD1VD2R-5V二極管或門電路輸入：A、B：3V邏輯“1”0V邏輯“0”輸出：F3V邏輯“1”0V邏輯“0”現(xiàn)在是23頁\一共有186頁\編輯于星期二F=A+B+C或邏輯式邏輯或(邏輯加)AFBC00001001010111010011101101111111邏輯狀態(tài)表全0出0有1出1現(xiàn)在是24頁\一共有186頁\編輯于星期二（3）“非”邏輯運(yùn)算和非門A具備時，事件F不發(fā)生；A不具備時，事件F發(fā)生。AEFR非邏輯開關(guān)閉為“1”開關(guān)開為“0”燈亮為“1”燈不亮為“0”則開關(guān)A與燈F的關(guān)系為“非”邏輯現(xiàn)在是25頁\一共有186頁\編輯于星期二邏輯符號三極管非門電路輸入：A：3V邏輯“1”0V邏輯“0”輸出：F3V邏輯“1”0V邏輯“0”AF1AFRB+UCCRC+3V限幅二極管現(xiàn)在是26頁\一共有186頁\編輯于星期二邏輯式邏輯非邏輯反邏輯狀態(tài)表AF0110有1出0有0出1現(xiàn)在是27頁\一共有186頁\編輯于星期二與或非條件A、B都具備，則事件F發(fā)生條件A、B有一個或一個以上具備，則事件F發(fā)生條件A不具備，則事件F發(fā)生條件A具備，則事件F不發(fā)生F=ABF=A+BF=A有0出0全1出1有1出1全0出0有0出1有1出0邏輯關(guān)系含義邏輯表達(dá)式記憶口訣邏輯符號&ABCF1ABCFAF1現(xiàn)在是28頁\一共有186頁\編輯于星期二A+0=AA+1=1A?0=0?A=0A?1=A所以，可以得到以下邏輯運(yùn)算：0?0=0?1=1?0=01?1=10+0=00+1=1+0=1+1=12.基本邏輯運(yùn)算法則現(xiàn)在是29頁\一共有186頁\編輯于星期二邏輯代數(shù)的基本定律交換律結(jié)合律分配律A+B=B+AA?B=B?AA+(B+C)=(A+B)+C=(A+C)+BA?(B?C)=(A?B)?CA(B+C)=A?B+A?CA+B?C=(A+B)(A+C)普通代數(shù)不適用!3.邏輯代數(shù)的基本定律現(xiàn)在是30頁\一共有186頁\編輯于星期二A+AB=A證明：A+AB=A(1+B)=A?1=A利用運(yùn)算規(guī)則可以對邏輯式進(jìn)行化簡。例如：被吸收吸收律現(xiàn)在是31頁\一共有186頁\編輯于星期二可以用列真值表的方法證明：反演律現(xiàn)在是32頁\一共有186頁\編輯于星期二

1+1=？思考1+1=？十進(jìn)制運(yùn)算：1+1=2邏輯運(yùn)算：1+1=1二進(jìn)制運(yùn)算1+1=10現(xiàn)在是33頁\一共有186頁\編輯于星期二4.幾種常用的邏輯運(yùn)算“與”、“或”、“非”是三種基本的邏輯關(guān)系，任何其它的邏輯關(guān)系都可以以它們?yōu)榛A(chǔ)表示。與非：條件A、B、C都具備，則F不發(fā)生。&ABCF或非：條件A、B、C任一具備，則F不發(fā)生。1ABCF現(xiàn)在是34頁\一共有186頁\編輯于星期二異或：輸入不同時，輸出為“1”，輸入相同時，輸出為“0”=1AB同或：輸入不同時，輸出為“0”，輸入相同時，輸出為“1”=1ABF現(xiàn)在是35頁\一共有186頁\編輯于星期二9.2.2邏輯函數(shù)及其表示法1、邏輯函數(shù)任何一個具體的邏輯因果關(guān)系都可以用一個確定的邏輯函數(shù)來描述。2、邏輯函數(shù)的表示法邏輯函數(shù)式把邏輯函數(shù)的輸入、輸出關(guān)系寫成與、或、非等邏輯運(yùn)算的組合式，即邏輯代數(shù)式，稱為邏輯函數(shù)式，我們通常采用“與或”的形式。比如：ABCCBACBACBACBAF++++=現(xiàn)在是36頁\一共有186頁\編輯于星期二邏輯圖把相應(yīng)的邏輯關(guān)系用邏輯符號和連線表示出來。&AB&CD1FF=AB+CD現(xiàn)在是37頁\一共有186頁\編輯于星期二邏輯狀態(tài)表將輸入、輸出的所有可能狀態(tài)一一對應(yīng)地列出現(xiàn)在是38頁\一共有186頁\編輯于星期二n個變量可以有2n個組合，一般按二進(jìn)制的順序，輸出與輸入狀態(tài)一一對應(yīng)，列出所有可能的狀態(tài)。注意！現(xiàn)在是39頁\一共有186頁\編輯于星期二ACBF00001000101110011010111100001111ABCBACCBABCAF=+++3.邏輯函數(shù)表示形式的轉(zhuǎn)換（1）由真值表轉(zhuǎn)換到與或表達(dá)式第一步：取真值表中函數(shù)值為“1”的各項，將變量寫成“與”的形式；（變量為1，取其本身，變量為0，取其反）第二步：將各項寫成“或”的形式現(xiàn)在是40頁\一共有186頁\編輯于星期二（2）由邏輯表達(dá)式轉(zhuǎn)換到真值表第一步：把邏輯表達(dá)式中變量的各種取值組合有序地添入真值表中；（有n個變量時，變量的取值組合有2n個）ABF001001110110第二步：計算出變量的各種取值組合對應(yīng)的函數(shù)值，并添入表中。（3）邏輯表達(dá)式與邏輯圖的轉(zhuǎn)換前面已經(jīng)提到，在此不再重復(fù)現(xiàn)在是41頁\一共有186頁\編輯于星期二9.2.3邏輯函數(shù)的化簡在實現(xiàn)同一邏輯功能的前提下，邏輯式越簡單，則需要門的數(shù)量越少，電路越簡單。所以邏輯式的化簡是分析和設(shè)計邏輯電路必不可少的步驟?；啠海?）根據(jù)邏輯代數(shù)的運(yùn)算法則將邏輯式的項數(shù)減少，將每一項中的變量減少。（2）根據(jù)要求將邏輯式轉(zhuǎn)換為需要的邏輯運(yùn)算形式。如：“與非與非表達(dá)式”。現(xiàn)在是42頁\一共有186頁\編輯于星期二用與非門實現(xiàn)=現(xiàn)在是43頁\一共有186頁\編輯于星期二例1：反演配項被吸收被吸收1．應(yīng)用邏輯代數(shù)運(yùn)算法則化簡現(xiàn)在是44頁\一共有186頁\編輯于星期二例2：反變量吸收提出AB=1提出A現(xiàn)在是45頁\一共有186頁\編輯于星期二AB=ACB=C?A+B=A+CB=C?請注意與普通代數(shù)的區(qū)別！現(xiàn)在是46頁\一共有186頁\編輯于星期二用與非門實現(xiàn)下列邏輯關(guān)系，畫出邏輯圖F=AB+AC=AB+AC=AB·AC&B&CF例3&A&&現(xiàn)在是47頁\一共有186頁\編輯于星期二把邏輯函數(shù)的輸入、輸出關(guān)系寫成與、或、非等邏輯運(yùn)算的組合式，即邏輯代數(shù)式，稱為邏輯函數(shù)式，我們通常采用“與或”的形式。比如：若表達(dá)式中的乘積包含了所有變量的原變量或反變量，則這一項稱為最小項，上式中每一項都是最小項。若兩個最小項只有一個變量以原、反區(qū)別，稱它們邏輯相鄰。2、應(yīng)用卡諾圖化簡（1）最小項與邏輯相鄰現(xiàn)在是48頁\一共有186頁\編輯于星期二邏輯相鄰邏輯相鄰的項可以合并，消去一個因子現(xiàn)在是49頁\一共有186頁\編輯于星期二（2）卡諾圖所謂卡諾圖，就是和變量的最小項對應(yīng)的按一定規(guī)則排列的方格圖，每一小方格填入一個最小項。n個輸入變量有2n個最小項，卡諾圖也就有2n個小方格，在卡諾圖的行和列分別標(biāo)出變量及其狀態(tài)注意：變量狀態(tài)的次序是00，01，11，10為了保證卡諾圖中的各最小項之間邏輯相鄰現(xiàn)在是50頁\一共有186頁\編輯于星期二ABC0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 1對應(yīng)的最小項及其編號最小項編號現(xiàn)在是51頁\一共有186頁\編輯于星期二mo

m2m1

m30 101AB二變量卡諾圖AB0 101現(xiàn)在是52頁\一共有186頁\編輯于星期二mo

m2m6

m4m1

m3m7

m50001111001BCA三變量卡諾圖0001111001BCA現(xiàn)在是53頁\一共有186頁\編輯于星期二0001111000011110CDAB四變量卡諾圖現(xiàn)在是54頁\一共有186頁\編輯于星期二畫法：根據(jù)邏輯式或真值表畫出卡諾圖將邏輯式中的最小項或真值表中取“1”的最小項用“1”填入卡諾圖中相應(yīng)的小方格內(nèi)。邏輯式原變量為“1”；反變量為“0”現(xiàn)在是55頁\一共有186頁\編輯于星期二例4：BCA00011110011111現(xiàn)在是56頁\一共有186頁\編輯于星期二例5：CDAB0001111000011110邏輯表達(dá)式不是最小項的形式，化成最小項后，再畫卡諾圖111111111111111111現(xiàn)在是57頁\一共有186頁\編輯于星期二例6：BCA00011110011111根據(jù)下面的真值表畫出卡諾圖ABCF00000010010001111000101111011111現(xiàn)在是58頁\一共有186頁\編輯于星期二將卡諾圖中所有取值為“1”的相鄰小方格圈成矩形或方形，然后合并化簡。（3）應(yīng)用卡諾圖化簡化簡的原則：方法：將取值為1的相鄰小方格圈成矩形或方形;所圈小方格的個數(shù)為2n個相鄰是指幾何相鄰或同行的最左端和最右端，同列的最上方和最下方相鄰項合并圈的個數(shù)應(yīng)最少，圈內(nèi)小方格的個數(shù)盡可能多，每圈一個新圈時，至少包含一個新項現(xiàn)在是59頁\一共有186頁\編輯于星期二CDAB0001111000011110例7：1111111111F=現(xiàn)在是60頁\一共有186頁\編輯于星期二例8：BCA00011110011111根據(jù)下面的真值表畫出卡諾圖并化簡ABCF00000010010101111000101111001111F=現(xiàn)在是61頁\一共有186頁\編輯于星期二例8：BCA00011110011111Y=現(xiàn)在是62頁\一共有186頁\編輯于星期二例9：CDAB0001111000011110111111111111111111Y=現(xiàn)在是63頁\一共有186頁\編輯于星期二邏輯門電路門電路是用以實現(xiàn)邏輯關(guān)系的電子電路。門電路主要有：與門、或門、非門、與非門、或非門、異或門等。在數(shù)字電路中，一般用高電平代表1、低電平平代表0，即所謂的正邏輯系統(tǒng)。100V只要能判斷高低電平即可只要能判斷高低電平即可9.3邏輯門電路現(xiàn)在是64頁\一共有186頁\編輯于星期二9.3.1分立元件門電路二極管與門FVD1VD2AB+12V&ABF現(xiàn)在是65頁\一共有186頁\編輯于星期二二極管或門FVD1VD2AB-12V1ABF現(xiàn)在是66頁\一共有186頁\編輯于星期二R1VDR2AF+12V+3V三極管非門AF1現(xiàn)在是67頁\一共有186頁\編輯于星期二R1VDR2F+12V+3V三極管非門VD1VD2AB+12V二極管與門與非門&ABF現(xiàn)在是68頁\一共有186頁\編輯于星期二分立元件門電路缺點1）體積大、工作不可靠。2）需要不同電源。3）各種門的輸入、輸出電平不匹配。集成門電路與分離元件電路相比，集成電路具有體積小、可靠性高、速度快的特點，而且輸入、輸出電平匹配，所以早已廣泛采用。根據(jù)電路內(nèi)部的結(jié)構(gòu)，可分為DTL、TTL、HTL、CMOS管集成門電路。現(xiàn)在是69頁\一共有186頁\編輯于星期二TTL與非門的外形1234561413121110987&&&&1.TTL門電路雙列直插式74LS009.3.2集成邏輯門電路現(xiàn)在是70頁\一共有186頁\編輯于星期二1）電壓傳輸特性TTL與非門的特性和技術(shù)參數(shù)測試電路&+5Vuiu0現(xiàn)在是71頁\一共有186頁\編輯于星期二u0(V)ui(V)123UOH(3.6V)UOL(0.3V)傳輸特性曲線u0(V)ui(V)123UOH“1”UOL(0.3V)閾值UT=1.4V理想的傳輸特性輸出高電平輸出低電平現(xiàn)在是72頁\一共有186頁\編輯于星期二（1）輸出高電平UOH、輸出低電平UOLUOH2.4VUOL

0.4V便認(rèn)為合格。

典型值UOH=3.6VUOL

=0.3V2）主要參數(shù)UOH(3.6V)(0.3V)UOL（2）輸入高電平UIH、輸入低電平UILu0(V)ui(V)123UILUIHUoffUon典型值UIH=3.6VUIL

0.3V

開門電平Uon=UIH（min）關(guān)門電平Uoff=UIL（max）典型值Uon=1.8VUoff

=0.8V

現(xiàn)在是73頁\一共有186頁\編輯于星期二（3）閾值電壓UTui<UT時，認(rèn)為ui是低電平。ui>UT時，認(rèn)為ui是高電平。UT=1.4Vu0(V)ui(V)123UOHUOL閾值UT=1.4V現(xiàn)在是74頁\一共有186頁\編輯于星期二（4）抗干擾容限（噪聲容限）低電平噪聲容限：

UNL=Uoff-UIL高電平噪聲容限：

UNH=UIH-Uonu0(V)ui(V)123UOH(3.4V)(0.3V)UOLUILUIHUoffUonUNLUNH現(xiàn)在是75頁\一共有186頁\編輯于星期二（5）扇出系數(shù)&&？前后級之間電流的聯(lián)系門電路輸出驅(qū)動同類門的個數(shù)現(xiàn)在是76頁\一共有186頁\編輯于星期二（6）平均傳輸時間tuiotuoo50%50%tpd1tpd2平均傳輸時間現(xiàn)在是77頁\一共有186頁\編輯于星期二1、懸空的輸入端相當(dāng)于接高電平。2、為了防止干擾，可將懸空的輸入端接高電平。注意！現(xiàn)在是78頁\一共有186頁\編輯于星期二2.MOS門電路MOS反相器0UDSIDuiuoUCCR負(fù)載線ui=“1”ui=“0”uo=“0”uo=“1”現(xiàn)在是79頁\一共有186頁\編輯于星期二uiuoUDDuiuoUDD實際結(jié)構(gòu)等效結(jié)構(gòu)負(fù)載管驅(qū)動管現(xiàn)在是80頁\一共有186頁\編輯于星期二CMOS反相器UDDSVT2DVT1AFNMOS管PMOS管CMOS電路現(xiàn)在是81頁\一共有186頁\編輯于星期二UDDSVT2DVT1AFA=0截止導(dǎo)通F=“１”工作原理：現(xiàn)在是82頁\一共有186頁\編輯于星期二UDDSVT2DVT1AFA=１導(dǎo)通截止F=“０”工作原理：現(xiàn)在是83頁\一共有186頁\編輯于星期二VTN1UDDSDVTP2VTP1VTN2ABFA=0B=0截止導(dǎo)通F=1CMOS與非門現(xiàn)在是84頁\一共有186頁\編輯于星期二VTN1UDDSDVTP2VTP1VTN2ABFA=0B=1截止導(dǎo)通F=1現(xiàn)在是85頁\一共有186頁\編輯于星期二VTN1UDDSDVTP2VTP1VTN2ABFA=1B=0截止導(dǎo)通F=1現(xiàn)在是86頁\一共有186頁\編輯于星期二VTN1UDDSDVTP2VTP1VTN2ABFA=1B=1導(dǎo)通F=0截止現(xiàn)在是87頁\一共有186頁\編輯于星期二ABF001110011011CMOS電路的優(yōu)點：１、靜態(tài)功耗小。２、允許電源電壓范圍寬（318V）。3、扇出系數(shù)大，抗噪容限大。現(xiàn)在是88頁\一共有186頁\編輯于星期二符號低電平起作用&ABFENE功能表E=1E=03.三態(tài)輸出與非門符號功能表高電平起作用&ABFENE現(xiàn)在是89頁\一共有186頁\編輯于星期二０１０三態(tài)門主要作為TTL電路與總線間的接口電路用途：E1、E2、E3分時接入高電平E1E2E3公用總線&ABEN&ABEN&ABEN現(xiàn)在是90頁\一共有186頁\編輯于星期二9.3.3對集成門電路輸入、輸出端的處理1、多余輸入端的處理：TTL：懸空（易引入干擾）直接接+UCC通過合適電阻接+UCCCMOS：直接接+UDD不許懸空！2、輸出端的連接：（三態(tài)門、OC門除外）輸出端不能并聯(lián)！輸出端不能接地！輸出端不能直接接電源??！現(xiàn)在是91頁\一共有186頁\編輯于星期二3、輸入電壓范圍：uiUCC（UDD）+0.5V-0.5V≤≤4、供電電源的選用：TTL：UCC=5~5.5V對電源要求高CMOS：UDD=3~18V對電源適應(yīng)范圍寬現(xiàn)在是92頁\一共有186頁\編輯于星期二概述邏輯電路組合邏輯電路時序邏輯電路當(dāng)前的輸出僅取決于當(dāng)前的輸入除與當(dāng)前輸入有關(guān)外還與原狀態(tài)有關(guān)9.4組合邏輯電路的分析與設(shè)計現(xiàn)在是93頁\一共有186頁\編輯于星期二3、列出輸入輸出狀態(tài)表并得出結(jié)論。9.4.1組合邏輯電路分析

分析步驟：電路結(jié)構(gòu)輸入輸出之間的邏輯關(guān)系1、由給定的邏輯圖寫出邏輯關(guān)系表達(dá)式。4、根據(jù)輸入輸出狀態(tài)表判斷邏輯功能。2、運(yùn)用邏輯代數(shù)對邏輯式進(jìn)行化簡或變換。現(xiàn)在是94頁\一共有186頁\編輯于星期二例10：分析下圖的邏輯功能。

&&&ABF11現(xiàn)在是95頁\一共有186頁\編輯于星期二狀態(tài)表相同為“1”不同為“0”同或門=1現(xiàn)在是96頁\一共有186頁\編輯于星期二例11：分析下圖的邏輯功能。

&&&&ABF現(xiàn)在是97頁\一共有186頁\編輯于星期二狀態(tài)表相同為“0”不同為“1”異或門=1F現(xiàn)在是98頁\一共有186頁\編輯于星期二例12：分析下圖的邏輯功能。

&2&3&4AMB1F=101被封鎖11現(xiàn)在是99頁\一共有186頁\編輯于星期二&2&3&4AMB1F=010被封鎖1選通電路現(xiàn)在是100頁\一共有186頁\編輯于星期二9.4.2組合邏輯電路設(shè)計任務(wù)要求最簡單的邏輯電路1、指定實際問題的邏輯含義，列出邏輯狀態(tài)表。分析步驟：2、根據(jù)狀態(tài)表，寫出邏輯式。3、用邏輯代數(shù)對邏輯式進(jìn)行化簡或變換。4、根據(jù)化簡、變換后的邏輯式畫出邏輯圖?，F(xiàn)在是101頁\一共有186頁\編輯于星期二例13：設(shè)計三人表決電路（A、B、C）。每人一個按鍵，如果同意則按下，不同意則不按。結(jié)果用指示燈表示，多數(shù)同意時指示燈亮，否則不亮。1)、首先指明邏輯符號取“0”、“1”的含義。三個按鍵A、B、C按下時為“1”，不按時為“0”。輸出是F，多數(shù)贊成時是“1”，否則是“0”。2)、根據(jù)題意列出邏輯狀態(tài)表?，F(xiàn)在是102頁\一共有186頁\編輯于星期二邏輯狀態(tài)表ACBF000010001011100110101111000011113)根據(jù)狀態(tài)表，寫出邏輯式。（1）取結(jié)果為“1”的項，將輸入變量寫成“與”的形式；（變量為1，取原變量，變量為0，取反變量）ABCBACCBABCAF=+++4)、化簡邏輯式。（2）將各項寫成“或”的形式現(xiàn)在是103頁\一共有186頁\編輯于星期二ABCBACCBABCAF=+++BCA+BCA+ABCBACCBA++BCA+==ABC++CBABCA+BCA+BCABAC+=+ABC+)(A+BAC+)(BACB+)(C=BC++ACAB現(xiàn)在是104頁\一共有186頁\編輯于星期二BCA00011110011111ABCBACCBABCAF=+++用卡諾圖化簡：F=現(xiàn)在是105頁\一共有186頁\編輯于星期二5)、根據(jù)邏輯表達(dá)式畫出邏輯圖。&1&&ABBCF現(xiàn)在是106頁\一共有186頁\編輯于星期二&&&&ABCF若用與非門實現(xiàn)現(xiàn)在是107頁\一共有186頁\編輯于星期二設(shè)計一個二進(jìn)制加法器11011001+如：A=1101,B=1001,計算A+B011010011進(jìn)位信號和二進(jìn)制加法運(yùn)算的基本規(guī)則：（2）最低位是兩個最低位數(shù)的疊加，不需考慮進(jìn)位。（3）其余各位都是三個數(shù)相加，包括加數(shù)、被加數(shù)和低位來的進(jìn)位信號。（4）任何位相加都產(chǎn)生兩個結(jié)果：本位和、向高位的進(jìn)位信號。（1）逢二進(jìn)一。例14：現(xiàn)在是108頁\一共有186頁\編輯于星期二一、半加器的設(shè)計：0+0=00+1=11+0=11+1=10兩個1位二進(jìn)制數(shù)相加，有4種情況；任務(wù)要求：實現(xiàn)不考慮低位進(jìn)位時的兩個一位二進(jìn)制數(shù)相加。現(xiàn)在是109頁\一共有186頁\編輯于星期二（1）確定輸入、輸出變量輸入變量：A---加數(shù)；B---被加數(shù)；輸出變量：S---本位和；C---進(jìn)位。邏輯狀態(tài)表（2）列邏輯狀態(tài)表現(xiàn)在是110頁\一共有186頁\編輯于星期二邏輯狀態(tài)表（3）寫邏輯表達(dá)式現(xiàn)在是111頁\一共有186頁\編輯于星期二用異或門構(gòu)成邏輯符號=1&ABSCABCSCO現(xiàn)在是112頁\一共有186頁\編輯于星期二用與非門實現(xiàn)畫出邏輯圖由邏輯式知，需七個門&&&AB&&&&SC現(xiàn)在是113頁\一共有186頁\編輯于星期二化簡后，可得S&&&&AB&C現(xiàn)在是114頁\一共有186頁\編輯于星期二（2）全加器輸入：Ai---加數(shù)；Bi---被加數(shù)；Ci-1---低位的進(jìn)位；輸出：Si---本位和；Ci---進(jìn)位?，F(xiàn)在是115頁\一共有186頁\編輯于星期二AiBiCi-1SiCi0000000110010100110110010101011100111111邏輯狀態(tài)表現(xiàn)在是116頁\一共有186頁\編輯于星期二半加和所以：現(xiàn)在是117頁\一共有186頁\編輯于星期二全加器邏輯圖邏輯符號Si1AiBiCi-1CiCSCOCOAiBiCi-1siciCICO現(xiàn)在是118頁\一共有186頁\編輯于星期二A1B1Ci-1s1c1CICOA0B0Ci-1s0c0CICOA11B10101應(yīng)用舉例：構(gòu)成兩位串行進(jìn)位全加器?！?”“0”“1”“0”“0”“1”“1”“0”“1”思考構(gòu)成四位串行二進(jìn)制加法器?，F(xiàn)在是119頁\一共有186頁\編輯于星期二四位二進(jìn)制超前進(jìn)位全加器74LS283“0”“1”“1”“1”“1”“0”1674LS283∑3A4∑4B3A3UccGND“1”“1”B4C4∑1∑2B2A2B1A1C0A=1101B=1001“0”“0”“1”“0”“1”現(xiàn)在是120頁\一共有186頁\編輯于星期二補(bǔ)充：用與非門設(shè)計一個4線、2線編碼器列編碼表、邏輯式、邏輯圖現(xiàn)在是121頁\一共有186頁\編輯于星期二9.5常用組合邏輯模塊9.5.1編碼器編碼：賦予選定的一系列二進(jìn)制代碼以固定的含義。

編碼器：實現(xiàn)編碼功能的邏輯電路數(shù)值文字符號二進(jìn)制代碼編碼為了表示字符數(shù)字系統(tǒng)的信息現(xiàn)在是122頁\一共有186頁\編輯于星期二1.二進(jìn)制編碼器將一系列信號狀態(tài)編制成二進(jìn)制代碼。n個二進(jìn)制代碼（n位二進(jìn)制數(shù)）有2n種不同的組合，可以表示2n個信號。輸入：N個信號輸出：n位二進(jìn)制代碼2n

N現(xiàn)在是123頁\一共有186頁\編輯于星期二用與非門組成三位二進(jìn)制編碼器---八線-三線編碼器輸入：I0I7八個信號輸出：F2、F1、F0三位二進(jìn)制數(shù)因為：23

=81、列出狀態(tài)表（編碼表）2、寫出邏輯表達(dá)式并進(jìn)行化簡和變換3、根據(jù)化簡和變換后的邏輯式畫出邏輯圖例15：現(xiàn)在是124頁\一共有186頁\編輯于星期二I0I1I2I3I4I5I6I7Y2Y1Y01000000000001000000001001000000100001000001100001000100000001001010000001011000000001111編碼表現(xiàn)在是125頁\一共有186頁\編輯于星期二&Y2&Y1&Y01I11I61I21I31I41I51I7I1I2I3I4I5I6I7八-三線編碼器現(xiàn)在是126頁\一共有186頁\編輯于星期二8-3線優(yōu)先編碼器當(dāng)待編碼的幾個信號同時為1時，應(yīng)按照事先編排好的優(yōu)先順序輸出。具有此種功能的編碼器為優(yōu)先編碼器。74LS148為8-3線優(yōu)先編碼器現(xiàn)在是127頁\一共有186頁\編輯于星期二輸出信號輸入信號74LS148引線排列圖14131211109812345671615UCCYSYEXI1I2I3I0I7I6I5I4Y2Y1GNDY0S（(E）74LS148輸入信號輸出信號控制端(使能輸入端)優(yōu)先擴(kuò)展輸出端選通端輸入輸出都是反變量有信號時，輸入為0，輸出的反變量組成反碼現(xiàn)在是128頁\一共有186頁\編輯于星期二74LS148編碼器狀態(tài)表輸入輸出S（E）I0I1I2I3I4I5I7I6Y1Y2Y0YEXYs01111111011111101111101111011101101011111111111011100110101100010110101001001010000111110111110000000001現(xiàn)在是129頁\一共有186頁\編輯于星期二在BCD碼中，十進(jìn)制數(shù)(N)D與二進(jìn)制編碼(K3K2K1K0)B的關(guān)系可以表示為：(N)D=23

K3+22

K2+21

K1+20

K08421在BCD碼中，用四位二進(jìn)制數(shù)表示0~9十個數(shù)碼。亦稱8421碼2.二---十進(jìn)制編碼器00000001001000110110011110001001010101008421碼十進(jìn)制數(shù)0123456789現(xiàn)在是130頁\一共有186頁\編輯于星期二將十個狀態(tài)（對應(yīng)于十進(jìn)制的十個代碼）編制成BCD碼。十個輸入需要幾位輸出？四位輸入：I0I9輸出：Y0

Y3列出狀態(tài)表如下：十-四線編碼器二---十進(jìn)制編碼器現(xiàn)在是131頁\一共有186頁\編輯于星期二編碼表0輸入Y3Y2Y1Y0I00000I10001I20010I30011I40100I50101I60110I70111I81000I91001邏輯圖略現(xiàn)在是132頁\一共有186頁\編輯于星期二9.5.2譯碼器1.二進(jìn)制譯碼器將輸入的一組n位二進(jìn)制碼譯成2n種電路狀態(tài)。也叫n---2n線譯碼器。譯碼器的輸入：n位二進(jìn)制代碼譯碼器的輸出：2n個高低電平信號編碼的逆過程，即將某二進(jìn)制代碼翻譯成電路的某種狀態(tài)。譯碼現(xiàn)在是133頁\一共有186頁\編輯于星期二雙2-4線譯碼器74LS139現(xiàn)在是134頁\一共有186頁\編輯于星期二2-4線譯碼器74LS139的內(nèi)部線路輸入控制端輸出&&&&A1A011111現(xiàn)在是135頁\一共有186頁\編輯于星期二74LS139的功能表“—”表示低電平有效。現(xiàn)在是136頁\一共有186頁\編輯于星期二74LS139管腳圖一片139種含兩個2-4譯碼器現(xiàn)在是137頁\一共有186頁\編輯于星期二利用線譯碼器分時將采樣數(shù)據(jù)送入計算機(jī)。2-4線譯碼器ABCD三態(tài)門三態(tài)門三態(tài)門三態(tài)門總線現(xiàn)在是138頁\一共有186頁\編輯于星期二000全為1工作原理：（以A0A1=00為例）數(shù)據(jù)2-4線譯碼器ABCD三態(tài)門三態(tài)門三態(tài)門三態(tài)門總線脫離總線現(xiàn)在是139頁\一共有186頁\編輯于星期二3-8線譯碼器74LS138基本功能：注意：輸出低電平有效擴(kuò)展功能：利用控制端S1、S2、S3實現(xiàn)級聯(lián)功能當(dāng)A2A1A0=000時，Y0=0，其它為1當(dāng)A2A1A0=001時，Y1=0，其它為1當(dāng)A2A1A0=010時，Y2=0，其它為1當(dāng)A2A1A0=111時，Y7=0，其它為1….74LS138A2A0A1S1S2S3Y7Y6Y5Y4Y3Y2Y1Y0現(xiàn)在是140頁\一共有186頁\編輯于星期二由邏輯式得真值表現(xiàn)在是141頁\一共有186頁\編輯于星期二1&S1S2S3S其中（當(dāng)S=1時）….m0~m7為A2A1A0的8個最小項功能分析：74LS138是最小項非的譯碼現(xiàn)在是142頁\一共有186頁\編輯于星期二譯碼器的擴(kuò)展74LS138A2A0A1S1S2S3Y7Y6Y5Y4Y3Y2Y1Y074LS138A2A0A1S1S2S3Y7Y6Y5Y4Y3Y2Y1Y0A3A2A1A0A3A2A1A0=0000~0111A3A2A1A0=1000~1111Y7Y6Y5Y4Y3Y2Y1Y0Y15Y14Y13Y12Y11Y10Y9Y81現(xiàn)在是143頁\一共有186頁\編輯于星期二利用中規(guī)模組件設(shè)計組合電路中規(guī)模組件都是為了實現(xiàn)專門的邏輯功能而設(shè)計，但是通過適當(dāng)?shù)倪B接，可以實現(xiàn)一般的邏輯功能。用中規(guī)模組件設(shè)計邏輯電路，可以減少連線、提高可靠性。下面介紹用譯碼器設(shè)計組合邏輯電路的方法。現(xiàn)在是144頁\一共有186頁\編輯于星期二用中規(guī)模集成模塊譯碼器實現(xiàn)組合邏輯功能有n個地址輸入端的譯碼器，有2n個信號輸出端。即每一個信號輸出端與n個輸入變量的每一個最小項一一對應(yīng)1、確定邏輯表達(dá)式中的各個最小項（或者是邏輯狀態(tài)表中結(jié)果為1的各個最小項）。步驟：2、先將輸入變量接在地址輸入端，再把與上步中確定的最小項對應(yīng)的譯碼器的輸出端適當(dāng)連接，就可以實現(xiàn)組合邏輯功能。最小項中的原變量為“1”，反變量為“0”；則最小項對應(yīng)的二進(jìn)制的代碼按權(quán)展開后的結(jié)果與譯碼器的輸出端的下標(biāo)對應(yīng)?，F(xiàn)在是145頁\一共有186頁\編輯于星期二例16：利用CT74LS138型3-8線譯碼器實現(xiàn)邏輯函數(shù)Y=AB+BC+CA變換Y6Y7Y3Y5現(xiàn)在是146頁\一共有186頁\編輯于星期二CT74LS138A2A0A1S1S2S3Y7Y6Y5Y4Y3Y2Y1Y0ABC&Y“1”總結(jié)用n位地址輸入的譯碼器，可以產(chǎn)生任何一種輸入變量數(shù)不大于n的組合邏輯函數(shù)?，F(xiàn)在是147頁\一共有186頁\編輯于星期二邏輯狀態(tài)表例17：利用CT74LS138型3-8線譯碼器實現(xiàn)全加器aibici-1sici0000000110010100110110010101011100111111現(xiàn)在是148頁\一共有186頁\編輯于星期二現(xiàn)在是149頁\一共有186頁\編輯于星期二CT74LS138A2A0A1S1S2S3Y7Y6Y5Y4Y3Y2Y1Y0ABCi-1Ci“1”&&Si現(xiàn)在是150頁\一共有186頁\編輯于星期二（2）顯示譯碼器二-十進(jìn)制編碼顯示譯碼器顯示器件在數(shù)字系統(tǒng)中，常常需要將運(yùn)算結(jié)果用人們習(xí)慣的十進(jìn)制顯示出來，這就要用到顯示譯碼器。顯示器件：常用的是七段顯示器件abcdefg現(xiàn)在是151頁\一共有186頁\編輯于星期二接法：共陰極：共陽極：“1”亮，“0”不亮abcdefgabcdefg+5V“0”亮，“1”不亮各段加正向電壓導(dǎo)通，發(fā)光;各段加反向電壓截止，不發(fā)光各段加反向電壓導(dǎo)通，發(fā)光;各段加正向電壓截止，不發(fā)光現(xiàn)在是152頁\一共有186頁\編輯于星期二七段顯示譯碼表abcdfg

A3A2A1A0

abcdefg

00001111110

00010110000

01000110011e（共陰極接法）

01010111011

01101011111

01111110010

00111111001

00101101101

10001111111

100111110110912345678現(xiàn)在是153頁\一共有186頁\編輯于星期二顯示譯碼器：CT7449的管腳圖消隱控制端114CT7449A1A2A3A0eabcdfgUccGNDBI現(xiàn)在是154頁\一共有186頁\編輯于星期二完整的功能表請參考相應(yīng)的參考書。功能表（簡表）輸入輸出顯示DABIag10XXXX0000000消隱8421碼譯碼顯示字型CT7449與七段顯示器件的連接：abfcdegA3A2A1A0abfcdegCT7449現(xiàn)在是155頁\一共有186頁\編輯于星期二數(shù)據(jù)輸入端輸出端9.5.3數(shù)據(jù)分配器&&&&A1A011DY0Y1Y2Y3功能：使一路輸入信號可以從多路輸出。分配控制端現(xiàn)在是156頁\一共有186頁\編輯于星期二DY311DY210DY101DY000數(shù)據(jù)分配A1A0功能表現(xiàn)在是157頁\一共有186頁\編輯于星期二9.5.4數(shù)據(jù)選擇器從一組數(shù)據(jù)中選擇一路信號進(jìn)行傳輸?shù)碾娐?，稱為數(shù)據(jù)選擇器。A0A1D3D2D1D0W控制信號輸入信號輸出信號數(shù)據(jù)選擇器類似一個多投開關(guān)。選擇哪一路信號由相應(yīng)的一組控制信號控制?，F(xiàn)在是158頁\一共有186頁\編輯于星期二從n個數(shù)據(jù)中選擇一路傳輸，稱為n選一數(shù)據(jù)選擇器。若被選擇數(shù)據(jù)為m位，則稱為m位n選一數(shù)據(jù)選擇器。W3X3Y3W2X2Y2W1X1Y1W0X0Y0A控制信號四位二選一選擇器現(xiàn)在是159頁\一共有186頁\編輯于星期二使能控制端輸出端數(shù)據(jù)輸入端選擇控制端雙四選一集成數(shù)據(jù)選擇器74LS153UCC141312111098123456716152EA02D12D22D32D01D21D3A11E1D01WGND2W1D174LS153管腳圖選擇控制端數(shù)據(jù)輸入端輸出端使能控制端現(xiàn)在是160頁\一共有186頁\編輯于星期二數(shù)據(jù)輸入端電路圖選擇控制端使能控制端輸出端WA1A0&&&&1111D0D1D2D3E現(xiàn)在是161頁\一共有186頁\編輯于星期二WA1A0&&&&1111D0D1D2D3E1000100111111110D0D0現(xiàn)在是162頁\一共有186頁\編輯于星期二D1WA1A0&&&&1111D0D1D2D3E1000110111010111D1現(xiàn)在是163頁\一共有186頁\編輯于星期二WA1A0&&&&1111D0D1D2D3E0100000現(xiàn)在是164頁\一共有186頁\編輯于星期二四選一集成數(shù)據(jù)選擇器CT74153輸入輸出A1A0WXX10000D0010D1100D2110D3功能表控制端現(xiàn)在是165