計算機組成原理第4章

計算機組成原理第4章第一頁，共99頁。4.1總線工作原理

4.1.1總線通信的定時方式

4.1.2總線的組成與仲裁

4.1.3總線特性與性能指標(biāo)

4.1.4總線分類

第二頁，共99頁?？偩€(bus)是能由多個部件分時共享的公共信息傳送線路。分時和共享是總線的兩個基本特性。所謂共享是說，多個部件連接在同一組總線上，各部件之間相互交換的信息都可以通過這組總線傳送。分時是指統(tǒng)一時刻總線只能在一對部件之間傳送信息。系統(tǒng)中的多個部件是不能同時傳送信息的。自1970年美國DEC公司在其PDP11/20小型計算機上采用Unibus以來，各種標(biāo)準(zhǔn)的、非標(biāo)準(zhǔn)的總線紛紛面世。由于它能簡化系統(tǒng)設(shè)計、便于組織多家專業(yè)化大規(guī)模生產(chǎn)，降低產(chǎn)品成本、提高產(chǎn)品的性能和質(zhì)量，便于產(chǎn)品的更新?lián)Q代、滿足不同用戶需求以及提高可維修性等，因而得以迅速發(fā)展。如今，幾乎所有的計算機和測控系統(tǒng)中都采用了總線結(jié)構(gòu)。第三頁，共99頁。一個系統(tǒng)的總線結(jié)構(gòu)決定了該計算機系統(tǒng)的數(shù)據(jù)通路及系統(tǒng)結(jié)構(gòu)。因此，總線結(jié)構(gòu)的好壞對系統(tǒng)性能有很大的影響。4.1.1總線通信的定時方式作為信息傳輸通道，總線連接著多個部件，傳遞著多種信息。但每一時刻只能傳輸一種信號，所傳輸?shù)亩喾N信號，只能分時地進行。每一個信號的傳送，都是發(fā)送端發(fā)出數(shù)據(jù)，接收端接收數(shù)據(jù)。為了正確地接收，就要采用一定的方式讓接收端知道發(fā)送端什么時刻開始發(fā)送，什么時刻發(fā)送完畢，這就叫做總線通信的定時方式。按定時方式的不同，可以把通信過程分為同步通信和異步通信兩種基本過程。第四頁，共99頁。1.同步通信各部件通過總線進行數(shù)據(jù)傳送時，用一個公共的時鐘信號進行同步控制，稱為同步通信，也稱為在同步定時方式中，這個時鐘信號通常是由CPU發(fā)出，并發(fā)送到每一個部件（設(shè)備）。經(jīng)過一段固定時間，本次總線傳送周期結(jié)束，并開始下一個新的總線傳送周期。圖4.1表示數(shù)據(jù)由輸入設(shè)備向CPU傳送的同步通信過程。總線周期從t0開始到t3結(jié)束。整個數(shù)據(jù)同步傳送過程由總線時鐘控制：

·

t0時刻，將CPU產(chǎn)生的設(shè)備地址放在地址總線上，同時經(jīng)控制線指出操作的性質(zhì)（讀/寫內(nèi)存或讀/寫I/O設(shè)備）；·

t1時刻，CPU發(fā)出讀信號命令；第五頁，共99頁?！?/p>

t2時刻，設(shè)備把數(shù)據(jù)放到數(shù)據(jù)總線上，CPU在時鐘周期T3中進行數(shù)據(jù)選通，將數(shù)據(jù)接收到自己的寄存器；·

經(jīng)過一段穩(wěn)定時間，到t3時刻，CPU讀命令信號和設(shè)備數(shù)據(jù)信號結(jié)束；·

t4時刻，總線周期結(jié)束，可以開始另一個新的數(shù)據(jù)傳送。同步式傳輸?shù)幕咎攸c，就是在系統(tǒng)總線設(shè)計時使T0，T1，T2，T3都有惟一明確的規(guī)定。優(yōu)點是模塊之間的配合簡單一致，并且由于采用了公共時鐘，每個部件什么時候發(fā)送或接收信息都由統(tǒng)一的時鐘規(guī)定，因此，同步通信具有較高的傳輸頻率。缺點是所有模塊都強求一致的同一時限，使設(shè)計缺乏靈活性。例如，一個讀周期僅需要2.1個時鐘周期，但也要拉到3個時鐘周期。第六頁，共99頁。2.異步通信異步通信方式也稱為應(yīng)答方式，在這種方式下，沒有公共的時鐘，也沒有固定的時間標(biāo)準(zhǔn)，而是通過“請求”（request）和“應(yīng)答”（acknowledge）方式（或稱握手方式）來進行同步控制用以實現(xiàn)不同速度模塊間的數(shù)據(jù)傳送配合。即主模塊先向從模塊發(fā)出“請求”信號，等收到從模塊的“應(yīng)答”信號后，才認(rèn)為可以開始通信。為此，在并行傳輸系統(tǒng)中除數(shù)據(jù)線之外，要增加請求和應(yīng)答兩條應(yīng)答線（或稱握手交互信號線）。一般把異步應(yīng)答關(guān)系分為不互鎖、半互鎖和全互鎖3種類型，如圖4.2所示。第七頁，共99頁。(1)全互鎖

設(shè)備1發(fā)出“請求”信號，等待設(shè)備2的“應(yīng)答”信號；設(shè)備2接到“請求”信號后，發(fā)出“應(yīng)答”信號；設(shè)備1接到設(shè)備2的“應(yīng)答”信號，就撤銷其“請求”信號；設(shè)備2在獲知設(shè)備1已撤銷“請求”信號后，隨即撤銷其應(yīng)答信號。這樣，在通信雙方建立了完全的互鎖關(guān)系。(2)半互鎖

設(shè)備1的“請求”信號撤銷，取決于是否收到設(shè)備2的“應(yīng)答”信號。收到設(shè)備2的“應(yīng)答”信號，立即撤銷“請求”信號；而設(shè)備2“應(yīng)答”信號的撤銷與否，完全有設(shè)備2自主決定。(3)不互鎖“請求“和“應(yīng)答”信號都有一定的時間寬度，設(shè)備1發(fā)出“請求”信號，不等待接到設(shè)備2的“應(yīng)答”信號，而是經(jīng)過一段時“應(yīng)答”信號，并且經(jīng)過一段時間，自動撤銷其應(yīng)答信號。這樣，“請求”信號的結(jié)束和“應(yīng)答”信號的結(jié)束不互鎖。第八頁，共99頁。4.1.2總線的組成與仲裁1.總線的組成總線的組成基本上都包括如下3個部分：(1)傳輸線總線是信號線的集合，這些信號線可分為以下幾種類型：·地址線——決定直接尋址范圍?！?shù)據(jù)線——決定同時并行傳輸?shù)臄?shù)據(jù)寬度?！た刂啤r序和中斷信號線——決定總線功能的強弱、適應(yīng)性好壞。第九頁，共99頁。·電源線——決定電源電壓種類、地線分布以及它們的用法?！溆镁€——留給用戶進行性能擴充，滿足特殊需要。

(2)接口邏輯

總線與各部件并不是直接相連的，通常需要一些三態(tài)門（控制雙向傳送）和緩沖寄存器等作為它們之間的接口。(3)總線控制器

總線要為多個部件共享。為了正確地實現(xiàn)它們之間的通信，必須有一個總線控制機構(gòu)，對總線的使用進行合理的分配和管理。第十頁，共99頁。2.總線的爭用與仲裁

按對總線有無控制功能，連接在總線上的設(shè)備可以分為主模塊和從模塊兩種。前者具有對總線的控制權(quán)，后者沒有?？偩€上信息的傳輸由總線主設(shè)備啟動。即總線上的一個主模塊要與另一個模塊部件進行通信時，首先應(yīng)該由主模塊發(fā)出總線請求信號?？偩€同一時刻只允許在一對模塊之間進行通信。當(dāng)多個主模塊同時要求使用總線時，總線控制機構(gòu)中的判優(yōu)和仲裁邏輯將按一定的判優(yōu)原則，來決定由哪個模塊使用總線。只有獲得了總線使用權(quán)的模塊，才能開始傳送數(shù)據(jù)?？偩€是多個模塊的共享部件，為了正確地實現(xiàn)多個模塊之間的通信，必須對總線資源進行合理的分配和管理。第十一頁，共99頁。按總線仲裁控制機構(gòu)的設(shè)置方式，總線判優(yōu)可分為集中式和分布式兩種?？偩€控制邏輯集中在一處(如CPU中)的，稱為集中式控制；總線控制邏輯分布在連接于總線的各個部件或設(shè)備中的，稱為分布式控制。就集中控制而言，有3種常見的優(yōu)先權(quán)仲裁方式。(1)鏈?zhǔn)讲樵兎绞芥準(zhǔn)讲樵兎绞饺鐖D4.3所示。它靠3條控制線進行控制：BS(忙)、BR(總線請求)和BG(總線同意)。它的主要特征是將總線允許信號BG串行地從一個部件(I/O接口)送到下一個部件，若BG到達的部件無總線請求，則繼續(xù)下傳，直到到達有總線請求的部件為止。這意味著該部件獲得了總線使用權(quán)。第十二頁，共99頁。顯然，在查詢鏈中離總線控制器最近的部件具有最高優(yōu)先權(quán)，離總線控制器越遠(yuǎn)，優(yōu)先權(quán)越低。鏈?zhǔn)讲樵兪峭ㄟ^接口的優(yōu)先權(quán)排隊電路來實現(xiàn)的。(2)計數(shù)器定時查詢方式該方式采用一個計數(shù)器控制總線的使用權(quán)，其工作原理如圖4.4所示。它仍用一根請求線，當(dāng)總線控制器接到總線請求信號以后，若總線不忙（BS線為“0”），則計數(shù)器開始計數(shù)，并把計數(shù)值通過一組地址線發(fā)向各部件。當(dāng)?shù)刂肪€上的計數(shù)值與請求使用總線設(shè)備的地址一致時，該設(shè)備獲得總線使用權(quán)，置忙線BS為“1”。同時中止計數(shù)器的計數(shù)及查詢工作。

第十三頁，共99頁。計數(shù)器每次可以從“0”開始計數(shù)，也可以從中止點開始。如果從“0”開始，各部件的優(yōu)先次序與鏈?zhǔn)讲樵兎ㄏ嗤?，?yōu)先級的順序是固定的。如果從中止點開始，則每個設(shè)備使用總線的優(yōu)先級相等，這對于用終端控制器來控制各個顯示終端設(shè)備是非常合適的。因為，終端顯示屬于同一類設(shè)備，應(yīng)該具有相等的總線使用權(quán)。計數(shù)器的初值也可用程序設(shè)置，以方便地改變優(yōu)先次序。當(dāng)然這種靈活性是以增加線數(shù)為代價的。(3)獨立請求方式獨立請求方式原理如圖4.5所示。在獨立請求方式中，每一個共享總線的部件均有一對總線請求線BRi和總線同意線BGi。當(dāng)該部件要使用總線時，第十四頁，共99頁。便發(fā)出請求信號，在總線控制部件中排隊。總線控制器可根據(jù)一定的優(yōu)先次序決定首先響應(yīng)哪個部件的總線請求，以便向該部件發(fā)出總線的響應(yīng)信號BGi。該部件接到此信號就獲得了總線的使用權(quán)，開始傳送數(shù)據(jù).獨立請求方式的優(yōu)點是響應(yīng)時間快，用不著一個部件接一個設(shè)備地查詢，然而這是以增加控制線數(shù)為代價的。在鏈?zhǔn)讲樵冎袃H用兩根線確定總線使用權(quán)屬于哪個部件；在計數(shù)查詢中大致用log2n根線，其中n是允許接納的最大部件數(shù)；而獨立請求方式需采用2n根線。獨立請求方式對優(yōu)先次序的控制是相當(dāng)靈活的。它可以預(yù)先固定，例如讓BR0優(yōu)先級最高，BR1第十五頁，共99頁。次之

……

BRn最低；也可以通過程序來改變優(yōu)先次序；還可以屏蔽（禁止）某個請求以拒絕響應(yīng)來自被屏蔽部件的請求。4.1.3總線特性與性能指標(biāo)1.總線特性從結(jié)構(gòu)上說，總線由兩部分構(gòu)成：母線框架和各部件的插板。母線框架是按總線標(biāo)準(zhǔn)用印刷電路板(或一束電纜)連接起來的多個插座。部件插板是各部件的組成板，其插頭信號按標(biāo)準(zhǔn)連接。為進行機械上的連接，需要規(guī)定總線的機械(物理)特性；為進行電氣上的連接，需要規(guī)定總線的電氣特性；為正確連接不同的部件，還須規(guī)定各線的功能特性和時間特性。

第十六頁，共99頁。(1)機械特性機械特性又稱物理特性，它指總線在機械上的連接方式，如插頭與插座所使用的標(biāo)準(zhǔn)，包括幾何尺寸、形狀，引腳根數(shù)及排列順序等，以便能正確無誤的連接。

(2)電氣特性電氣特性指總線的每一根線上信號的傳遞方向及有效電平范圍。一般規(guī)定送入CPU的信號叫輸入信號（IN），從CPU發(fā)出的信號叫輸出信號（OUT）。例如地址總線是輸出線，數(shù)據(jù)總線是雙向傳送，這兩類信號線都是高電平有效；控制總線一般是單向的，有輸出的、也有輸入的，有高電平有效、也有低電平有效?？偩€的電平都符合TTL電平的定義。第十七頁，共99頁。例如RS-232C的電氣特性規(guī)定，用低電平表示邏輯“1”，并且要求電平低于-3V；用高電平表示邏輯“0”，并且要求電平高于+4V，通常額定信號電平為-10V和+10V左右。(3)功能特性功能特性用以描述總線中每一根線的功能。按功能總線可分為地址總線、數(shù)據(jù)總線和控制總線?？刂瓶偩€中，各條線的功能也不相同，有CPU發(fā)出的各種控制命令（如存儲器讀/寫、I/O讀/寫等），也有外設(shè)與主機的同步匹配信號，還有中斷信號、DMA控制信號等。(4)時間特性時間特性定義每根線在什么時間有效，即總線第十八頁，共99頁。上各信號有效的時序關(guān)系，一般用信號時序圖來描述。請參見圖2.17、圖2.18的讀寫時序。

2.總線的性能指標(biāo)計算機總線是計算機模塊間傳遞信息的通路。計算機總線技術(shù)包括通路控制性能、使用方法、仲裁方法和傳輸方式等?？偩€技術(shù)在整個計算機系統(tǒng)中占有十分重要的位置。任何系統(tǒng)的研制和外圍模塊的開發(fā)，都必須服從一定的總線規(guī)范?？偩€的結(jié)構(gòu)不同，性能差別很大。由于計算機總線的主要職能是負(fù)責(zé)計算機各模塊間的信息傳輸，因此，對總線性能的衡量，也是圍繞著這一職能而定義、測試和比較的。

第十九頁，共99頁?？偩€的性能指標(biāo)有如下幾方面：(1)總線寬度：也稱傳送寬度，指一次總線操作中通過總線傳送的數(shù)據(jù)位數(shù)，即數(shù)據(jù)總線的數(shù)量，用bit(位)表示，如總線寬度有8位、16位、32位、64位之分。（2）總線周期：一次總線操作中所用的時間。(3)總線帶寬（標(biāo)準(zhǔn)傳輸率）：在總線上每秒傳輸?shù)淖畲笞止?jié)（Byte）量，用MB/s表示，即多少兆字節(jié)每秒。(4)總線工作的時鐘頻率：總線工作頻率越高，帶寬越寬。設(shè)總線的帶寬用Dr表示，總線的時鐘周期用T=1/f表示，一個總線周期傳送的數(shù)據(jù)量用D表示，則帶寬的計算公式如下：第二十頁，共99頁。Dr=D/T=D×f若總線工作頻率33MHz，總線寬度32位，則最大傳輸率為:Dr=4B×33×106/s=132MB/s。(5)多路復(fù)用技術(shù)：為了提高總線性能、優(yōu)化設(shè)計，地址線和數(shù)據(jù)線共用同一物理線路，即某一時刻該線路上傳輸?shù)氖堑刂沸盘枺硪粫r刻傳輸?shù)氖菙?shù)據(jù)信號或總線命令。這種一條總線多種用途的技術(shù)，稱作多路分時復(fù)用。其總線寫做AD-BUS。(6)總線控制方式：含有突發(fā)傳輸、并發(fā)工作、自動配置、仲裁方式、邏輯方式、計數(shù)方式等項內(nèi)容。第二十一頁，共99頁。(7)其他指標(biāo)：除了以上幾項外，還有總線的同步方式、信號線數(shù)、負(fù)載能力和電源電壓，能否擴展64位寬度等等，也是十分重要的指標(biāo)。

表4.1給出了幾種流行的微機總線性能。由于資料來源不一致，這些指標(biāo)僅供參考。3.總線標(biāo)準(zhǔn)化總線是計算機系統(tǒng)模塊化的產(chǎn)物，相同的指令系統(tǒng)，相同的功能，不同廠家生產(chǎn)的各功能部件在實現(xiàn)方法上沒有相同，但希望相同的功能部件可以互換使用，這要求各廠家按照同一個總線標(biāo)準(zhǔn)來生產(chǎn)。這就首先要解決總線的標(biāo)準(zhǔn)化問題，使用標(biāo)準(zhǔn)總線。標(biāo)準(zhǔn)總線的種類很多，如在微型計算機中有ISA總線、EISA總線、MCA總線和PCI總線等。第二十二頁，共99頁。由于計算機的發(fā)展特別迅速，PC機的升級或給及其安裝新設(shè)備時會帶來諸多不便。安裝新設(shè)備時，不僅要對新設(shè)備進行配置，而且往往還需要對一些已經(jīng)安裝的設(shè)備進行配置。除硬件安裝外，還需要一個復(fù)雜的軟件安裝過程。因而，在升級、維護計算機時給用戶帶來了不少的困難。在這樣的背景下，計算機工業(yè)界提出了一個新概念：即插即用（PlugandPlay），簡稱PnP。也就是說，新設(shè)備只需簡單地插入即可開始運行，不需要用戶區(qū)撥動設(shè)置開關(guān)、拔插跳線以及復(fù)雜的軟件安裝來調(diào)整和重新配置系統(tǒng)。也就是說，這種重新配置的行為是由系統(tǒng)自動完成的，對用戶來說是透明的。第二十三頁，共99頁。即插即用功能主要取決于微機的系統(tǒng)總線結(jié)構(gòu)，像EISA和PCI總線結(jié)構(gòu)本身就采用了這種技術(shù)，提供這種功能。EISA所采用的即插即用技術(shù)還不太完善，在擴展EISA卡時需要配置程序進行系統(tǒng)的配置工作；PCI所采用的技術(shù)就非常完善，它為用戶提供真正的即插即用功能。第二十四頁，共99頁。4.1.4總線分類總線應(yīng)用很廣，形態(tài)多樣，從不同的角度可以有不同的分類方法。下面列舉幾種分類方法。1.按照總線傳遞的內(nèi)容分類按照總線傳遞的信息，可將其分為：·

地址總線AB（AddressBus），用來傳遞地址信息。·

數(shù)據(jù)總線DB（DataBus），用來傳遞數(shù)據(jù)信息?！?/p>

控制總線CB（ControlBus），用來傳遞各種控制信號。2.按照總線所處的位置分類第二十五頁，共99頁?！て瑑?nèi)總線：CPU芯片內(nèi)部用于在寄存器、ALU以及控制部件之間傳輸信號的總線?！?/p>

片外總線：CPU芯片之外。用于連接CPU、內(nèi)存以及I/O設(shè)備的總線。3.按照總線在系統(tǒng)中連接的主要部件分類按照總線在系統(tǒng)中連接的主要部件，可以將總線分為：·

存儲總線；·

DMA總線；·

系統(tǒng)總線；·

設(shè)備總線（I/O）總線。4.按照系統(tǒng)中使用的總線數(shù)量分類第二十六頁，共99頁。大多數(shù)總線都是以相同方式構(gòu)成的，其不同之處僅在于總線中數(shù)據(jù)線和地址線的數(shù)目，以及控制線的多少及功能。按照系統(tǒng)中使用的總線的條數(shù)可以分為單總線結(jié)構(gòu)、雙總線結(jié)構(gòu)和多總線結(jié)構(gòu)。（1）單總線結(jié)構(gòu)使用一組單一的系統(tǒng)總線來連接CPU、主存和I/O設(shè)備，叫作單總線結(jié)構(gòu)。早期的計算機系統(tǒng)大多采用單總線結(jié)構(gòu)，如圖1.15所示。在這類系統(tǒng)中，同一類信息在不同部件間傳遞時，通過同一組總線，或者說，所有的模塊都掛在同一組總線上。在單總線結(jié)構(gòu)中，要求所有接到總線上的邏輯部件必須高速運行，以便在某些設(shè)備需要使用總線時，能迅速獲得總線控制權(quán)；而當(dāng)不再使用總線時，第二十七頁，共99頁。能迅速地放棄總線控制權(quán)。否則，由于一組總線由多種功能部件共用，可能導(dǎo)致很大的時間延遲。在單總線系統(tǒng)中，某些外圍設(shè)備也可以指定地址。此時，外圍設(shè)備通過與CPU中的總線控制部件交換控制信號的方式占有總線。一旦外圍設(shè)備得到總線控制權(quán)后，就可以向總線發(fā)送地址信號，使總線上的地址線置為適當(dāng)?shù)拇a狀態(tài)，以便制定它將要與哪一個設(shè)備進行信息交換。如果一個外圍設(shè)備指定的地址對應(yīng)于一個主存單元，則主存予以響應(yīng)，于是在主存和外設(shè)之間將進行直接存儲器傳送(DMA)。這種總線結(jié)構(gòu)連接靈活、易于擴充。單總線結(jié)構(gòu)容易擴展成多CPU系統(tǒng)，這只要在總線上掛接第二十八頁，共99頁。多個CPU即可。因所有信息都在一組系統(tǒng)總線上傳送，故信息傳輸?shù)耐掏铝渴艿较拗?。?）雙總線結(jié)構(gòu)在計算機系統(tǒng)中，CPU與存儲器之間的信息傳送最為繁忙，要求的帶寬也最高。這就造成了單總線結(jié)構(gòu)的一個“瓶頸”。自然，解決這個瓶頸的初步辦法就是在CPU與存儲器之間再建立一條直接通道，形成以存儲器為中心的雙總線結(jié)構(gòu)，如圖4.6所示。雙總線結(jié)構(gòu)保持了單總線結(jié)構(gòu)簡單、易于擴充的優(yōu)點，又在CPU和主存之間有一組專門高速總線，使CPU可與主存迅速交換信息，而主存不必經(jīng)過CPU仍可通過總線與外設(shè)之間實現(xiàn)DMA操作。這樣，緩解了對系統(tǒng)總線和CPU的壓力，提高了系統(tǒng)的效率。第二十九頁，共99頁。（3）三總線和多總線結(jié)構(gòu)為了在主存與高速設(shè)備（如磁盤）之間進行高速數(shù)據(jù)傳送，可以在它們之間引入一個專門的DMA總線，形成圖4.7所示的三總線結(jié)構(gòu)，從而實現(xiàn)內(nèi)存與外存之間的直接成批信息交換。

圖4.8是分級的三總線結(jié)構(gòu)，或稱三級總線結(jié)構(gòu)。這種三級總線結(jié)構(gòu)一般用于I/O設(shè)備性能相差不大的情況。當(dāng)高速的視頻設(shè)備、網(wǎng)絡(luò)、硬盤等大量涌現(xiàn)的情況下，將它們與低速設(shè)備（如打印機、低速串口設(shè)備）接在同一條總線上，非常影響系統(tǒng)的效率。進一步的改進是為這些高速設(shè)備設(shè)立一條單獨的高速總線，如圖4.9所示。

第三十頁，共99頁。5.其他分類方法（1）按數(shù)據(jù)傳送方式，可分為并行傳送總線和位串傳送總線。（2）按照并行傳送總線傳送的數(shù)據(jù)總寬度，可分為8位、16位、32位和64位總線等。第三十一頁，共99頁。

4.2幾種系統(tǒng)總線標(biāo)準(zhǔn)

4.2.1ISA總線

4.2.2微通道結(jié)構(gòu)MCA和EISA4.2.3PCI總線

4.2.4AGP總線

第三十二頁，共99頁。連接同一臺計算機系統(tǒng)的各部件，如CPU、主存、通道和各類I/O接口間的總線，稱為系統(tǒng)總線。本節(jié)介紹一些較有影響的系統(tǒng)總線標(biāo)準(zhǔn)。4.2.1ISA總線ISA總線——工業(yè)標(biāo)準(zhǔn)體系（IndustryStandardArchitecture）是在1981年為其生產(chǎn)的PC系列而制定的總線標(biāo)準(zhǔn)。ISA-8總線（即XT總線）適用于CPU為8088的IBMPC/XT微機系統(tǒng)?？偩€信號還連接到5個62針的插座，分成A、B兩排，每排31針，可連接31條引線，其中數(shù)據(jù)線8根，電源線和地線。80年代中期，ISA總線擴充到16位（即AT總線），適用于CPU為Intel80286的IBMPC、AT系統(tǒng)。擴充第三十三頁，共99頁。后，一個插槽由一個長槽和一個短槽組成，長槽是與XT兼容的62個引腳，引線仍標(biāo)為A1—A31，B1—B31；短槽有36個引腳，引線標(biāo)為C1—C18，D1—D18?？偩€信號包括16根數(shù)據(jù)線，24根地址線，支持16級中斷和7個DMA通道。8位數(shù)據(jù)線的I/O接口卡可以在ISA-16的62針插座上運行，表4.2列出了ISA總線的引腳信號定義（見課本157頁）。表中第三列中的I,O表示引腳的輸入、輸出方向，輸入是指由插卡送往主板，輸出是指主板送往插卡。其中SD15—SD8和SD7—SD0稱為系統(tǒng)數(shù)據(jù)線，及ISA的16位數(shù)據(jù)線。SA19—SA0稱為系統(tǒng)地址線，LA23—LA17稱為可閉鎖地址線，它們一起提供16MB的存儲器尋址能力。第三十四頁，共99頁。4.2.2微通道結(jié)構(gòu)MCA和EISA1987年，IBM在推出它的PS/2系統(tǒng)時，采用了微通道體系結(jié)構(gòu)MCA（MicroChannelArchitecture)。它是一種具有32位字長的高性能微型計算機總線。MCA支持16位和32位兩類插槽。16位插槽支持8，16位數(shù)據(jù)傳送和24位地址線；32位插槽允許8，16，24和32位數(shù)據(jù)傳送，并支持32位地址線(4GB)。這兩種插槽均支持16位的64KI/O地址空間。MCA上的最大數(shù)據(jù)傳送速度為200ns，即對于32位插槽其最大數(shù)據(jù)傳送率為20Mb/s，而16位插槽為10MBb/s。MCA配有總線仲裁機構(gòu)CAP，可以支持16個總線主控器。但是IBM為保持其在微機領(lǐng)域的領(lǐng)先地位，對MCA采用了封閉策略，沒有將技術(shù)公開，MCA成為一種專用的、與ISA不兼容的總線標(biāo)準(zhǔn)。第三十五頁，共99頁。1989年，為了與MCA抗衡，也為了充分發(fā)揮Intel80X86CPU的性能，提高自身的競爭能力，Compaq，HP，AST等為首的9家大公司聯(lián)合推出了另一個32位總線標(biāo)準(zhǔn)──EISA（ExtendedIndustrialStandardArchitecture，擴充的工業(yè)標(biāo)準(zhǔn)）。EISA是一種開放的總線標(biāo)準(zhǔn)，它比MCA的進步在于它可以與ISA完全兼容，并提供了很多ISA所不支持的增強功能，如·EISA總線時鐘保持為8MHz，最大數(shù)據(jù)傳輸頻率可達33Mb/s(ISA為16Mb/s)；·32位數(shù)據(jù)總線(ISA為16位)；·32位地址總線(ISA為24位)；·自動系統(tǒng)配置；第三十六頁，共99頁?！?yōu)化總線結(jié)構(gòu)；·擴充DMA訪問范圍到232；·EISA從CPU中分離出了總線控制權(quán)，是一種智能化的總線，支持多總線主控和突發(fā)方式傳輸。EISA總線雖然有很多改進，但比較復(fù)雜，而且隨著人們對視頻顯示要求的不斷提高，使得總線的傳輸不能滿足要求，于是出現(xiàn)了局部總線。局部總線的產(chǎn)生有兩種情形：一種是在多主設(shè)備的總線系統(tǒng)中，為減輕系統(tǒng)總線的負(fù)載，給每個子系統(tǒng)設(shè)置自己的局部總線，在局部總線上掛有自己的I/O局部存儲器和局部接口；另一種出現(xiàn)在單主設(shè)備的總線系統(tǒng)中，是為了滿足高速外設(shè)所要求的數(shù)據(jù)傳輸率，在高速外設(shè)與CPU之間建立局部總線，PCI總線即屬這一情形。第三十七頁，共99頁。4.2.3PCI總線PCI（PeripheralComponentInterconnect，外部設(shè)備互連總線）是由Intel公司提出的局部總線標(biāo)準(zhǔn)，于1992年6月和1995年6月頒布了V1.0和V2.規(guī)范，目前以得到廣泛地應(yīng)用。PCI是一種獨立于處理器的32位（V2.1支持64位）局部總線。它除了適用于Intel公司的芯片外，還適用于其它型號（如DEC公司的Alpha）的處理器芯片，并能實現(xiàn)即插即用（即在加載時，BIOS可自動檢測機器配置，而給各個外圍設(shè)備分配中斷請求號）。

圖4.10所示的是PCI在單處理器系統(tǒng)中的典型應(yīng)用。可以看出，PCI是外部設(shè)備與CPU之間的一個中間層，目的是為高速外部設(shè)備提供一個高速數(shù)據(jù)通道。第三十八頁，共99頁。PCI具有與系統(tǒng)時鐘頻率無關(guān)的總線時鐘。當(dāng)初規(guī)定32位總線以33MHz的頻率操作，形成132MB/s的理論最大傳輸率。而具有實用價值的PCI2.1規(guī)范中要求66MHz的總線頻率，將最初32位規(guī)范的理論吞吐量提高到264MB/s，是ISA總線的33倍。此外，PCI還有如下一些特點：·PCI局部總線的兼容性好，可與ISA，EISA，VL等總線兼容，能將PCI總線轉(zhuǎn)換為標(biāo)準(zhǔn)的ISA，EISA，MCA等?！CI局部總線持無限讀寫突發(fā)方式，它的速度比直接使用CPU總線的局部總線快。第三十九頁，共99頁。·PCI控制器(或稱PCI橋)有多級緩沖可以把一批數(shù)據(jù)快速寫入緩沖器中。在這些數(shù)據(jù)不斷寫入PCI設(shè)備的過程中，CPU可以去執(zhí)行其他操作，即PCI總線上的外部設(shè)備可以與CPU并行工作?！CI總線支持兩種電壓標(biāo)準(zhǔn)：5V和3.3V。3.3V電壓的PCI總線標(biāo)準(zhǔn)可應(yīng)用于便攜式微機和綠色電腦（greenPC）中?！っ總€PCI備有一個延時器，它規(guī)定系統(tǒng)該設(shè)備使用PCI總線的最長時間周期。CPU可以通過設(shè)備PCI總線上的所有設(shè)備的延時器來優(yōu)化系統(tǒng)性能。·PCI局部總線的可擴充性好。當(dāng)總線的驅(qū)動能力不足時，可以采用多層結(jié)構(gòu)，如圖4.11所示。第四十頁，共99頁。

圖4.12為PCI插槽的形狀。其引腳定義如下：·

必要引腳50條：對主控設(shè)備使用49條，對目標(biāo)設(shè)備使用47條；·

可選因腳51條（主要用于64位擴展、中斷請求、高速緩存支持等）；·

總引腳數(shù)120條，包括電源、地和保留引腳。第四十一頁，共99頁。4.2.4AGP總線1.概述AGP總線（AcceleratedGraphicsPort，加速圖形端口），是一種為了提高視頻帶寬而設(shè)計的總線規(guī)范。最初，它是以66MHzPCIRevision2.1規(guī)范為基礎(chǔ)，由Intel公司隨著PentiumⅡ主板一起推出來的。推出AGP的目的是為了大幅度地提高高檔微型計算機處理圖形尤其是3D圖形的能力。如表4.3所示，進行圖像處理時，儲存在顯示卡上顯示內(nèi)存中的不僅有影像數(shù)據(jù)，還有紋理數(shù)據(jù)、Z軸的距離數(shù)據(jù)以及alpha數(shù)據(jù)等，特別是紋理數(shù)據(jù)的數(shù)據(jù)量非常大，要描繪3D圖形，不僅需要大容量的顯存，要需要高速的傳輸速度。第四十二頁，共99頁。可以看出，顯示1024×768×16位真彩色的3D圖形，紋理數(shù)據(jù)的傳輸速度需要200Mbps，而當(dāng)時的PCI總線的數(shù)據(jù)傳輸率只有133Mbps。這就成為開發(fā)AGP的動力。2.AGP的性能特點AGP總線具有如下一些特點。（1）AGP總線將視頻處理器與系統(tǒng)主存直接相連，避免了經(jīng)過PCI總線造成的系統(tǒng)瓶頸，提高了3D圖形數(shù)據(jù)傳輸速度。其連接方式如圖4.13所示。（2）系統(tǒng)主存可以與視頻芯片共享，在顯存不足的情形下，可以調(diào)用系統(tǒng)主存用于存儲紋理數(shù)據(jù)。第四十三頁，共99頁。（3）采用雙重驅(qū)動術(shù)。采用新的低電壓規(guī)范，允許在一個66MHz的總線時鐘內(nèi)傳輸一次到兩次數(shù)據(jù)，即在AGP時鐘信號的上沿和下沿都進行32位數(shù)據(jù)傳輸，從而將有效帶寬提高4倍，達到512Mb/s甚至1Gb/s。（4）CPU訪問系統(tǒng)主存與AGP訪問顯存可以并行進行，顯示帶寬也不與其他設(shè)備共享，進一步提高了系統(tǒng)性能。（5）數(shù)據(jù)讀寫采用流水線操作，減少了內(nèi)存等待時間，有助于提高數(shù)據(jù)傳輸速率。（6）采用帶邊信號傳輸技術(shù)，在總線上調(diào)制使地址信號與數(shù)據(jù)信號分離，來提高隨機內(nèi)存訪問速度。第四十四頁，共99頁。

4.3幾種設(shè)備總線標(biāo)準(zhǔn)4.3.1EIA-232D/RS-449串行接口標(biāo)準(zhǔn)4.3.2IDE接口與SCSI接口總線4.3.3USB總線4.3.4IEEE1394總線4.3.5IEEE488總線

第四十五頁，共99頁。在計算機系統(tǒng)中，設(shè)備或部件間的連接除了總線技術(shù)外，還有標(biāo)準(zhǔn)接口技術(shù)。標(biāo)準(zhǔn)接口也是為了便于模塊化的結(jié)構(gòu)而設(shè)計的。接口與總線的區(qū)別在于，接口一般是指主機與某類外設(shè)之間的適配電路，其主要功能是解決主機與外設(shè)在電壓等級、信號形式和速度上的匹配問題。因此，不同類型的外部設(shè)備需要與之相應(yīng)的接口（標(biāo)準(zhǔn)），不同的接口是不通用的。而總線主要是用于連接部件或設(shè)備的。目前也出現(xiàn)了一些接口標(biāo)準(zhǔn)，允許連接多種不同的外部設(shè)備，如USB、IEEE1394等。人們也把它們稱為外設(shè)總線或設(shè)備總線。第四十六頁，共99頁。4.3.1EIA-232D/RS-449串行接口標(biāo)準(zhǔn)RS-232C是美國電子工業(yè)協(xié)會（EIA）正式公布的串行總線標(biāo)準(zhǔn)，也是目前最常用的串行接口標(biāo)準(zhǔn)，用來實現(xiàn)計算機之間、計算機與外部設(shè)備之間的數(shù)據(jù)通信，信號最高傳輸速率為19.2kb/s，最大傳輸距離為30m，適合于短距離或帶調(diào)制解調(diào)器的通信場合。它要求使用DB-25連接器。圖4.14為RS-232C使用的DB-25連接器機械特性。

表4.4為RS-232C的標(biāo)準(zhǔn)接口信號。它分為3組：供主信道使用的(帶*號者，共15條)、供輔信道使用的和未定義的。輔信道也是一個串行信道，但其速率遠(yuǎn)低于主信道。在一般的設(shè)備中并不需要用到信道的所有信號線。

第四十七頁，共99頁。RS-449是EIA1977年制定的一種串行物理接口功能標(biāo)準(zhǔn)，并于1980年成為美國標(biāo)準(zhǔn)。其機械性能明確規(guī)定了37腳及9腳兩種標(biāo)準(zhǔn)接口連接器。其電氣性能依據(jù)RS-422A3X，RS-423A以及RS-485電氣標(biāo)準(zhǔn)。它的最大傳輸距離達1200m，信號最高傳輸速率為100kb/s。第四十八頁，共99頁。4.3.2IDE接口與SCSI接口總線IDE與SCSI是硬盤和光驅(qū)目前應(yīng)用最廣泛的兩個接口標(biāo)準(zhǔn)。一般來講，在微機中用IDE接口，在工作站/服務(wù)器或小型機中使用SCSI接口。1.IDE接口和EIDE接口IDE（IntegratedDeviceElectronics，集成設(shè)備電子部件）是從IBMPC/AT上使用的ATA（AdvancedTechnologyAttachment高級技術(shù)附件規(guī)格）接口發(fā)展而來，故又稱ATA端口。它的最大的特點是把控制器集成到驅(qū)動器內(nèi)，從而可以消除驅(qū)動器和控制器之間的數(shù)據(jù)丟失，使數(shù)據(jù)傳輸十分可靠。采用這種接口的硬盤稱為IDE硬盤。IDE接口有如下三點限制：第四十九頁，共99頁。（1）

讀寫磁盤的數(shù)據(jù)傳輸率一般不超過1.5MB/s。（2）

最多可連接兩個IDE設(shè)備。（3）如果連接磁盤驅(qū)動器，每個磁盤的容量不超過528MB。

隨著計算機系統(tǒng)對硬盤速度和容量要求的提高，增強的IDE接口標(biāo)準(zhǔn)就應(yīng)運而生，其標(biāo)準(zhǔn)改進如下：（1）

讀寫磁盤的數(shù)據(jù)傳輸率可達12MB/s~18MB/s。（2）

最多可連接4個IDE設(shè)備（3）

每個磁盤驅(qū)動器的容量可超過528MB

圖4.15為IDE端口示意圖第五十頁，共99頁。后來，IDE接口采用了由著名的硬盤廠商昆騰（Quantum，后為邁拓所收購）與Intel共同制定UitraDMA/33/66/100的ATA/IDE新型接口技術(shù)。目前，UltraDMA/133是第七代硬盤接口標(biāo)準(zhǔn)使硬盤與主機間的傳輸速率達到133Mb/s，硬盤的容量也突破137GB限制。由于采用了獨特的數(shù)據(jù)傳輸線和CRC（循環(huán)冗余校驗碼）技術(shù)，還提高了傳輸數(shù)據(jù)的完整性。2.SCSI總線SCSI是小型計算機系統(tǒng)接口“SmallComputerSystemInterface”的簡稱,在服務(wù)器和圖

形工作站中被廣泛采用。1986年美國國家標(biāo)準(zhǔn)局（ANSI）在原SASI(美國Shugart公司的ShugartAssociatesSystemInterface)接口基礎(chǔ)上，第五十一頁，共99頁。經(jīng)過功能擴充和協(xié)議標(biāo)準(zhǔn)化，制定出SCSI標(biāo)準(zhǔn)，后來又被國際標(biāo)準(zhǔn)化組織（ISO）確認(rèn)為國際標(biāo)準(zhǔn)。它最初主要為管理磁盤而設(shè)計，是一種基于通道的接口。除了硬盤使用這種接口以外，SCSI接口還可以連接CD-ROM驅(qū)動器、掃描儀和打印機等。圖4.16是SCSI系統(tǒng)結(jié)構(gòu)示意圖。圖中多個適配器（接口)與設(shè)備控制器通過SCSI總線實現(xiàn)數(shù)據(jù)信息通信。這些連接在SCSI總線上的適配器和設(shè)備控制器稱為SCSI設(shè)備。應(yīng)當(dāng)注意，SCSI具有與設(shè)備和主機無關(guān)的高級命令系統(tǒng)；SCSI設(shè)備都是有智能的總線成員，它們之間無主次之分，只有啟動設(shè)備和目標(biāo)設(shè)備之分，這是它與外設(shè)的區(qū)別?？刂破髋c外設(shè)之間的總線是設(shè)備級總線。第五十二頁，共99頁。SCSI總線包括并行數(shù)據(jù)總線和控制總線。數(shù)據(jù)總線傳輸命令、消息、狀態(tài)、數(shù)據(jù)等?？刂瓶偩€傳輸總線的階段變化、時序變化等總線活動。SCSI于1986年成為ANSI標(biāo)準(zhǔn)SCSI-1，1990又推出了SCSI-2標(biāo)準(zhǔn)。從20世紀(jì)90年代開始，ANSISCSI委員會開始制定SCSI-3規(guī)范，并在20世紀(jì)90年代中期推出了UltraSCSI作為過渡性方案。SCSI接口標(biāo)準(zhǔn)的主要特性如下：（1）SCSI是系統(tǒng)級的標(biāo)準(zhǔn)輸入輸出總線接口，可以與各種采用SCSI接口標(biāo)準(zhǔn)的外部設(shè)備相連，如硬盤驅(qū)動器、光盤、CD-ROM、磁帶、掃描儀、打印機以及計算機網(wǎng)絡(luò)通信設(shè)備等?？偩€上的主機適配器和SCSI外設(shè)的總數(shù)最大8個。第五十三頁，共99頁。（2）SCSI支持多任務(wù)并行操作，具有總線仲裁功能。SCSI上的適配器和控制器可以并行工作，在同一個SCSI控制器控制下的多臺外設(shè)也可以并行工作。（3）SCSI可以按同步方式和異步方式傳輸數(shù)據(jù)。SCSI-1在同步方式下的數(shù)據(jù)傳輸速率為4Mb/s，在異步方式下為1.5Mb/s，最多可以支持32個硬盤；SCSI-2將SCSI-1的8位數(shù)據(jù)總線電纜稱為A電纜，增加了一條B電纜——進行16位和32位的數(shù)據(jù)傳送，使同步傳輸速度達到了20Mb/s；1998年推出的Ultra2SCSI(LVD——低電壓差分方式)采用16位數(shù)據(jù)總線，最高數(shù)據(jù)傳輸率達到80Mb/s；1998年9月發(fā)表的Ultra3SCSI的Ultra160/m，進一步將數(shù)據(jù)傳輸率提高到160Mb/s。第五十四頁，共99頁。（4）SCSI有兩種輸出方式：單端輸出方式下的連接長度限制為6m，差分輸出方式下的連接長度限制為25m。（5）SCSI總線上的

設(shè)備沒有主從之分，雙方平等。驅(qū)動設(shè)備和目標(biāo)設(shè)備之間采用高級命令進行通信，不涉及外部設(shè)備的物理特性。因此使用方便、適應(yīng)性強，便于集成。第五十五頁，共99頁。4.3.3USB總線1.概述USB（UniversalSerialBus，通用串行總線）是由Compaq、Digital、IBM、Intel、Microsoft、NEC和NothernTelecom7家公司共同開發(fā)的，1995年11月，USB0.9規(guī)范正式提出1998年發(fā)布USB1.1，目前已經(jīng)推出USB2.0。表4.5為USB1.1與USB2.0的主要特性比較。2、USB的特點（1）使用方便，使用USB接口可以連接多個不同的設(shè)備,而過去的串口和并口只能接一個設(shè)備,因此,從一個設(shè)備轉(zhuǎn)而使用另一個設(shè)備時不得不關(guān)機。使用USB則可立即把拔掉一個設(shè)備而插上兩一個第五十六頁，共99頁。設(shè)備，即支持熱插拔。在軟件方面,USB設(shè)計的驅(qū)動程序和應(yīng)用軟件可以自動啟動,無需用戶做更多的操作,這同樣為用戶帶來極大的方便。

USB設(shè)備也不涉及IRQ沖突問題。USB口單獨使用自己的保留中斷,不會同其它設(shè)備爭用PC機有限的資源,同樣為用戶省去了硬件配置的煩惱。（2）速度夠快，

USB接口的最高傳輸率可達每秒12Mb,比串口快了整整100倍,比并口也快了十多倍。（3）連接靈活，USB接口支持多個不同設(shè)備的串列連接,一個USB口理論上可以連接127個USB設(shè)備。連接的方式也十分靈活,既可以使用串行連接,也可以使用中樞轉(zhuǎn)接頭(Hub),把多個設(shè)備連接在第五十七頁，共99頁。一起,再同PC機的USB口相接。一個USB控制器可以連接多達127個外設(shè),而每個外設(shè)間距離(線纜長度)可達5米。USB能智能識別USB鏈上外圍設(shè)備的插入或折卸,USB為PC的外設(shè)擴充提供了一個很好的解決方案。

（4）獨立供電，USB電源能向低壓設(shè)備提供5伏的電源,因此新的設(shè)備就不需要專門的交流電源了,從而降低了這些設(shè)備的成本并提高了性價比。（5）支持多媒體，USB提供了對電話的兩路數(shù)據(jù)支持。USB可支持異步以及等時數(shù)據(jù)傳輸,使電話可與PC集成,共享語音郵件及其它特性。

第五十八頁，共99頁。（6）USB存在的問題，盡管在理論上,USB可以實現(xiàn)高達127個設(shè)備的串列連接,但是在實際應(yīng)用中,也許串聯(lián)3到4個設(shè)備就可能導(dǎo)致一些設(shè)備失效。而且,實際的USB產(chǎn)品中,只有鍵盤是有一個輸入口、一個輸出口的設(shè)備,其它的則只有一個輸入口而已,根本無法再連接下一個USB設(shè)備,所以當(dāng)前的USB應(yīng)用中,使用Hub來連接多個USB設(shè)備是必需的。另一個問題出在USB的電源上,盡管USB本身可以提供500mA的電力,但一旦碰到高電耗的設(shè)備,就會導(dǎo)致供電不足。解決這個問題的辦法仍然是使用Hub。3.USB的拓?fù)浣Y(jié)構(gòu)第五十九頁，共99頁。在USB規(guī)范中，要求主控器具有根集線器的功能，為HUB設(shè)備與主控器設(shè)備之間提供電氣接口，進行數(shù)據(jù)傳輸。通常根集線器集成在主控器中，具有2~4個USB端口，連接采用“級聯(lián)”方式，如圖4.17所示。USB的最大串接能力為5個Hub集線器級聯(lián)，最長擴展連接能力為30m。3.USB的接口接頭USB接口采用長方形插座和插頭，有9針和4針兩種（目前廣泛采用的是4針引腳的USB接口接頭），如圖4.18所示。第六十頁，共99頁。4針USB接口的引腳定義如下所述?！?/p>

引腳1：+5V電源引腳Vcc；·

引腳2：數(shù)據(jù)輸入/數(shù)據(jù)同步引腳RD；·

引腳3：信號接地引腳GND；·

引腳4：數(shù)據(jù)輸出/時鐘同步引腳TD。4.USB系統(tǒng)總線結(jié)構(gòu)

圖4.19所示為USB系統(tǒng)功能結(jié)構(gòu)圖。它的幾個功能組成部分分述如下?！?/p>

客戶驅(qū)動程序：用于與特定的USB設(shè)備通信，通常由USB設(shè)備制造商或作為操作系統(tǒng)的一部分提供；

第六十一頁，共99頁。·

USB驅(qū)動程序（USBD）：作為操作系統(tǒng)中支持USB設(shè)備的系統(tǒng)軟件；·

主控制器驅(qū)動程序（HCD）：在主控制器的客戶軟件與USB設(shè)備間進行點對點的通信，用于USB主控硬件為USBD解釋/建立幀列表等，對USB主控制器進行管理；·

主控制器（HC）：執(zhí)行HCD產(chǎn)生的指令列表；·

USB設(shè)備。第六十二頁，共99頁。4.3.4IEEE1394總線IEEE1394，又稱為FireWire或iLink，是一種高效的串行接口,目前已經(jīng)成為數(shù)碼影象設(shè)備的傳輸標(biāo)準(zhǔn)，它定義了數(shù)據(jù)的傳輸協(xié)定及連接系統(tǒng),可以較低的成本達到較高的性能,以增強電腦與外設(shè)如硬盤,打印機,掃描儀的連接能力。它的前身是Apple公司于1985年開始研究、1987年發(fā)布的FireWire（“火線”），1992年被接納為IEEE1394規(guī)范。其后的第一個版本是1995年發(fā)布的IEEE1394-1995，在這個標(biāo)準(zhǔn)中，傳輸速率被定義為：98.304/196.608(2×)/393.216(4×)Mb/s，即大約100/200/400Mb/s，通常就稱為S100/S200/S400。后來先后推出的IEEEP1394a，以及P1394-1999，P1394-2000都在保持傳輸速率不變的前提下，對控制性能和互操作性進行了較大改善。第六十三頁，共99頁。1.IEEE1394的主要技術(shù)特點（1）支持高速應(yīng)用并且有可升級性能。目前IEEE1394規(guī)范的傳輸速率為100~400Mb/s，可以連接高速設(shè)備，如DVD播放機、數(shù)碼相機、硬盤等。IEEE1394B可以升級到800Mb/s、1.6Gb/s甚至3.2Gb/s。（2）分層的主控制器結(jié)構(gòu)。IEEE1394的拓?fù)浣Y(jié)構(gòu)中不需要集線器（hub）就可以連接63臺設(shè)備（接點間距離為4.5m），并且可以由網(wǎng)橋再將這些獨立的子網(wǎng)連接起來。它采用樹型或菊花鏈結(jié)構(gòu)，設(shè)備間電纜最大長度4.5m；采用樹型結(jié)構(gòu)時可達16層，從主機到最末端總長可達72m。

第六十四頁，共99頁。（3）同時支持等時和異步兩類傳輸模式。在異步數(shù)據(jù)傳輸模式下，信息傳輸可以被中斷；在等時傳輸模式下，數(shù)據(jù)能在不受任何中斷和干擾的情形下實現(xiàn)連續(xù)傳輸。IEEE1394同時支持等時和異步兩種數(shù)據(jù)傳輸模式，即在等時數(shù)據(jù)傳輸?shù)耐瑫r可以進行異步數(shù)據(jù)傳輸，在一定時間內(nèi)能進行數(shù)據(jù)的順序傳輸，以便將數(shù)字聲音、圖像等實時、準(zhǔn)確地傳輸?shù)浇邮赵O(shè)備。（4）采用基于內(nèi)存的地址編碼，具有64位地址，將資源看作內(nèi)存單元和寄存器，可以按照CPU訪問內(nèi)存的速率進行讀寫操作。因而可以獲得高速傳輸能力。第六十五頁，共99頁。（5）采用對等結(jié)構(gòu)，不強調(diào)要由計算機控制這些設(shè)備。而USB必須通過hub（集線器）來實現(xiàn)多重連接，并且一定要由計算機作為總的控制。（6）IEEE1394的拓?fù)浣Y(jié)構(gòu)在其外部設(shè)備增減時，會自動重設(shè)網(wǎng)絡(luò)。（7）其他性能指標(biāo)：·

信號線條數(shù)：6（電源2、信號4）/4（無電源）；·

支持系統(tǒng)：Windows98；·

支持特性：PnP，熱插拔。2.IEEE1394的拓?fù)浣Y(jié)構(gòu)

圖4.20為連接在PCI總線上的IEEE1394串行總線的拓?fù)浣Y(jié)構(gòu)。

第六十六頁，共99頁。IEEE1394拓?fù)涑蕵湫徒Y(jié)構(gòu)，在樹型結(jié)構(gòu)中包含兩個以上節(jié)點：有的節(jié)點只有一個端口，有的節(jié)點有多個端口。有一個端口的節(jié)點是其所在的分支的結(jié)束點，有兩個以上端口的節(jié)點允許總線延續(xù)下去。圖4.21表明了多端口節(jié)點允許擴展總線的拓?fù)浣Y(jié)構(gòu)。

在IEEE1394拓?fù)浣Y(jié)構(gòu)中，信號是點到點地傳輸?shù)?。?shù)據(jù)包傳輸?shù)揭粋€多端口節(jié)點后，要被檢測、接收，并按中繼器本地時鐘重新等時化，然后轉(zhuǎn)發(fā)到其他節(jié)點端口。（2）動態(tài)自動配置

IEEE1394不像其他總線那樣依賴于一個處理器，它的所有節(jié)點都參與局限于串行總線的配置進程。當(dāng)系統(tǒng)初始化加電和節(jié)點加入或者移出總線時，該節(jié)點就會自動地執(zhí)行1394總線的管理功能。

第六十七頁，共99頁。（3）點到點傳輸IEEE1394支持點到點傳輸，并且不需要主系統(tǒng)的干預(yù)。這樣，在啟用設(shè)備之間的高速I/O時，不影響計算機系統(tǒng)的性能。（4）設(shè)備插架設(shè)備插架用于提供一種不用打開機箱蓋就可以加入或更新外圍設(shè)備的技術(shù)。這樣，IEEE1394就可以取代PCI總線插槽，改進計算機的結(jié)構(gòu)。

第六十八頁，共99頁。4.3.5IEEE488總線IEEE488是并行總線接口標(biāo)準(zhǔn)，用來進行系統(tǒng)連接。它按照位并行、字節(jié)串行雙向異步方式傳輸信號。最多可連接15臺設(shè)備，最大傳輸距離為20m，一般信號傳輸速率為500kb/s，最大傳輸速率為1Mb/s。第六十九頁，共99頁。習(xí)

題

4.1同步通信比異步通信具