數(shù)字電子技術(shù)課程設(shè)計

數(shù)字電子技術(shù)課程設(shè)計第1頁，共47頁，2023年，2月20日，星期六22023/4/21一、課程設(shè)計的目的了解數(shù)字系統(tǒng)的組成，學習數(shù)字系統(tǒng)的設(shè)計方法。熟悉現(xiàn)代數(shù)字系統(tǒng)的實現(xiàn)方法：用PLD器件取代傳統(tǒng)的中規(guī)模集成器件實現(xiàn)數(shù)字電路與系統(tǒng)。學習分層次化實現(xiàn)數(shù)字電路與系統(tǒng)的方法。學習使用硬件描述語言（HardwareDescriptionLanguage）對數(shù)字電路與系統(tǒng)進行建模、仿真、綜合與實現(xiàn)的方法。第2頁，共47頁，2023年，2月20日，星期六32023/4/21二、數(shù)字系統(tǒng)的設(shè)計方法簡介1、數(shù)字系統(tǒng)的組成2、數(shù)字系統(tǒng)的設(shè)計方法3、現(xiàn)代數(shù)字系統(tǒng)的實現(xiàn)方法4.數(shù)字系統(tǒng)的設(shè)計舉例第3頁，共47頁，2023年，2月20日，星期六42023/4/211、數(shù)字系統(tǒng)的組成數(shù)字系統(tǒng)通常由三部分組成：輸入/輸出接口、數(shù)據(jù)處理器和控制器，如圖所示。輸入輸出接口是用來將模擬量轉(zhuǎn)化為數(shù)字量，或數(shù)字量轉(zhuǎn)化為模擬量的模塊?？刂破鞯淖饔檬强刂葡到y(tǒng)內(nèi)各部分模塊的工作，使它們按一定順序進行操作。處理器的作用是完成信息的存儲和加工處理。第4頁，共47頁，2023年，2月20日，星期六52023/4/212、數(shù)字系統(tǒng)的設(shè)計方法分類：自下而上的設(shè)計方法自上而下的設(shè)計方法自下而上的設(shè)計方法數(shù)字系統(tǒng)自下而上的設(shè)計是一種試探法。設(shè)計者根據(jù)自己的經(jīng)驗將規(guī)模大、功能復雜的數(shù)字系統(tǒng)按邏輯功能劃分成若干子模塊，一直分到這些子模塊可以用經(jīng)典的方法和標準的邏輯功能部件進行設(shè)計，最后將整個系統(tǒng)安裝、調(diào)試達到設(shè)計要求。第5頁，共47頁，2023年，2月20日，星期六62023/4/21自下而上設(shè)計方法的特點：這種設(shè)計方法沒有明顯的規(guī)律可循，主要依靠設(shè)計者的實踐經(jīng)驗和熟練的設(shè)計技巧，用逐步試探的方法最后設(shè)計出一個完整的數(shù)字系統(tǒng)。系統(tǒng)的各項性能指標只有在系統(tǒng)構(gòu)成后才能分析測試。如果系統(tǒng)設(shè)計存在比較大的問題，也有可能要重新設(shè)計，使得設(shè)計周期加長、資源浪費也較大。第6頁，共47頁，2023年，2月20日，星期六72023/4/21自上而下的設(shè)計方法自上而下的設(shè)計方法是，將整個系統(tǒng)從邏輯上劃分成控制器和處理器兩大部分。如果控制器和處理器仍比較復雜，可以在控制器和處理器內(nèi)部多重地進行邏輯劃分，然后選用適當?shù)钠骷詫崿F(xiàn)各子系統(tǒng)，最后把它們連接起來，得到所要求的數(shù)字系統(tǒng)。

自上而下的設(shè)計方法一般要遵循下列幾個步驟：明確所要設(shè)計系統(tǒng)的邏輯功能。確定系統(tǒng)方案與邏輯劃分，畫出系統(tǒng)方框圖。采用某種算法描述系統(tǒng)。設(shè)計控制器和處理器，并組合成所需要的數(shù)字系統(tǒng)。第7頁，共47頁，2023年，2月20日，星期六82023/4/213、現(xiàn)代數(shù)字系統(tǒng)的實現(xiàn)方法數(shù)字系統(tǒng)的實現(xiàn)方法也經(jīng)歷了由分立元件、小規(guī)模、中規(guī)模到大規(guī)模、超大規(guī)模，直至今天的專用集成電路(ASIC)?，F(xiàn)在的ASIC芯片規(guī)模已經(jīng)達到幾百萬個元件。一個復雜的數(shù)字系統(tǒng)只要一片或幾片ASIC即可實現(xiàn)。FPGA或CPLD屬于ASIC電路的一類。具有現(xiàn)場可編程的特性。用戶可將所設(shè)計的電路通過計算機和開發(fā)工具，生成關(guān)于陣列連接的信息文件，并將信息文件通過編程器“編程”到芯片上。如果采用在系統(tǒng)編程器件，不需要編程器，直接將芯片裝在所設(shè)計的系統(tǒng)或電路板上，通過編程電纜直接對其編程或修改。第8頁，共47頁，2023年，2月20日，星期六92023/4/214、數(shù)字系統(tǒng)的設(shè)計舉例設(shè)計任務：設(shè)計一個數(shù)字頻率計，其技術(shù)要求如下：

(1) 測量頻率范圍：1Hz~100kHz。(2) 準確度fx/fx2%。(3) 測量信號：方波，峰峰值為3V~5V。第9頁，共47頁，2023年，2月20日，星期六102023/4/21（1）明確所要設(shè)計的系統(tǒng)的邏輯功能根據(jù)被測信號頻率范圍，有兩種測量方法，即測頻率和測周期。所謂頻率，就是周期性信號在單位時間（1s)內(nèi)變化的次數(shù)。若在一定時間間隔T內(nèi)測得這個周期信號的重復變化次數(shù)為N，則其頻率可表示為

f=N/T當被測信號的頻率較低時，采用測頻方法由量化誤差引起的測頻誤差太大，為此應先測周期Tx，然后計算fx=1/Tx。第10頁，共47頁，2023年，2月20日，星期六112023/4/211、測量頻率系統(tǒng)框圖如圖所示,系統(tǒng)由控制器和處理器組成，控制器接收外部標準時鐘和系統(tǒng)復位信號。處理器由計數(shù)器和鎖存器和顯示器組成。（2）確定系統(tǒng)方案并畫出結(jié)構(gòu)框圖。第11頁，共47頁，2023年，2月20日，星期六122023/4/21COUNT_CLR信號用于在每次測量開始時，對計數(shù)模塊復位，以清除上次測量的結(jié)果。該復位信號高電平有效，持續(xù)半個時鐘周期的時間。

COUNT_EN信號為計數(shù)允許信號，高電平有效。在信號的上升沿開始，對輸入信號的頻率進行測量。計數(shù)器開始對被測信號的脈沖數(shù)進行計數(shù)，即為信號的頻率。鎖存器的功能是使顯示的數(shù)據(jù)穩(wěn)定，不會由于周期性的清零信號而不斷閃爍。（2）確定系統(tǒng)方案并畫出結(jié)構(gòu)框圖。第12頁，共47頁，2023年，2月20日，星期六132023/4/212、測量周期的系統(tǒng)框圖如圖所示,將待測信號用于生成控制使能信號，對標準時鐘信號進行計數(shù)顯示，最后轉(zhuǎn)換為待測信號的頻率。（2）確定系統(tǒng)方案并畫出結(jié)構(gòu)框圖。第13頁，共47頁，2023年，2月20日，星期六142023/4/21（3）設(shè)計控制器和受控電路

通過分析,測量頻率法的控制系統(tǒng)主要由分頻系統(tǒng)、閘門電路及定時器構(gòu)成。受控電路由計數(shù)器、鎖存器、譯碼器及顯示電路組成，如圖所示。第14頁，共47頁，2023年，2月20日，星期六152023/4/21（3）設(shè)計控制器和受控電路

第15頁，共47頁，2023年，2月20日，星期六162023/4/21（3）設(shè)計控制器和受控電路

測量周期法的控制器和受控電路如圖所示。第16頁，共47頁，2023年，2月20日，星期六172023/4/21三、用PLD實現(xiàn)數(shù)字系統(tǒng)的方法簡介一般PLD器件的開發(fā)需要使用集成軟件開發(fā)系統(tǒng)。軟件開發(fā)系統(tǒng)用兩種方式建立輸入文件。一種是圖形設(shè)計輸入；另一種是硬件描述語言輸入，或兩種輸入的混合方式。計算機對輸入文件進行編譯、綜合、優(yōu)化、適配等操作，最后生成供編程用的數(shù)據(jù)文件，就可編程到芯片中。有標準的HDL語言：ABEL、Verilog和VHDL。用HDL設(shè)計數(shù)字電路與系統(tǒng)，常稱為高層次設(shè)計。

第17頁，共47頁，2023年，2月20日，星期六四、本次課程設(shè)計的設(shè)計任務設(shè)計題目：16×16漢字點陣顯示基本要求：基于EDA/SOPC系統(tǒng)開發(fā)平臺和16×16點陣顯示自己的姓名+學號信息，要求循環(huán)顯示；學號后兩位為單數(shù)的從左至右循環(huán)；學號后兩位為雙數(shù)的從上至下循環(huán)；循環(huán)頻率統(tǒng)一為2Hz。擴展要求（酌情加分）：控制循環(huán)頻率、方向等。182023/4/21第18頁，共47頁，2023年，2月20日，星期六192023/4/21四、本次課程設(shè)計的設(shè)計任務

總體要求：1、采用硬件描述語言方式設(shè)計的方法；2、采用Verilog（VHDL）語言編寫控制程序；3、下載驗證設(shè)計（每人下載次數(shù)不超過3次）。

第19頁，共47頁，2023年，2月20日，星期六四、本次課程設(shè)計的設(shè)計任務時間安排1、2012年2月25日上午3、4節(jié)南教樓202講解有關(guān)課程設(shè)計的內(nèi)容；2、2012年2月25日下午~2月26日全天，查資料，編程序，基礎(chǔ)實驗樓B415答疑；2、2012年3月3日上午3、4節(jié)~3月4日上午，基礎(chǔ)實驗樓B415下載驗收；3、2012年3月4日下午14：00~15：00，參加閉卷考試。202023/4/21第20頁，共47頁，2023年，2月20日，星期六題目背景說明應用：公共場合發(fā)布信息，LED點陣滾動顯示漢字很方便傳統(tǒng)的漢字滾動顯示器：單片機、存儲器和邏輯電路進行PCB板級的系統(tǒng)集成，優(yōu)點是有單片機軟件支持較為靈活，缺點是受硬件資源限制，未來設(shè)計變更和升級困難新型漢字滾動顯示采用EDA技術(shù)，基于FPGA和CPLD可編程器件進行系統(tǒng)芯片集成設(shè)計方法，代替了基于PCB板的傳統(tǒng)設(shè)計方式。212023/4/21第21頁，共47頁，2023年，2月20日，星期六題目設(shè)計原理參考原理圖如下：222023/4/21第22頁，共47頁，2023年，2月20日，星期六題目設(shè)計原理16×16點陣LED內(nèi)部結(jié)構(gòu)如下圖所示：

232023/4/21第23頁，共47頁，2023年，2月20日，星期六設(shè)計思路編寫程序

VHDL語言或者VerilogHDL語言

軟件：QuartusII

步驟：先設(shè)計原理圖，編寫模塊程序，軟

件編譯，波形仿真，封引腳，下載

到硬件中執(zhí)行觀察結(jié)果。242023/4/21第24頁，共47頁，2023年，2月20日，星期六設(shè)計思路管腳對應表

見管腳對應表.doc252023/4/21第25頁，共47頁，2023年，2月20日，星期六QuartusII軟件介紹Quartus設(shè)計流程262023/4/21第26頁，共47頁，2023年，2月20日，星期六用戶界面272023/4/21QuartusII軟件介紹第27頁，共47頁，2023年，2月20日，星期六QuartusII軟件介紹用戶界面包含的功能282023/4/21第28頁，共47頁，2023年，2月20日，星期六QuartusII軟件介紹新建工程292023/4/21第29頁，共47頁，2023年，2月20日，星期六QuartusII軟件介紹點擊File->NewProjectWizard…出現(xiàn)如圖

所示的一個對話框302023/4/21第30頁，共47頁，2023年，2月20日，星期六QuartusII軟件介紹點擊Next后312023/4/21第31頁，共47頁，2023年，2月20日，星期六QuartusII軟件介紹再點擊Next后322023/4/21第32頁，共47頁，2023年，2月20日，星期六QuartusII軟件介紹設(shè)計與仿真File->New..332023/4/21第33頁，共47頁，2023年，2月20日，星期六QuartusII軟件介紹模塊程序342023/4/21設(shè)計輸入后點擊保存后出現(xiàn)保存路徑對話框，此時注意保存文件名必須與模塊名相同，同時按下Ctrl+Shift+J，這時就把freq模塊設(shè)置成了頂層文件了。如圖所示，圖中3個圈中的名字必須相同。第34頁，共47頁，2023年，2月20日，星期六QuartusII軟件介紹程序編譯352023/4/21在編譯成功后，可以點擊File->Create/Update->CreateSymbolFilesForCurrentFile生成模塊圖，接下來就可以進行仿真了。第35頁，共47頁，2023年，2月20日，星期六QuartusII軟件介紹建立波形362023/4/21File->New…第36頁，共47頁，2023年，2月20日，星期六QuartusII軟件介紹插入信號節(jié)點372023/4/21第37頁，共47頁，2023年，2月20日，星期六QuartusII軟件介紹過濾器382023/4/21第38頁，共47頁，2023年，2月20日，星期六QuartusII軟件介紹添加節(jié)點392023/4/21然后在NodeFound欄將需要的節(jié)點通過點擊添加到SelectedNodes欄第39頁，共47頁，2023年，2月20日，星期六QuartusII軟件介紹波形仿真界面402023/4/21通過運用圈中的功能按鈕對輸入波形進行編輯，保存第40頁，共47頁，2023年，2月20日，星期六QuartusII軟件介紹仿真設(shè)置點擊Processing->SimulatorTool412023/4/21所有設(shè)置完成后點擊就開始仿真了，仿真結(jié)束后點擊就可以查看仿真波形了。第41頁，共47頁，2023年，2月20日，星期六QuartusII軟件介紹管腳鎖定