集成電路期末考試知識(shí)點(diǎn)答案

1、哪一年在哪兒獨(dú)創(chuàng)了晶體管？獨(dú)創(chuàng)人哪一年獲得了諾貝爾獎(jiǎng)？

1947貝爾試驗(yàn)室肖克來波拉坦巴丁獨(dú)創(chuàng)了晶體管1956獲諾貝爾獎(jiǎng)

2、世界上第一片集成電路是哪一年在哪兒制造出來的？獨(dú)創(chuàng)人哪一年為此獲

得諾貝爾獎(jiǎng)？

Jackkilby德州儀器公司1958年獨(dú)創(chuàng)2。0。獲諾貝爾獎(jiǎng)

3、什么是晶圓？晶圓的材料是什么？

晶圓是指硅半導(dǎo)體集成電路制作所用的硅晶片，材料是硅

4、目前主流集成電路設(shè)計(jì)特征尺寸已經(jīng)到達(dá)多少？預(yù)料2016年能實(shí)現(xiàn)量

產(chǎn)的特征尺寸是多少？主流0.18um22nm

5、晶圓的度量單位是什么？當(dāng)前主流晶圓的尺寸是多少？英寸12英寸

6、摩爾是哪個(gè)公司的創(chuàng)始人？什么是摩爾定律？英特爾芯片上晶體管數(shù)每隔

18個(gè)月增加一倍

7、什么是SoC?英文全拼是什么？片上系統(tǒng)SystemOnChip

8、說出Foundry、Fabless和Chipless的中文含義。代工無消費(fèi)線無

芯片

9、一套掩模一般只能消費(fèi)多少個(gè)晶圓？1000個(gè)晶圓

10、什么是有消費(fèi)線集成電路設(shè)計(jì)？電路設(shè)計(jì)在工藝制造單位內(nèi)部的設(shè)計(jì)部

門進(jìn)展

11、什么是集成電路的一體化(IDM)實(shí)現(xiàn)形式？設(shè)計(jì)制造和封裝都集中在半

導(dǎo)體消費(fèi)廠家內(nèi)進(jìn)展

12、什么是集成電路的無消費(fèi)線(Fabless)設(shè)計(jì)形式？只設(shè)計(jì)電路而沒有消費(fèi)

線

13、一個(gè)工藝設(shè)計(jì)文件(PDK)包含哪些內(nèi)容？

器件的SPICE參數(shù)、幅員設(shè)計(jì)用的層次定義、設(shè)計(jì)規(guī)則和晶體管電阻電容等

器件以和通孔焊盤等根本構(gòu)造幅員，及設(shè)計(jì)工具關(guān)聯(lián)的設(shè)計(jì)規(guī)則檢查、參數(shù)

提取、幅員電路圖比照用的文件。

14、設(shè)計(jì)單位拿到PDK文件后要做什么工作？

利用CAD/EDA工具進(jìn)展電路設(shè)計(jì)仿真等一系列操作最終生成以GDS-II格

式保存的幅員文件，然后發(fā)給代工單位。

15、什么叫“流片”？

像流水線一樣通過一系列工藝步驟制造芯片。

16、給出幾個(gè)國內(nèi)集成電路代工或轉(zhuǎn)向代工的廠家。

上海中芯國際上海宏力半導(dǎo)體上海華虹NEC上海貝嶺無錫華潤華晶杭

州士蘭常州柏瑪微電子

17、什么叫多工程晶圓(MPW)?MPW英文全拼是什么？

將多個(gè)運(yùn)用一樣工藝的集成電路設(shè)計(jì)放在同一晶圓片上流片，完成后每個(gè)設(shè)

計(jì)可以得到數(shù)十片芯片樣品Multi-Project-Wafer

18、集成電路設(shè)計(jì)需要哪些學(xué)問范圍？系統(tǒng)學(xué)問，電路學(xué)問，工具學(xué)問，工

藝學(xué)問

19、對(duì)于通信和信息學(xué)科，所包括的系統(tǒng)有哪些？

程控系統(tǒng)，無線通信系統(tǒng)，光纖通信系統(tǒng)等；信息學(xué)科：有各種信息處理

系統(tǒng)。

20、RFIC、MMIC和M31c是何含義？射頻電路微波單片集成電路毫米

波單片集成電路

21、聞名的集成電路分析程序是什么？有哪些聞名公司開發(fā)了集成電路設(shè)計(jì)

工具？

SPICE程序Cadence、Synopsis和MentorGraphics等公司

22、從事邏輯電路級(jí)設(shè)計(jì)和晶體管級(jí)電路設(shè)計(jì)需要駕馭哪些工具？

邏輯：駕馭VHDL或VerilogHD1等硬件語言描繪和相應(yīng)的分析和綜合工具

晶體管：駕馭SPICE或類似的電路分析工具。

23、為了使得IC設(shè)計(jì)勝利率高，設(shè)計(jì)者應(yīng)當(dāng)駕馭哪些主要工藝特征？

從芯片外延和掩膜制作，光刻，材料淀積和刻蝕，雜質(zhì)擴(kuò)散或注入，到滑片

封裝的全過程。

24、SSLMSI、LSI、VLSLULSI的中文含義是什么？英文全拼是什么？

SSI(small-scaleintegration)小規(guī)模集成電路；MSI(Middle-scale

integration)中規(guī)模集成電路；LSI(large-scaleintegration)大規(guī)模集成

電路；VLSI(very-large-scaleintegration)甚大規(guī)模集成電路ULSI

(Ultra-large-scaleintegration)超大規(guī)模集成電路。

---------------------------------------------2-----------------------------------

1、電子系統(tǒng)特殊是微電子系統(tǒng)應(yīng)用的材料有哪幾類？導(dǎo)體半導(dǎo)體絕緣體

2、集成電路制造常用的半導(dǎo)體材料有哪些？硅、神化錢、磷化錮

3、為什么說半導(dǎo)體材料在集成電路制造中起著根本性的作用？

集成電路通常制作在半導(dǎo)體襯底材料上，集成電路的根本元件是根據(jù)半導(dǎo)體

特性構(gòu)成。

4.半導(dǎo)體材料得到廣泛應(yīng)用的緣由是什么？

參雜、溫度、光照都可以變更半導(dǎo)體導(dǎo)電實(shí)力，以和多種由半導(dǎo)體形成構(gòu)造

中，注入電流會(huì)放射光（發(fā)光二極管）

5、Si、GaAs、InP三種根本半導(dǎo)體材料中，電子遷移率最高的是哪種？最

低的是哪種？GaAsSi

6、在過去40年中，基于硅材料的多種成熟工藝技術(shù)有哪些？

雙極性晶體管（BJT）、結(jié)型場(chǎng)效應(yīng)管（J-FET）、P型場(chǎng)效應(yīng)管（PMOS）、

N型場(chǎng)效應(yīng)管（NMOS）、互補(bǔ)型金屬-氧化物-半導(dǎo)體場(chǎng)效應(yīng)管（CMOS）

和雙極性管CMOS（BiCMOS）等

7、硅基最先進(jìn)的工藝線晶圓直徑已到達(dá)多少？0.13umCMOS工藝制成的

CPU運(yùn)行速度已達(dá)多少？12英寸2Ghz

8、為什么市場(chǎng)上90%的IC產(chǎn)品都是基于Si工藝的？原料豐富、技術(shù)成熟、

價(jià)格低

9、及Si材料相比，GaAs具有哪些優(yōu)點(diǎn)？

l.GaAs中非平衡少子飽和漂移速率大約是Si的4倍，2.在GaAs中，電

子和空穴可干脆復(fù)合，而Si不行。3.GaAs中價(jià)帶及導(dǎo)帶之間的禁帶為

1.43eV,大于Si的1.1leV

10.GaAs晶體管最高工作頻率fT可達(dá)多少？而最快的Si晶體管能到達(dá)多

少？

150Ghz幾十GHz

11、基于GaAs的集成電路中有哪幾種有源器件？MESFET、HEMT和HBT

三種有源器件。

12、為什么說InP合適做發(fā)光器件和OEIC?InP中電子及空穴的復(fù)合是干

脆進(jìn)展的

13、IC系統(tǒng)中常用的幾種絕緣材料是什么？SiO2>SiON、Si3N4

14、什么是歐姆接觸和肖特基接觸？

在半導(dǎo)體外表制作金屬層后，假如參雜濃度較高，隧道效應(yīng)抵消勢(shì)壘的影響

形成歐姆接觸：假如參雜濃度較低，金屬和半導(dǎo)體結(jié)合面就形成肖特基接觸。

15、多晶硅的特點(diǎn)？多晶硅是單質(zhì)硅的一種形態(tài)、特性隨結(jié)晶度及雜質(zhì)原子

而變更、應(yīng)用廣泛

16、在MOS和雙極型器件中，多晶硅可用來做什么?

柵極、源極及漏極（或雙極器件的基區(qū)及放射區(qū)）的歐姆接觸、根本連線、

薄PN結(jié)的擴(kuò)散源、高值電阻等

17、什么是材料系統(tǒng)？

由一些根本材料，如在Si,GaAs或InP制成的襯底上或襯底內(nèi)，用其它物

質(zhì)再生成一層或幾層材料。

18、半導(dǎo)體材料系統(tǒng)？是指不同質(zhì)的幾種半導(dǎo)體（GaAs及AlGaAs,Si及

SiGe等）組成的層構(gòu)造

19、異質(zhì)半導(dǎo)體材料的主要應(yīng)用有哪些？

制作異質(zhì)結(jié)雙極性晶體管HBT、高電子遷移率晶體管HEMT、高性能的LED

和LD。

20、什么是半導(dǎo)體/絕緣體材料系統(tǒng)？半導(dǎo)體及絕緣體相結(jié)合的材料系統(tǒng)

21、晶體和非晶體的區(qū)分？晶體具有肯定幾何外形如硅和錯(cuò)，非晶體無固定

形態(tài)如玻璃、橡膠

22、什么是共價(jià)鍵構(gòu)造？

.最外層的價(jià)電子不僅受到自身原子核的作用，還要受到相鄰原子核的作用，

這樣每個(gè)價(jià)電子就不局限于單個(gè)原子，可以轉(zhuǎn)移到相鄰的原子上去，這種價(jià)

電子共有化的運(yùn)動(dòng)就形成了晶體中的共價(jià)鍵構(gòu)造。

23、什么是本征半導(dǎo)體和雜質(zhì)半導(dǎo)體？

征半導(dǎo)體是一種純潔的、構(gòu)造完好的半導(dǎo)體晶體。在本征導(dǎo)體中參入微量的

雜質(zhì)，就形成了雜質(zhì)半導(dǎo)體（N、P）

24、本征半導(dǎo)體有何特點(diǎn)?

電子濃度及空穴濃度一樣，熱力學(xué)零度沒有自由電子，載流子少、導(dǎo)電性差、

溫度穩(wěn)定性差

25、雜質(zhì)半導(dǎo)體中，多子和少子是如何形成的？

在本征半導(dǎo)體中摻入少量的3價(jià)元素，如硼、鋁或錮，有3個(gè)價(jià)電子，形成

共價(jià)鍵時(shí)，缺少1個(gè)電子，產(chǎn)生1個(gè)空位?？昭槎鄶?shù)載流子，電子為少數(shù)

載流子。在本征半導(dǎo)體中摻入少量的5價(jià)元素，如磷、神或睇，有5個(gè)價(jià)電

子，形成共價(jià)鍵時(shí)，多余1個(gè)電子。電子為多數(shù)載流子，空穴為少數(shù)載流子。

26、什么是擴(kuò)散運(yùn)動(dòng)？什么是漂移運(yùn)動(dòng)？

擴(kuò)散運(yùn)動(dòng)：由于PN結(jié)交界面兩邊的載流子濃度有很大的差異，載流子就要

從濃度大的區(qū)域向濃度小的區(qū)域擴(kuò)散。漂移運(yùn)動(dòng)：進(jìn)入空間電荷區(qū)的空穴在

內(nèi)建電場(chǎng)作用下向P區(qū)漂移，自由電子向N區(qū)漂移。

27、PN結(jié)的主要特點(diǎn)是什么？單向?qū)щ娦?/p>

28、雙極型三極管三個(gè)區(qū)有什么不同？

放射區(qū)的摻雜濃度遠(yuǎn)遠(yuǎn)高于基區(qū)和集電區(qū)，基區(qū)做的很薄，集電結(jié)的面積大

于放射結(jié)的面積。

29、雙極型三極管有幾種工作狀態(tài)？每個(gè)狀態(tài)PN結(jié)偏置狀況如何？

放射結(jié)正偏集電結(jié)反偏時(shí)為放大工作狀態(tài)、放射結(jié)正偏集電結(jié)也正偏時(shí)為飽

和工作狀態(tài)、放射結(jié)反偏集電結(jié)也反偏時(shí)截止工作狀態(tài)、放射結(jié)反偏集電結(jié)

正偏為反向工作狀態(tài)。

30、在放大狀態(tài)下，三極管內(nèi)部載流子傳輸過程是怎樣進(jìn)展的?

放射結(jié)的注入、基區(qū)中的輸運(yùn)及復(fù)合和集電區(qū)的搜集

31、為什么晶體管的反向工作狀態(tài)一般不用，尤其是在集成電路中更是如

此？

由于晶體管的實(shí)際構(gòu)造不對(duì)稱，特殊是在集成電路中，放射區(qū)嵌套在基區(qū)內(nèi)，

基區(qū)嵌套在集電區(qū)內(nèi)，放射結(jié)比集電結(jié)小很多反向電流放大倍數(shù)BR比BF小

很多

32、MOS管的核心構(gòu)造是什么？導(dǎo)體、絕緣體及襯底的摻雜半導(dǎo)體這三層

材料疊在一起構(gòu)成

33、根據(jù)形成導(dǎo)電溝道載流子類型的不同，MOS管有幾種類型？NMOS和

PMOS

34、簡(jiǎn)述PMOS管的詳細(xì)構(gòu)造。

半導(dǎo)體局部的構(gòu)造包含由兩個(gè)P型硅的擴(kuò)散區(qū)隔開的N型硅區(qū)域，這層型硅

區(qū)域之上覆蓋了由一個(gè)絕緣層和一個(gè)柵極的導(dǎo)電電極構(gòu)成的夾層構(gòu)造，兩個(gè)

P型硅的擴(kuò)散區(qū)分別通過及金屬導(dǎo)體的歐姆接觸，形成源極和漏極。

35、簡(jiǎn)述MOS管的導(dǎo)電溝道是如何形成的？N反型層及源漏兩端的N型

擴(kuò)散層連通

36、什么叫閾值電壓？閾值電壓是否可變？閾值電壓為負(fù)時(shí)稱為什么電壓？

引起溝道區(qū)產(chǎn)生強(qiáng)外表反型的最小柵電壓，稱為閾值電壓VTo往往用離子

注入技術(shù)變更溝道區(qū)的摻雜濃度，從而變更閾值電壓。夾斷電壓。

37、對(duì)NMOS晶體管，注入何種雜質(zhì)使閾值電壓增加或降低？P型雜質(zhì)增

加、N型雜質(zhì)降低。

38、根據(jù)閾值電壓不同，常把MOS器件分為幾種？增加型和耗盡型

39、在CMOS電路里，MOS管一般采納何種類型？增加型

40、為什么說MOS晶體管是一種電壓限制器件？

當(dāng)柵源電壓VGS等于開啟電壓VT時(shí)，器件開場(chǎng)導(dǎo)通，當(dāng)源漏間加電壓VDS且

VGS=VT時(shí)，由于源漏電壓和柵-襯底電壓而分別產(chǎn)生的電場(chǎng)程度和垂直重量

的作用，沿著溝道就出現(xiàn)了導(dǎo)電。源漏電壓(VDS>0)所產(chǎn)生的電場(chǎng)程度重

量起著使電子溝道向漏極運(yùn)動(dòng)的作用。隨著源漏電壓的增大，沿溝道電阻的

壓降會(huì)變更溝道的形態(tài)。

41、MOS管的IDS大小除及源漏電壓和柵極電壓有關(guān)外，還及哪些因素有

關(guān)？

源漏之間的間隔、溝道寬度、開啟電壓、柵絕緣氧化層的厚度、柵絕緣層的

介電常數(shù)、載流子的遷移率

42、一個(gè)MOS管的正常導(dǎo)電特性可分為幾個(gè)區(qū)域？

夾斷、線性、飽和

43、說明MOS管“線性區(qū)”溝道和漏極電流特點(diǎn)。弱反型區(qū)漏極電流隨柵

壓的增大而線性增大

44、說明MOS管“飽和區(qū)”溝道和漏極電流特點(diǎn)。溝道強(qiáng)反型，漏極電流

及漏極電壓無關(guān)

45、用什么參數(shù)衡量MOS器件的增益？用gm衡量MOS器件的增益

--------------------------------------------------3-----------------------------------------

1、外延生長的目的是什么？外延生長的方法有哪幾種？

用同質(zhì)材料形成具有不同的摻雜種類和濃度而具有不同性能的晶體層。液態(tài)

生長、氣相外延生長、金屬有機(jī)物氣相外延生長、分子束外延生長。

2、什么是鹵素傳遞生長法？它屬于4種生長方法中的哪一種？

把至少一種外延層組成元素以鹵化物形式通過襯底并發(fā)生鹵素析出反響從而

形成外延層的過程，它屬于氣相外延生長法。

3、液態(tài)生長有什么優(yōu)缺點(diǎn)？

最簡(jiǎn)潔最廉價(jià)但其外延層的質(zhì)量不高

4、金屬有機(jī)物氣相外延生長和一般的氣相外延生長的最大區(qū)分是什么？

它是一種冷壁工藝，只要將襯底限制到肯定溫度就行了

5、分子束外延生長有什么特點(diǎn)？

只能在超真空中進(jìn)展且量產(chǎn)較低、在GaAs基片上生長無限多外延層、可以

限制參雜的深度和精度到納米級(jí)

6.什么是掩模？掩模及集成電路制造有什么關(guān)系？制做掩模的數(shù)據(jù)從哪兒

來？

掩膜是涂有特定圖案的銘薄層(60~80nm)的勻稱平坦的石英玻璃薄片、一

層掩膜對(duì)應(yīng)一塊IC的一層材料的加工、幅員。

7、掩模制作方法有哪些?

圖案發(fā)生器方法、X射線制版、電子束掃描法

8、什么是整版接觸式曝光？

掩模尺寸和晶圓尺寸一樣，并干脆及光刻膠膠層接觸進(jìn)展曝光。

9、什么是光刻？光刻的作用是什么？光刻的主要流程有哪些？

光刻就是通過一系列消費(fèi)步驟，將晶圓薄膜的特定局部去除的工藝。作用是

把掩膜上的圖型轉(zhuǎn)換成晶圓上的器件構(gòu)造。流程有晶圓涂光刻膠、曝光、顯

影、烘干。

10、負(fù)性和正性光刻膠有什么區(qū)分和特點(diǎn)？

特點(diǎn)：光刻膠都對(duì)大局部可見光靈敏，對(duì)黃光不靈敏。區(qū)分：負(fù)性光刻膠

運(yùn)用時(shí)，未感光局部被適當(dāng)?shù)娜軇┛涛g，而感光局部留下，所得圖形及掩膜

幅員形相反；正性光刻膠所得圖形及掩膜板圖案一樣。

11、光刻的曝光方式有幾種？各有何特點(diǎn)？

接觸和非接觸兩種，非接觸分為接近式和投影式接觸式：準(zhǔn)確度高，但掩

膜易磨損，消耗大非接觸式：接近式：解決了磨損問題，但辨別率下降。投

影式：辨別率高，不存在掩膜磨損問題，但消費(fèi)量不高

12、接觸曝光方式的關(guān)鍵技術(shù)有哪些？它的主要優(yōu)缺點(diǎn)是什么？

需要一股很粗的光束、一個(gè)很大的透鏡，以和一套良好的光學(xué)系統(tǒng)；準(zhǔn)確度

較高但非志向接觸導(dǎo)致LSI芯片合格率不高，掩膜和晶圓每次接觸都會(huì)產(chǎn)生

磨損，掩膜消耗大.

13、什么是非接觸曝光方式？掩膜及晶圓不接觸的光刻方式，分為接近式和

投影式兩種

14、氧化的目的是什么？利用硅獨(dú)有的特性制造薄到幾十埃（只有幾個(gè)原子

層）的柵氧化層

15、為什么說柵氧化層的生長是特別重要的一道工序？

氧化層的厚度確定了晶體管的電流驅(qū)動(dòng)實(shí)力和牢靠性，其精度必需限制在幾

個(gè)百分點(diǎn)以內(nèi)。

16、淀積的主要作用是什么？生成器件制造所需的材料

17、什么是刻蝕？什么是濕法刻蝕？濕法刻蝕有什么缺點(diǎn)？

刻蝕即光刻腐蝕，就是通過光刻將光刻膠進(jìn)展光刻曝光處理，然后通過其他

方式實(shí)現(xiàn)腐蝕以處理掉所需除去的局部；濕法刻蝕首先要用含有可以分解外

表薄層的反響物的溶液浸潤刻蝕面；抗蝕劑中的小窗口會(huì)由于毛細(xì)作用而使

得接觸孔不能被有效浸潤、被分解的材料不能被有效從反響區(qū)中去除。

18、什么是干法刻蝕？干法有幾種刻蝕方法？

用等離子體對(duì)薄膜線條進(jìn)展刻蝕的一種新技術(shù)。

分為等離子體刻蝕、反響離子刻蝕RIE、磁增加反響離子刻蝕、高密度等離

子刻蝕等類型

19、摻雜的目的是什么？摻雜在何時(shí)進(jìn)展？慘雜方法有哪幾種?

變更半導(dǎo)體的導(dǎo)電類型，形成N型層或P型層，以形成雙極型晶體管和各種

二極管的PN結(jié)，或變更材料電導(dǎo)率；摻雜可及外延生長同時(shí)或者其后進(jìn)展;

熱擴(kuò)散摻雜和離子注入法兩種

20、離子注入法有哪些優(yōu)點(diǎn)？

摻雜的過程可通過調(diào)整雜質(zhì)劑量和能量來準(zhǔn)確限制雜質(zhì)分布，可進(jìn)展小劑量

和微小深度的摻雜較低的工藝溫度，故光刻膠可用作掩膜可供摻雜的離子種

類較多，離子注入法也可用于制作隔離島

--------------------------------------------------4--------------------------------------------

1、說明用硅材料采納CMOS工藝可形成哪些元件、電路形式以和可到達(dá)

的電路規(guī)模？

可形成D、N/P-MOS、R、C、L元件、可以形成CMOS或SCL電路形式、

可到達(dá)ULSI和GSI的電路規(guī)模

2、集成電路特殊是邏輯集成電路技術(shù)的類型有哪些？

以雙極性硅為根底的ECL技術(shù)、PMOS技術(shù)、NMOS技術(shù)，雙極性硅或硅

錯(cuò)異質(zhì)結(jié)晶體管加CMOS的BiCMOS技術(shù)和GaAs技術(shù)

3、為什么說速度和功耗是每一種工藝兩個(gè)最重要的特性？

功耗越低越省錢，速度越快越省時(shí)

4、在各種工藝中，哪種工藝的速度最高？哪種工藝的功耗最小？

GaAs速度高CMOS功耗小

5、雙極型硅工藝的特點(diǎn)是什么？有哪些主要應(yīng)用？

高速度、高跨導(dǎo)、低噪聲和閾值易限制低噪聲高靈敏度放大器、微分電路、

復(fù)接器、振蕩器

6、典型雙極型硅工藝中的硅晶體管存在哪些問題？

由于B-E結(jié)及基極接觸孔之間的P型區(qū)域而形成較大的基區(qū)體電阻；集電極

接觸孔下N區(qū)域?qū)е螺^大的集電極串聯(lián)電阻；因PN結(jié)隔離而形成較大的集

電極寄生電容。

7、雙極型晶體管的最高速度取決于哪些因素？

通過基區(qū)到集電極耗盡層的少數(shù)載流子的傳輸速度、主要器件電容、向寄生

電容充放電的電流大小

8、超高頻Si雙極型晶體管的截止頻率fT已達(dá)多少？40GHz

9、什么是異質(zhì)結(jié)？根據(jù)兩種材料的導(dǎo)電類型不同，異質(zhì)結(jié)可分為哪些類型？

異質(zhì)結(jié)形成的條件是什么？制造異質(zhì)結(jié)的技術(shù)通常有哪些？

兩種不同的半導(dǎo)體相接觸所形成的的界面區(qū)域，根據(jù)材料的導(dǎo)電類型分為同

型異質(zhì)結(jié)和異型異質(zhì)結(jié)，兩種半導(dǎo)體有相像的晶體構(gòu)造、相近的原子間距和

熱膨脹系數(shù)，利用界面合金、外延生長、真空淀積等技術(shù)

10.異質(zhì)結(jié)有什么特點(diǎn)？它相宜于制作哪些器件？量子效應(yīng)，遷移率變大、

奇異的二度空間特性、人造材料工程學(xué)；發(fā)光組件、鐳射二極管、異質(zhì)構(gòu)造

雙極晶體管、高速電子遷移率晶體管

11、晶體管的兩個(gè)重要參數(shù)是什么？各代表什么意義?

12、為什么GaAs同質(zhì)結(jié)雙極型晶體管的性能很難到達(dá)或超過硅基BJT的

性能？

它的空穴遷移率低于硅的空穴遷移率

13、為什么采納AlGaAs/GaAs異質(zhì)結(jié)構(gòu)造制造的雙極型晶體管(HBT)具

有好的性能？

異質(zhì)結(jié)雙極性晶體管的放射極效率主要由禁帶寬度差確定，幾乎不受摻雜比

的限制

14、InP/InGaAsHBT具有什么特點(diǎn)？高速度、低功耗

15、目前，III/V族化合物構(gòu)成的高速HBT可到達(dá)那些性能？

它們的fT和fmax已分別超過150Ghz和200GHz

16、Si/SiGe材料系統(tǒng)的HBT工藝獲得了那些長足進(jìn)步？

截止頻率大于100GHz的SiGeHBT已勝利實(shí)現(xiàn)；已經(jīng)開發(fā)出包含

fmax=60GHz的SiGeHBT和0.25pm的CMOS器件的SiGeBiCMOS。

17、HBT的主要優(yōu)點(diǎn)是什么？適于何種應(yīng)用？

HBT具有很強(qiáng)的電流驅(qū)動(dòng)實(shí)力；適用于模擬信號(hào)的功率放大和門陣列邏輯的

輸出緩沖電路設(shè)計(jì)。

18、MESFET的有源層是如何形成的？它的導(dǎo)電溝道是如何限制的？

有源層可以采納液相外延、氣相外延、分子束外延和離子注入形成。在柵極

上加電壓，內(nèi)部的電勢(shì)就會(huì)被增加或減弱，從而使溝道的深度和流通的電流

得到限制。

19、為什么說柵長是MESFET的重要參數(shù)？

對(duì)MESFET的限制主要作用于柵極下面的區(qū)域

20、進(jìn)一步進(jìn)步MESFET性能的措施是什么？改良有源層的導(dǎo)電實(shí)力

21、高電子遷移率晶體管（HEMT）速度高的主要緣由是什么？

器件在晶體構(gòu)造中存在著類似于氣體的大量可高速遷移電子，即二維電子氣。

22、二維電子氣是如何形成的？

當(dāng)半導(dǎo)體外表上加一個(gè)及外表垂直的電場(chǎng)，在外表旁邊形成電子勢(shì)阱，就會(huì)

積累起大量的電子

23、亞微米、深亞微米和納米的詳細(xì)范圍是多少？

把0.35-0.8|iim和以下稱為亞微米級(jí)0.25um和其以下為深亞微米

0.05um和其以下稱為納米級(jí)

24、什么狀況下器件的柵極通常要考慮采納蘑菇型即T型柵極？柵長小于

0.3um

25、什么是鷹晶或鷹配HEMT?

因?yàn)镮n原子的晶格常量比Ga原子的大，因此GalnAs及GaAs或AlGaAs

層之間存在著晶格不匹配的現(xiàn)象

26、由Si/SiGe材料系統(tǒng)研制的HEMT獲得了哪些進(jìn)展？

在300K和77K溫度下，N溝道HEMT的跨導(dǎo)分別到達(dá)400mS/mm和

800mS/mm;P溝道HEMT的跨導(dǎo)到達(dá)170mS/mm或300mS/mm

27、HEMT有更高截止頻率更高跨導(dǎo)和更低噪聲的緣由？它的主要應(yīng)用領(lǐng)

域是什么？

HEMT有源層中，沒有施主及電子的碰撞毫米波電路和光纖通信的超高速

電路

28、及Si三極管相比，MESFET和HEMT存在哪些缺點(diǎn)？

1）跨導(dǎo)相對(duì)低；2）閾值電壓較敏感于有源層的垂直尺寸形態(tài)和摻雜程度；3）

驅(qū)動(dòng)電流小4）閾值電壓變更大

29、MOS工藝包括有哪幾種？MOS工藝的重要參數(shù)是什么？什么是特征

尺寸？

PMOS、NMOS、COMS、BiCMOS溝道載流子特性、柵極材料、金屬層

數(shù)、特征尺寸工藝可以實(shí)現(xiàn)的平面構(gòu)造的最小尺寸

30、鋁柵MOS工藝的缺點(diǎn)是什么？制造源、漏極及制造柵極采納兩次掩膜

步驟，不簡(jiǎn)潔對(duì)齊

31、鋁柵重疊設(shè)計(jì)方法雖然可解決鋁柵MOS工藝的缺點(diǎn)，但還存在哪些缺

點(diǎn)？

CGS、CGD都增大了；柵極增長，管子尺寸變大，集成度降低。

32、什么是自對(duì)準(zhǔn)技術(shù)？將兩次MASK步驟合為一次，讓D,S和G三個(gè)

區(qū)域一次成形

33、硅柵工藝有哪些優(yōu)點(diǎn)?

自對(duì)準(zhǔn)無需重疊設(shè)計(jì)減小了電容進(jìn)步了速度減小了柵、源、漏極尺寸增加

集成度；增加電路牢靠性

34、為什么NMOS工藝優(yōu)于PMOS工藝？N溝道FET的速度將比P溝

道FET快2.5倍

35、給出FET的不同分類方法。

按襯底材料有Si,GaAs,InP按場(chǎng)形成構(gòu)造有J/MOS/MES按載流子

類型有P/N按溝道形成方式區(qū)分有E/D

36、CMOS工藝是如何在一種襯底材料上實(shí)現(xiàn)不同類型場(chǎng)效應(yīng)晶體管的？

阱有幾種類型？每種類型可制作什么類型的場(chǎng)效應(yīng)管？

NMOS晶體管是P型硅襯底上的，而PMOS晶體管是做在N型硅襯底上的,

通過在硅襯底上制作一塊反型區(qū)域就能將兩種晶體管做在同一個(gè)硅襯底上

兩種類型N阱和p阱NMOS管和PMOS管

37、CMOS包括哪幾種詳細(xì)工藝？

P阱CMOS工藝，N阱CMOS工藝和雙阱CMOS工藝

38、什么是BiCMOS?BiCMOS的特點(diǎn)是什么？

BiCMOS工藝技術(shù)是將雙極型及CMOS器件制作在同一芯片上。

BiCMOS的特點(diǎn)是結(jié)合了雙極型器件的高跨導(dǎo)、強(qiáng)驅(qū)動(dòng)和CMOS器件高集

成度、低功耗的有優(yōu)點(diǎn)，使它們互相取長補(bǔ)短，發(fā)揮各自優(yōu)點(diǎn)，從而實(shí)現(xiàn)了

高速、高集成度、高性能的超大規(guī)模集成電路

39、BiCMOS有幾種類型？每種類型有什么特點(diǎn)?

以CMOS工藝為根底的BiCMOS工藝和以雙極工藝為根底的BiCMOS工

藝

以CMOS工藝為根底的BiCMOS工藝對(duì)保證CMOS器件的性能比擬有利

以雙極工藝為根底的BiCMOS工藝對(duì)進(jìn)步保證雙極器件的性能有利。

40、明卜種BiCMOS工藝用的較多？為什么？

雙極工藝為根底的BiCMOS工藝用的多影響B(tài)iCMOS器件性能的主要

局部是雙極局部。

41、以P阱CMOS工藝為根底的BiCMOS工藝存在哪些缺點(diǎn)？

由于NPN晶體管的基區(qū)在P阱中，所以基區(qū)的厚度太大，使得電流增益變小

集成電路的串聯(lián)電阻很大，影響器件性能

NPN管和CMOS管共襯底，使得NPN管只能接固定電位，從而限制了NPN

管的運(yùn)用

42、以N阱CMOS工藝為根底的BiCMOS工藝有哪些優(yōu)缺點(diǎn)？

工藝中添加了基區(qū)摻雜的工藝步驟，這樣就形成了較薄的基區(qū)，進(jìn)步了NPN

晶體管的性能

制作NPN管的N阱將NPN管和襯底自然隔開，這樣就使得NPN晶體管的

各極均可以根據(jù)需要進(jìn)展電路連接，增加了NPN晶體管應(yīng)用的敏捷性

缺點(diǎn)：NPN管的集電極串聯(lián)電阻還是太大，影響雙極型器件的驅(qū)動(dòng)實(shí)力

43、分別畫出標(biāo)準(zhǔn)P阱CMOS工藝和N阱CMOS工藝為根底的

BiCMOS工藝實(shí)現(xiàn)器件構(gòu)造剖面圖，并說明各自優(yōu)缺點(diǎn)。

P阱CMOS-NPN構(gòu)造剖面圖

N阱CMOS-NPN體硅襯底構(gòu)造剖面圖

--------------------------------------------------5

1、集成電路中，有源器件是指哪些種類的晶體管？

BJT、HBT^PMOS、NMOS、MESFET、和HEMT

2、什么是CMOS工藝？

同時(shí)制造出包含互補(bǔ)的P型和N型兩種MOS原件的一種工藝過程

3、MOS管的實(shí)際組成是什么？根本參數(shù)是什么？

由兩個(gè)PN結(jié)和一個(gè)MOS電容組成的,根本的參數(shù)是Lmin、Wmin和tox

L：MOS工藝的特征尺寸任eaturesize),W：柵極的寬度、tox:為MOS電

容的厚度

4、給出MOS管的伏安特性曲線。

5、為什么說MOS電容的組成困難？

MOS管有多層介質(zhì)：在柵極電極的下面有一層SIO2介質(zhì)SIO2下面是P

型襯底，襯底比擬厚襯底電極同襯底之間必需是歐姆接觸。

6、給出MOS電容及外加電壓變更關(guān)系的曲線。

7、按MOS溝道隨柵壓正向和負(fù)向增加而形成或消逝的機(jī)理，存在著哪兩種

類型的MOS器件?

耗盡型：在VGS=O時(shí)導(dǎo)電溝道已經(jīng)存在增加型：當(dāng)VGS正到肯定程度才

會(huì)導(dǎo)通。

8、閾值電壓VT及襯底摻雜濃度是什么關(guān)系？實(shí)行什么方式或手段以調(diào)整

VT大小？影響VT的其它因素有哪些？

MOS管的閾值電壓VT及襯底的摻雜濃度Na親密相關(guān)，摻雜濃度越大，VT

的值越大。用離子注入的方法可以限制Na,從而調(diào)整必要的VT的值材料

的功函數(shù)之差、SIO2層中的可挪動(dòng)的正離子、氧化層中固定電荷、界面勢(shì)阱

9、什么是MOS管的體效應(yīng)？

襯底接地，但是源極未接地，將而影響Vt值

10、MOS管的哪些參數(shù)隨溫度變更？如何變更？

溝道中載流子的遷移率口和閾值電壓VT隨溫度所以T上升乳降低閾

值電壓的肯定值同樣是隨著溫度的上升而減小。

11、MOS管的主要噪聲是什么？分別是如何產(chǎn)生的？如何減??？

熱噪聲、閃耀噪聲熱噪聲是由溝道內(nèi)載流子的無規(guī)則熱運(yùn)動(dòng)造成閃耀噪

聲由溝道處SiO2及Si界面上電子的充放電而引起增加MOS的柵寬和偏

置電流可以減小期間的熱噪聲，增加?xùn)砰L可以減小閃耀噪聲。

12、MOS管尺寸縮小對(duì)器件性能有哪些影響？

減小L和tox進(jìn)步MOSFET的電流限制實(shí)力減小W將減小輸出功率和電

流限制實(shí)力同時(shí)減小Ltox和W將保持Ids不變和進(jìn)步電路集成度

13、閾值電壓VT的功能是什么？降低VT的措施有哪些?

功能：在柵極下面的SI區(qū)域中形成反型層和克制二氧化硅介質(zhì)上的壓降。措

施：采納高電阻率的襯底降低襯底中的雜質(zhì)濃度和減小二氧化硅介質(zhì)的厚度

tox

14、MOS管的動(dòng)態(tài)特性是什么？受哪些因素影響？尺寸縮小對(duì)動(dòng)態(tài)特性的

影響是什么？

動(dòng)態(tài)特性即速度受電流源Ids的驅(qū)動(dòng)實(shí)力即跨導(dǎo)的大小、RC時(shí)間常數(shù)、充

放電的電源電壓的凹凸確定影響：器件速度進(jìn)步

15、按比例縮小的三種方案是什么？采納恒電場(chǎng)縮減方案，縮減因子為a時(shí)的

優(yōu)點(diǎn)是什么？

恒電場(chǎng)、恒電壓、準(zhǔn)恒電壓優(yōu)點(diǎn)：電路密度增加到l/a"、功耗降低1叱2、

器件時(shí)延降低a倍即器件速率提升a倍、線路上延遲不變、優(yōu)值增加於2倍

16、器件產(chǎn)生二階效應(yīng)的緣由有哪些？二階效應(yīng)的主要表現(xiàn)有哪些？

緣由：器件尺寸減小，但電源電壓還保持原值（5V或3.3V）,平均電場(chǎng)強(qiáng)

度增加。管子尺寸很小時(shí)，管子邊緣互相靠近將產(chǎn)生非志向電場(chǎng)表現(xiàn)：L和

W變更遷移率退化溝道長度調(diào)制效應(yīng)短溝道效應(yīng)引起閾值電壓的變更窄

夠到效應(yīng)引起的閾值電壓的變更

---------------------------------------------6----------------------------------------

1、建立器件模型的目的是什么?

進(jìn)展電路模擬

2、建立器件模型的方法有哪些？各有什么特點(diǎn)？

建立在器件物理原理根底上的模型(如SPICE)?特點(diǎn)：必需知道器件的內(nèi)部

工作原理。模型參數(shù)及物理機(jī)理親密相關(guān)，故參數(shù)適應(yīng)范圍較大；但參數(shù)的

測(cè)定和計(jì)算通常比擬費(fèi)事。

根據(jù)輸入、輸出外特性來構(gòu)成的模型(IBIS)。特點(diǎn)：只需理解電路的工作原理,

不必理解詳細(xì)器件的內(nèi)部機(jī)理。模型參數(shù)可通過干脆測(cè)量獲得。缺點(diǎn)是模型

參數(shù)適用的工作范圍窄，并且及測(cè)試條件有關(guān)。

3、SPICE模型是如何建立的？其優(yōu)缺點(diǎn)是什么？

SPICE模型是建立在電路根本元器件的工作機(jī)理和物理細(xì)微環(huán)節(jié)上優(yōu)點(diǎn)：

可以準(zhǔn)確的在電路器件一級(jí)仿真系統(tǒng)測(cè)試工作特性和驗(yàn)證系統(tǒng)邏輯功能、能

準(zhǔn)確計(jì)算出靜態(tài)和動(dòng)態(tài)工作特性而用來進(jìn)展系統(tǒng)級(jí)的信號(hào)完好分析缺點(diǎn)：

SPICE模型是晶體管一級(jí)的模型，對(duì)于大規(guī)模集成電路，仿真速度必定很慢

SPICE涉和到很多集成電路設(shè)計(jì)方面的細(xì)微環(huán)節(jié)，一般的集成電路廠商都不

情愿供應(yīng)而限制其廣泛運(yùn)用。

4、SPICE的英文全拼是什么？最初是由誰開發(fā)的？何時(shí)成為美國國家工業(yè)

標(biāo)準(zhǔn)的？主要用于哪方面？

SPICE：SimulationProgramwithIntegratedCircuitEmphasis。最初

由美國加州伯克利分校開發(fā)的；1988年被定為美國國家工業(yè)標(biāo)準(zhǔn)；主要用于

IC,模擬電路，數(shù)?；旌想娐罚娫措娐返入娮酉到y(tǒng)的設(shè)計(jì)和仿真

5、比擬常見的其它版本的仿真軟件有哪些？哪些公司開發(fā)的Spice最為聞

名？

比擬常見的Spice仿真軟件有Hspice、Pspice、Spectre>Tspice、

SmartSpice、IsSpice等；其中以Synopsys公司的Hspice和Cadence

公司的Pspice最為聞名。

6、集成電路中的無源器件有哪些？

互聯(lián)線、電阻、電容、電感、傳輸線等

7、各種互連線設(shè)計(jì)應(yīng)留意哪些方面？

減小損耗和電路面積贏縮短互連線為進(jìn)步集成度互連線應(yīng)以制造工藝供應(yīng)

的最小寬度設(shè)計(jì)

在連接線要傳輸大電流時(shí)，應(yīng)估計(jì)其電流容量并保存足夠的裕量制造工藝

供應(yīng)的多層金屬能有效地進(jìn)步集成度在微波和毫米波范圍內(nèi)，應(yīng)留意互聯(lián)

線的趨膚效應(yīng)和寄生參數(shù)在某些狀況下，可有目的地利用互連線的寄生效

應(yīng)

8、集成電路中形成電阻有幾種種方式？各種電阻有什么特點(diǎn)？

晶體管構(gòu)造中不同材料層的片式電阻：能實(shí)現(xiàn)從1。歐姆到十幾千歐姆范圍,

但是電阻值隨溫度和工藝變更較大特地加工制造的高質(zhì)量高精度電阻：通常

將銀和銘金屬共同蒸發(fā)形成的薄膜電阻，電阻值通常有保倍層的寬、長和方

塊電阻確定，范圍是2。到2000歐姆可以用互連線的傳導(dǎo)電阻實(shí)現(xiàn)相對(duì)較

低的電阻：高頻時(shí)必需考錄電阻寄生參數(shù)有源電阻：在實(shí)際的應(yīng)用中，根

據(jù)接入方法的不同，以和節(jié)點(diǎn)信號(hào)變更的關(guān)系不同，將表現(xiàn)出不同特性。

9、高頻時(shí)電阻的等效電路是什么？每個(gè)等效元件有什么含義？

C］和C2代表歐姆接觸孔對(duì)地的電容。Cp代表兩個(gè)歐姆接觸孔間的電容

1。、什么是有源電阻？哪些器件可擔(dān)當(dāng)有源電阻？

采納晶體管進(jìn)展適當(dāng)?shù)倪B接并使其工作在肯定的狀態(tài)，利用它的直流導(dǎo)通電

阻和溝通電阻作為電路中的電阻元件運(yùn)用雙極性晶體管和MOS晶體管

11、用MOS管作有源電阻，器件工作在什么狀態(tài)？飽和狀態(tài)

12、在高速集成電路中，實(shí)現(xiàn)電容的方法有幾種？

4種：利用二極管和三極管的結(jié)電容、利用叉指金屬構(gòu)造、利用金屬-絕緣體

-金屬(MIM)構(gòu)造、利用多晶硅/金屬-絕緣體-多晶硅構(gòu)造

13、什么是自諧振頻率？實(shí)際運(yùn)用時(shí)應(yīng)留意什么？A=7777

當(dāng)容性阻抗等于感性阻抗時(shí)的頻率閱歷準(zhǔn)則是電容應(yīng)工作在玲/3以下

14、集成電路中集總電感有幾種形式？

2種：?jiǎn)卧丫€圈和圓形、方形或其他螺旋形多匝線圈

15、進(jìn)步電感品質(zhì)因數(shù)的措施有哪些？

運(yùn)用鍍銀銅線減小高頻電阻；用多股的絕緣線代替具有同樣總截面的單股線

減小肌膚效應(yīng)；運(yùn)用介質(zhì)損耗小的高頻陶瓷為骨架減小介質(zhì)損耗

16、用傳輸線作電感的條件是什么?

運(yùn)用長度；<A/4的短電傳輸線(微帶或共面波導(dǎo))或者運(yùn)用長度在A/4<7<A/4

范圍內(nèi)的開路傳輸線。

17、集成電路設(shè)計(jì)中的分布元件主要指哪些？傳輸線的主要功能是什么？

包括微帶(Micro-strip)和共面波導(dǎo)(CPW,CoplaneWaveGuide)型的傳輸

線。功能：傳輸信號(hào)和構(gòu)成電路元件

18、微帶線設(shè)計(jì)時(shí)需要的電參數(shù)主要有哪些？

電參數(shù)：阻抗、衰減、無載Q、波長、延遲常數(shù)

19、形成微帶線的根本條件是什么？

介質(zhì)襯底的反面應(yīng)當(dāng)完全被低歐姆金屬覆蓋并接地，使行波的電場(chǎng)主要集中

在微帶線下面的介質(zhì)中。

20、相對(duì)于微帶線，CPW的優(yōu)缺點(diǎn)是什么？

優(yōu)點(diǎn)：工藝簡(jiǎn)潔、費(fèi)用低，因全部接地線均在上外表而不需接觸孔；在相鄰

CPW之間有更好的屏蔽，因此有更高的集成度和更小的芯片尺寸；比金屬孔

有更低的接地電感；低的阻抗和速度色散。

缺點(diǎn)：衰減相對(duì)高一些，在50GHz時(shí)，CPW的衰減時(shí)0.5dB/mm;由于

厚的介質(zhì)層導(dǎo)熱實(shí)力差，不利于大功率放大器的實(shí)現(xiàn)。

21、給出二極管的直流等效電路模型并說明各等效元件的含義。

Cj和Cd分別代表PN結(jié)的勢(shì)壘電容和擴(kuò)散電容。Rs代表從外電極到結(jié)的途

徑上通常是半導(dǎo)體材料的電阻，稱之為體電阻。

22、二極管的噪聲模型中有哪些噪聲？

熱噪聲、閃耀噪聲和散粒噪聲。

23、雙極型晶體管的EM模型是由誰于哪一年提出的？

Ebers和Moll于1954年提出的。

24、雙極型晶體管的GP模型是由誰于哪一年提出的？

1970年H.K.Gummel和H.C.Poon提出的。

25、美國加州伯克利分校在20世紀(jì)7。年頭末推出的SPICE軟件中包含的

三個(gè)內(nèi)建MOS場(chǎng)效應(yīng)管模型是什么？

1級(jí)模型通過電流-電壓的平方律特性描繪;2級(jí)模型是一個(gè)詳盡解析的MOS

場(chǎng)效應(yīng)管模型；3級(jí)模型是一個(gè)半閱歷模型。

26、基于物理的深亞微米MOSFET模型是什么？哪一年推出的？模型考慮

了哪些內(nèi)容？

MOSFETBSIM3V3模型是1995年10月31日由加州伯克利分校推出的

基于物理的深亞微米MOSFET模型。內(nèi)容：（1）閾值電壓下降；（2）非勻稱摻

雜效應(yīng)；⑶垂直電場(chǎng)引起的遷移率下降；（4）載流子極限漂移速度引起的溝道

電流飽和效應(yīng)；（5）溝道長度調(diào)制；（6）漏源電壓引起的外表勢(shì)壘降低而使閾值

電壓下降的靜電反響效應(yīng)；（7）襯底電流引起的體效應(yīng)；（8）亞閾值導(dǎo)通效應(yīng)；

⑼寄生電阻效應(yīng)。

--------------------------------------------8-----------------------------------------

1、什么是集成電路幅員？它包含了哪些信息數(shù)據(jù)？幅員及掩模有什么關(guān)系?

集成電路設(shè)計(jì)者將設(shè)計(jì)并模擬優(yōu)化后的電路轉(zhuǎn)化成的一系列幾何圖形包含

了集成電路尺寸大小、各層拓?fù)涠x等有關(guān)器件的全部物理信息制造廠家

根據(jù)幅員的這些信息來制造掩膜

2、舉例說明集成電路幅員設(shè)計(jì)軟件有哪些？

Cadence、Columbia、ICStationSDL、熊貓系統(tǒng)

3、畫幅員時(shí)所給出的工藝層及芯片制造時(shí)所需要的掩模層有什么關(guān)系？

掩膜層是由抽象工藝層給出的幅員數(shù)據(jù)經(jīng)過邏輯操作（及、或、取反等）獲

得。

4、為什么要求設(shè)計(jì)者在幅員設(shè)計(jì)時(shí)必需遵循肯定的設(shè)計(jì)規(guī)則？設(shè)計(jì)規(guī)則是由

誰供應(yīng)的？

確保器件正確工作并進(jìn)步芯片的成品率設(shè)計(jì)規(guī)則由消費(fèi)廠家供應(yīng)

5、設(shè)計(jì)規(guī)則有幾種？分別是什么？為什么以人為單位的設(shè)計(jì)規(guī)則更加好用？

兩種以即和以人為單位以人為單位的設(shè)計(jì)規(guī)則是一種相對(duì)單位，選用人為

單位的設(shè)計(jì)規(guī)則可以及MOS工藝成比例縮小相關(guān)聯(lián)，人們可以通過對(duì)入值的

重新定義很便利地將一種工藝設(shè)計(jì)幅員變更為合適另一種工藝的幅員，大大

節(jié)約了集成電路開發(fā)時(shí)間和費(fèi)用。

6、集成電路幅員上的根本圖形通常是什么？正多邊形

7、設(shè)計(jì)規(guī)則主要有哪些？設(shè)計(jì)規(guī)則中的最小寬度、最小間距和最小交疊分別

指什么？并用圖形加以說明。

各層最小寬度和層及層的最小間距最小寬度指封閉幾何圖形的內(nèi)邊之間的

間隔最小間距指各幾何圖形外邊界之間的間隔最小交疊指一幾何圖形內(nèi)

邊界到另一幾何圖形的內(nèi)邊界長度或者是一幾何圖形的外邊界到另一圖形的

內(nèi)邊界長度

8、為了將設(shè)計(jì)規(guī)則條理化，通常將其編成“xx.yy”形式的代碼。說明代碼

的含義。

xx表示幅員層yy表示序號(hào)

9、什么是圖元？它及元件有什么區(qū)分？

圖元：工藝可以制造的有源元件和無源元件的幅員作為工藝圖形單元區(qū)分：

圖元可以是一些不具有電路功能的圖形組合

10、MOS管是圖元之一，它的可變參數(shù)有哪些？

柵長、柵寬、柵指數(shù)

11、在集成電路設(shè)計(jì)過程中，常常會(huì)遇到多個(gè)晶體管串聯(lián)或并聯(lián)的狀況。說

明串聯(lián)和并聯(lián)如何連接？各有什么特點(diǎn)？并聯(lián)：晶體管的D端相連，S端相連

串聯(lián)：晶體管的S端和另外一個(gè)晶體管的D端相連。

12、常用的集成電阻有哪些？說明方塊電阻的含義。

多晶硅電阻、阱電阻、MOS管電阻、導(dǎo)線電阻方塊電阻是指一個(gè)正方形的

薄膜導(dǎo)電材料邊到邊之間的電阻

13、為了形成具有肯定阻值的多晶硅電阻，對(duì)多晶硅的摻雜有何要求？輕摻雜

14、為什么用阱可實(shí)現(xiàn)大阻值電阻？阱電阻在什么狀況下呈非線性？

阱是低參雜的，方塊電阻較大有外加電壓時(shí)

15、MOS管電阻具有什么特點(diǎn)？

它是一個(gè)可變電阻，其變更取決于各極電壓的變更

16、多晶硅導(dǎo)線電阻和擴(kuò)散區(qū)導(dǎo)線電阻有什么特點(diǎn)？

多晶硅導(dǎo)線的典型值為10-15Q/D,擴(kuò)散區(qū)導(dǎo)線的典型值20?30Q/口

17、常用的集成電容有哪些？MOS電容的大小取決于哪些參數(shù)？

多晶硅-擴(kuò)散區(qū)電容、多晶硅-多晶硅電容、MOS電容、夾心電容MOS電

容大小取決于面積、氧化層的厚度、氧化層的介電常數(shù)

18、寄生PNP三極管有什么特點(diǎn)？

集電極C電壓受到限制，須接地；基區(qū)寬度WB沒有很好限制，電流增益差

異較大；構(gòu)造上的兩個(gè)主要參數(shù)：基區(qū)寬度WB和BE結(jié)面積A。

19、為什么設(shè)計(jì)者在設(shè)計(jì)高頻數(shù)字電路、高性能模擬電路以和全部的射頻電路

時(shí)還應(yīng)駕馭肯定的幅員設(shè)計(jì)準(zhǔn)則？

準(zhǔn)則可以指導(dǎo)幅員設(shè)計(jì)者采納適宜的幅員設(shè)計(jì)技術(shù)來進(jìn)步電路的匹配性能、

抗干擾性能和高頻工作性能等，尤其對(duì)于高性能的模擬電路和射頻電路模塊

來說合理的幅員設(shè)計(jì)是獲得高性能的前提條件。

20、為什么同一芯片上的集成元件可以到達(dá)比擬高的匹配精度？

由于芯片面積很小且經(jīng)驗(yàn)的加工條件幾乎一樣

21、什么是隨機(jī)失配？如何減小隨機(jī)失配？元器件的隨機(jī)失配緣由有哪些?

隨機(jī)失配是指由于元器件尺寸、摻雜濃度、氧化層厚度等影響元器件特性的

參量發(fā)生微觀波動(dòng)所引起的失配選擇適宜的元器件值和尺寸來減小元器

件四周隨機(jī)波動(dòng)和元器件所在區(qū)域隨機(jī)波動(dòng)

22、什么是系統(tǒng)失配？如何減小系統(tǒng)失配？系統(tǒng)失配的主要緣由有哪些？

系統(tǒng)安排是指由于工藝偏向、接觸孔電阻、擴(kuò)散區(qū)之間的互相影響、機(jī)械壓

力和溫度梯度、工藝參數(shù)梯度等引起的元器件失配通過幅員設(shè)計(jì)技術(shù)來降

低工藝偏向、接觸孔電阻所占比例不同、多晶硅刻蝕速率的變更、擴(kuò)散區(qū)

的互相影響、梯度效應(yīng)

23、為了降低系統(tǒng)失配，在幅員設(shè)計(jì)時(shí)可實(shí)行哪些技術(shù)？

單元元器件復(fù)制技術(shù)、在元器件四周增加“啞”單元、要求匹配元器件干脆

的間隔盡量接近并且擺放方向一樣、公用中心設(shè)計(jì)法

24、為什么通常都將“啞”單元連接到某一個(gè)固定電勢(shì)而不懸空？

懸空簡(jiǎn)潔造成靜電積累給芯片帶來干擾性問題

25、采納公用重心設(shè)計(jì)法使匹配器件完全不會(huì)受到梯度影響的條件是什么？

某些工藝參數(shù)的梯度沿程度方向或者垂直方向是線性的

26、采納幅員匹配設(shè)計(jì)技術(shù)后可進(jìn)步元器件的匹配性能，但會(huì)帶來哪些不利因

素？

增加芯片面積、布線比擬困難、連線的寄生效應(yīng)限制匹配精度

27、為什么數(shù)字模塊和模擬模塊在同一襯底上實(shí)現(xiàn)簡(jiǎn)潔產(chǎn)生數(shù)字模塊干擾模

擬模塊?

數(shù)字模塊常常會(huì)在電源線和地線上產(chǎn)生脈沖干擾，模塊放大器對(duì)此干擾較為

敏感，導(dǎo)致兩者之間產(chǎn)生耦合。

28、解決數(shù)模信號(hào)之間串?dāng)_的措施有哪些？

1.可以將模擬和數(shù)字電源地分別2.可以將模擬電路和數(shù)字電路、模擬總線和

數(shù)字總線應(yīng)盡量分開而不穿插混合3.根據(jù)各模擬單元的重要程度，確定其及

數(shù)字局部的間距的大小依次。

29、“干凈”的地是什么樣地

單獨(dú)接出，不及其它器件共用的地

30、為什么在敏感模擬信號(hào)線四周插入了接地的同層金屬線就可防止電磁干

擾？

四周互連線上的電磁場(chǎng)會(huì)在這些接地的同層金屬線上截止，而不會(huì)干擾敏感

模擬信號(hào)線

31、采納屏蔽技術(shù)會(huì)帶來哪些缺點(diǎn)？

布線變困難、信號(hào)線及地線間的寄生電容增加

32、通過濾波電容進(jìn)展抗干擾，濾波電容一般加在哪些地方？

電源線上和幅員空余地方

33、在集成電路芯片中，寄生效應(yīng)會(huì)降低電路的哪些性能？

電路的噪聲、速度、功耗

34、對(duì)于晶體管來說，降低寄生效應(yīng)的幅員設(shè)計(jì)技術(shù)有哪些？

盡量減小多晶做導(dǎo)線的長度、采納導(dǎo)電率較好的金屬來布線

35、對(duì)于接觸孔進(jìn)展寄生優(yōu)化的措施是什么?

采納多個(gè)勻稱分布的最小孔并聯(lián)的方法來減小孔寄生電阻和進(jìn)步孔的可通過

電流實(shí)力

36、芯片的牢靠性問題一般指哪些？

天線效應(yīng)、Latch-Up效應(yīng)和靜電放電ESD愛護(hù)

37、什么是天線效應(yīng)？

當(dāng)大面積的金屬M(fèi)l及柵極相連時(shí)，金屬就會(huì)作為一個(gè)天線，在金屬腐蝕過

程中搜集四周游離的帶電離子，增加金屬上的電勢(shì)，進(jìn)而使柵電勢(shì)增加。一

旦電勢(shì)增加到肯定程度，就會(huì)導(dǎo)致柵氧化層擊穿。

38、什么是Latch-Up效應(yīng)？

假如由于某種緣由使得兩個(gè)晶體管進(jìn)入有源工作區(qū)，電路又形成一個(gè)很強(qiáng)的

正反響，則寄生雙極型晶體管將導(dǎo)通大量的電流，導(dǎo)致電路無法正常的工作

39、什么是靜電放電過程(ESD)?為什么說ESD防護(hù)電路的設(shè)計(jì)是集成電

路設(shè)計(jì)中一個(gè)特別重要的問題？集成電路中的什么部位最需要ESD防護(hù)？

兩個(gè)不同靜電電勢(shì)的物體互相靠近時(shí)，兩個(gè)物體之間會(huì)發(fā)生靜電電荷的轉(zhuǎn)移

的過程外界物體接觸芯片的150ns放電過程中，會(huì)產(chǎn)生特別高的瞬態(tài)電流

和電壓，可能造成集成電路芯片失效因此ESD防護(hù)電路是重要的問題集成

電路中接到MOS晶體管柵極的PIN更需要ESD愛護(hù)

40、電學(xué)設(shè)計(jì)規(guī)則的作用是什么？它及幾何設(shè)計(jì)規(guī)則的區(qū)分是什么？

作用：1是將詳細(xì)的工藝參數(shù)和其結(jié)果抽象出電學(xué)參數(shù)，是電路及系統(tǒng)設(shè)計(jì)、

模擬的根據(jù)。2為合理的選擇幅員布線供應(yīng)根據(jù)區(qū)分：手工設(shè)計(jì)集成電路或

單元中，幾何設(shè)計(jì)規(guī)則是圖形編輯的根據(jù)，電學(xué)設(shè)計(jì)規(guī)則是分析計(jì)算的根據(jù)。

VLSI設(shè)計(jì)中，幾何設(shè)計(jì)規(guī)則是系統(tǒng)生成幅員和檢查幅員錯(cuò)誤的根據(jù)，電學(xué)設(shè)

計(jì)規(guī)則是設(shè)計(jì)系統(tǒng)預(yù)料電路性能的根據(jù)。

41、Cadence公司的EDA產(chǎn)品有哪些功能？

系統(tǒng)級(jí)設(shè)計(jì)、功能驗(yàn)證、IC綜合和布局布線、模擬混合信號(hào)和射頻IC設(shè)計(jì)、