電子線路設計

電子線路設計第1頁，共88頁，2023年，2月20日，星期二第1章

PADS2007概述

第2章PADSLogic設計準備第3章元件管理第4章設計與編輯第5章設置Logic的設計規(guī)則第6章報告、繪圖與打印第7章網絡表、注釋與參照設置第8章PADSLogic的高級應用第9章Layout2007用戶界面及無模命令第10章Layout2007基本設置第11章設置【Options】對話框第12章制作PCB封裝及設置焊盤堆棧第13章設置Layout的設計規(guī)則主要內容及目標第14章元件布局第15章布線設計第16章工程設計更改第17章尺寸標注第18章檢查設計中的錯誤第19章CAM輸出第20章認識Router2007及其基本參數(shù)設置第21章Router中的布局、布線操作第22章Router中的錯誤檢查、報告、打印、注釋第23章Router的自動控制

通過本課程的學習，能完成電路原理圖的繪制、PCB板的布線。第2頁，共88頁，2023年，2月20日，星期二除PROTEL99SE外，還有PADS，POWERPCB，ORCAD，AltiumDesigner，PCB-PROJECT，PCB-LYAONT，DXP等

從市場占有率來說，

Mentor公司現(xiàn)在最高，Cadence公司第二，Zuken

公司第三。單個的PCB工具，Allegro在中國高端用戶中軟件占有率應該是最高的，其次是PowerPCB、Protel

，在中國大陸使用人比較多。

1.1簡單介紹EDA業(yè)界：第1章概述第3頁，共88頁，2023年，2月20日，星期二Mentor:

Mentor：boardstation(en)和expeditionpcb(wg)，以及收購來的

Pads(PowerPCB)。en是傳說中的pcb無敵高手，那些只考慮工期不考慮成本，總是做8層～12層pcb的通訊和軍工研究所必殺絕技。wg好像所有的bbs都同意這是地球上最好的布線工具。高端：WG2005（基于windows）最新版

EN2006(基于unix)；低端:PowerPCB，新名字叫PADS2005,最新的叫PADS2007，Cadence:

Cadence:concept/allegro和收購來的orcad。Allegro(高速板)。

Cadence公司收購了ORCAD，并將orcad的強項原理圖設計capture

CIS和CADENCE原來的原理圖設計concept

HDL，PCB工具allegro及其它信號仿真等工具一起推出并統(tǒng)稱為CADENCE

PSD,現(xiàn)在叫SPB，最新版本16.0原理圖工具：Capture和Concept，PCB工具：Allegro

Layout

Plus

Zuken:

日本Zuken

：高端產品cr5000,低端的叫CADSTAR

第4頁，共88頁，2023年，2月20日，星期二Protel與PADS的比較

Protel在庫管理上確實要優(yōu)于pads。

Protel原理最大的毛病就是不會自己連線。經常Move,m一下，線就斷開了。需要修修補補，很煩人。不過，元器件多時，可以陣列網絡標號，wire的功能挺好。Padslogic畫線就不用擔心這個問題，移動器件時，線就跟著移動了。

在布線上Protel就差的比較多了。多層板要不停的按*，還不累死。還是Pads的L命令來的方便。還有就是縮放，用慣了Pads的方式，感覺Protel活動量也太小了。不過，影響效率最大的還是推擠功能了。Pads的Router，畫起線來真是方便啊。感覺PadsRouter半天的活，用Protel差不多得一天才能干完。

另外就是敷銅了。不得不說，Protel的方式要比Pads的差很多，每次打開文件時，稍大一些會很慢。這些軟件各有利弊，要是能綜合一下就好了。

第5頁，共88頁，2023年，2月20日，星期二1.2PADSLogic2007運行環(huán)境最低配置，書上表1-1.現(xiàn)在一般的計算機上都能安裝。1.3安裝PADS2007軟件

安裝過程中，主要是License破解。其他跟普通軟件安裝沒有區(qū)別。(PADS2007安裝過程)1.4PADSLogic2007軟件界面

PADSLogic中交互操作過程:

PADSLogic使用標準Windows風格的菜單(Menu)命令方式，如彈出菜單(Pop-upMenus)、熱鍵(ShortcutKeys)、工具條(Toolbars)和工具盒(Toolboxes)執(zhí)行命令。第6頁，共88頁，2023年，2月20日，星期二標題欄菜單欄工作區(qū)選擇過濾器工具欄原理圖編輯工具欄項目瀏覽器標準工具欄輸出窗口狀態(tài)欄PADS2007界面線寬值柵格設置按鼠標右鍵第7頁，共88頁，2023年，2月20日，星期二工具條(Toolbars)和工具盒(Toolboxes)選擇(Selection)工具盒設計(Design)工具盒這些圖形代表了有效的命令，稱為圖標(Icons)第8頁，共88頁，2023年，2月20日，星期二主群組次群組主群組主群組項目瀏覽器結構：主對象群組和次對象群組其說明見書上表1-2工作空間無模命令(ModelessCommands)第9頁，共88頁，2023年，2月20日，星期二第2章PADSLogic設計準備2.1設置【Options】對話框選擇【Tools】菜單【Options】命令設置【Options】對話框第10頁，共88頁，2023年，2月20日，星期二1設置【Global】標簽頁顯示柵格的設置光標形式選擇Diagonal選中的話這是一種點狀的柵格，用于設計的輔助第11頁，共88頁，2023年，2月20日，星期二設計柵格的設置2設置【Design】標簽頁設計柵格(DesignGrid)指的是光標每移過一小格的距離，確定增加元件(Parts)和連線(Connections)的間隔和轉角的位置原理圖圖紙及圖表邊框選擇第12頁，共88頁，2023年，2月20日，星期二無模命令(ModelessCommands)柵格設置1.對于顯示柵格(DisplayGrid)，鍵入字符GD（不區(qū)分大小寫字母）。在字符窗口將顯示一個直接(Modeless)命令，并顯示GD字符2設置設計柵格(DesignGrid)鍵入字符G（不區(qū)分大小寫字母）。在字符窗口將顯示一個直接(Modeless)命令，并顯示G字符第13頁，共88頁，2023年，2月20日，星期二3設置【Text】標簽頁和設置【LineWidths】標簽頁第14頁，共88頁，2023年，2月20日，星期二2.2設置顯示配色第15頁，共88頁，2023年，2月20日，星期二2.3設置字體一旦確定所選的字體，在整個設計中的所有的文本都將更新為新的字體；不可使用撤銷操作來切換原理圖中的字體類型。若要回到先前選擇的字體，則必須通過更改字體類型來實現(xiàn)。第16頁，共88頁，2023年，2月20日，星期二第3章PADS中元件管理這一章介紹在PADSLogic的元件編輯器(PartEditor)內，定義庫內元件類型(PartType)的過程。在這一章中，您將學到：關于PADS的元件類型(PartType)。如何在PADSLogic的元件編輯器(PartEditor)中建立管腳封裝(PinDecal)。如何在PADSLogic的元件編輯器(PartEditor)中建立CAE封裝(CAEDecal)。如何在元件編輯器(PartEditor)，利用現(xiàn)有的元件建立新的元件類型(PartType)。3.1管理庫PADSLogic中的庫管理器(LibraryManager)用于全面管理設計原理圖時所涉及的庫文件。因此，先學習管理庫。第17頁，共88頁，2023年，2月20日，星期二選擇【File】菜單【Library】命令單擊【CreateNewLib】按鈕設置新建的庫名稱及所在目錄庫用于保存：Decal(封裝)Part(元件)Lines(線)CAEDecal(CAE封裝)Decal(封裝)Part(元件)Lines(線)CAEDecal(CAE封裝)創(chuàng)建新的庫文件第18頁，共88頁，2023年，2月20日，星期二靈活利用管理器工具，可以進行添加、修改、刪除、復制、保存等操作。選擇所需的庫選擇所需的庫選擇所需編輯的元件類型單擊相應操作新建編輯刪除復制庫文件的操作第19頁，共88頁，2023年，2月20日，星期二添加、移除庫文件單擊【ManageLibList…】按鈕單擊【Add】按鈕選擇*.olb文件第20頁，共88頁，2023年，2月20日，星期二使用通配符與表達式檢索庫中信息利用通配符與表達式設置所需的篩選信息，提高搜索效率通配符和表達式：74*74??74??08*08*08*[57]*[5-7]*[57]4HCT??74A[CH]*74A[!C-H]*[\\]*08第21頁，共88頁，2023年，2月20日，星期二管理庫中的特征值單擊設置【ManageLibraryAttributes】對話框

也可以創(chuàng)建一個新的特征值，重命名特征值，刪除特征值。第22頁，共88頁，2023年，2月20日，星期二

在將元件添加到原理圖之前，它必須是PADS庫中的一個已經存在的元件類型(PartType)，當我們在庫中找不到所需的元件時，就需要自己新建一個元件(即元件類型)。

元件類型是PADS特有的名詞，由三部分組成：CAE封裝(邏輯封裝)、PCB封裝、電氣參數(shù)(如管腳號碼和門的分配等)組成。元件類型(PartType)、CAE封裝(邏輯封裝)、PCB封裝三者之間的關系3.2元件編輯器（PartEditor）元件類型(PartType)元件名稱：2N2222邏輯封裝：NPNPCB封裝：TO-39邏輯封裝(CAEDEcal)PCB封裝(PCBDEcal)因此元件的CAE封裝和PCB封裝不是唯一的第23頁，共88頁，2023年，2月20日，星期二再例如7404的PADS元件類型(PartType)：元件類型(Parttype)名字：7404CAE封裝(CAEDecal)：INVPCB封裝(PCBDecal)：DIP14電參數(shù)：6個邏輯門(A到F)，使用14個管腳中的12個管腳，另有一個電源和一個地管腳。

可以在PADSLogic或PADS-Layout中建立元件類型(PartType)，但是在PADSLogic中僅僅能建立CAE封裝(CAEDecal)、在PADS-Layout中僅僅能建立PCB封裝(PCBDecal)。第24頁，共88頁，2023年，2月20日，星期二LogicPartEditor及各子模塊的關系選擇【Tools】菜單【PartEditor

】命令選擇【Edit】菜單【PartTypeEditor

】命令或【CAEDecalEditor

】元件類型編輯器【PartTypeEditor

】CAE封裝編輯器【CAEDecalEditor

】第25頁，共88頁，2023年，2月20日，星期二單擊【New】命令可從編輯項目選擇類型(SelectTypeofEditingItem)選：管腳封裝編輯器(PinDecalEditor)CAE封裝編輯器(CAEDecal)元件類型編輯器(PartType)另一種進入各模塊或編輯器的方法第26頁，共88頁，2023年，2月20日，星期二建立管腳封裝(PinDecal)管腳封裝(PinDecal)是一個二維線(2Dline)符號，它代表管腳的邏輯功能。進入管腳封裝編輯器(PinDecalEditor)通過選擇工具/元件編輯器(Tools/PartEditor)進入元件編輯器(PartEditor)。在元件編輯器(PartEditor)內,選擇文件/新建(File/New)從編輯項目選擇類型(SelectTypeofEditingItem)選擇管腳封裝(PinDecal)，然后選擇OK第27頁，共88頁，2023年，2月20日，星期二原點標記有兩個用途，一是連線連接的點，另一個是移動或放置管腳封裝(PinDecal)的原點。PNAME:放在這里指示管腳或功能的名字NETNAME:放在這里指示當在原理圖中顯示時的網絡名字標記#E:放在這里指示管腳號碼TYP:指示管腳類型(PinType)SWP:門交換值(GateSwapValues)現(xiàn)在將定義一個簡單的管腳封裝(PinDecal)，它們由一個橫線和一個圓組成。這是一個典型的邏輯非符號。分一下幾步：第28頁，共88頁，2023年，2月20日，星期二第29頁，共88頁，2023年，2月20日，星期二第30頁，共88頁，2023年，2月20日，星期二建立

CAE封裝(CAEDecal)我們將使用CAE封裝向導(CAEDecalWizard)以及手動創(chuàng)建87C256的元件類型(PartType)。進入CAE封裝編輯器(CAEDecalEditor)：第31頁，共88頁，2023年，2月20日，星期二123CAE封裝編輯界面第32頁，共88頁，2023年，2月20日，星期二1.在CAE封裝向導(CAEDecalWizard)中建立CAE封裝(CAEDecals)第33頁，共88頁，2023年，2月20日，星期二點擊生成封裝的某些管腳并不是所需要的，可以選擇工具圖標刪除那些不需要的管腳。并選擇其他工具命令進行添加、修改等操作第34頁，共88頁，2023年，2月20日，星期二添加新的端點(Terminals)第35頁，共88頁，2023年，2月20日，星期二使用分步(Step)和重復(Repeat)命令添加新的端點(Terminals)在添加了端點后，PADSLogic將依然保持在添加端點狀態(tài)，下一個新的端點將繼續(xù)粘附在光標上。如果管腳特別多時(如FPGA)采用這種一個又一個添加端點的方式，效率太低。因此可以使用分步和重復(StepandRepeat)功能快速地添加多個端點。第36頁，共88頁，2023年，2月20日，星期二修改端點(Terminals)

如果管腳不符合要求，就需要對CAE封裝中的管腳進行修改。第37頁，共88頁，2023年，2月20日，星期二保存CAE封裝(CAEDecal)第38頁，共88頁，2023年，2月20日，星期二繪制CAEDecal(邏輯封裝)外形很多CAEDecal不是方形，因此需要一步一步人工完成。要建立一個CAEDecal，首先必須建立邏輯封裝外形?，F(xiàn)以7404

和CD4011為例，7404元件是由六個邏輯非門組成，CD4011元件是由4個邏輯與非門組成，具體建立步驟如下：3.在任意點點擊鼠標左鍵，開始繪制二維圖，在需拐角的地方點擊鼠標左鍵，當多邊形繪制完成回到起點時雙擊鼠標左鍵自動結束繪制。4.若所繪制的二維線需修改，按修改二維線(Modify2DLine)圖標進行修改二維線7404例子第39頁，共88頁，2023年，2月20日，星期二添加新的管腳第40頁，共88頁，2023年，2月20日，星期二1.選擇二維線繪圖工具2.點擊鼠標右鍵，在彈出菜單選擇矩形(Rectangle)和正交（Orthogonal）繪圖方式。3.在任意點點擊鼠標左鍵，開始繪制二維圖，終點單擊鼠標左鍵自動結束繪制，繪制一個矩形。5.選中矩形，點擊右鍵，彈出菜單，選擇PullArc4.按修改二維線(Modify2DLine)圖標進行修改二維線添加新的管腳CD4011例子第41頁，共88頁，2023年，2月20日，星期二建立新的元件類型(PartType)編輯電特性(ElectricalProperties)建立元件類型(PartType)的第一步是分配87C256CAE封裝(CAEDecal)和分配一個26個管腳的PCB封裝(PCBDecal)。1.選擇文件/新建(File/New)。編輯項目的選擇類型(SelectTypeofEditingItem)對話框將出現(xiàn)。12第42頁，共88頁，2023年，2月20日，星期二5.選擇門(Gates)的表格，并且選擇添加按鈕，添加元件類型的第一個門。6.在CAE封裝區(qū)域內雙擊鼠標左鍵，一個瀏覽(…)按鈕將出現(xiàn)。456第43頁，共88頁，2023年，2月20日，星期二7.選擇瀏覽(…)按鈕，以便從\Libraries\preview庫中選擇一個CAE封裝(CAEDecal)。8.從庫的列表框中選擇\Libraries\preview。9.在過濾器(Filter)區(qū)域鍵入87*，然后選擇應用(Apply)按鈕。87C256封裝(Decal)將出現(xiàn)在未分配封裝(UnassignedDecals)的列表中。10.通過從未分配封裝(UnassignedDecals)列表中選擇87C256封裝(Decal)，并且選擇分配(Assign)按鈕，分配87C256封裝(Decal)到元件類型(PartType)的門A(gateA)。這個封裝(Decal)將移動到已經分配封裝(AssignedDecals)的列表中。11.選擇OK完成操作。第44頁，共88頁，2023年，2月20日，星期二分配PCB封裝(PCBDecal)

如果還沒有建立PCB封裝，可以等建立好PCB封裝后再分配。第45頁，共88頁，2023年，2月20日，星期二分配信號管腳(SignalPins)第46頁，共88頁，2023年，2月20日，星期二添加用戶定義屬性(Attributes)2.鍵入屬性(Attributes)的名字，PARTDESC。按Tab鍵切換到屬性值(AttributeValue)區(qū)域，并且鍵入32KX8BITCMOSEPROM/LATCH。3.再選擇增加(Add)重復前面的步驟，增加這些屬性(Attributes)和值(Values)4.當您完成了這些所有屬性的添加后，選擇OK，進入元件類型(PartType)的電參數(shù)(ElectricalParameters)輸入第47頁，共88頁，2023年，2月20日，星期二對于門(Gates)分配管腳號碼(PinNumbers)和管腳名稱(PinNames)第48頁，共88頁，2023年，2月20日，星期二8.連續(xù)點擊接下來的輸出管腳(OutputPins)，管腳將被順序分配為名稱(PinName)為A1到A12。9.擇剩余的輸入管腳(InputPin)，并且分配名字從A2到A12。第49頁，共88頁，2023年，2月20日，星期二定義元件的最后一步是用相同的方式給其余的管腳名稱(PinName)端點設置管腳號碼(PinNumbers)。第50頁，共88頁，2023年，2月20日，星期二第51頁，共88頁，2023年，2月20日，星期二如果認為采用對于門(Gates)分配管腳號碼(PinNumbers)和管腳名稱(PinNames)方法麻煩費事方法2：可以直接在信號(Pins)中進行編輯第52頁，共88頁，2023年，2月20日，星期二保存元件類型(PartType)4.選擇\Libraries\preview庫。5.在文件名稱字符(FileName)區(qū)域使用87C256_1替換新的元件。6.選擇OK。注意：由于這個元件已經存在，因此將元件類型(PartType)改成87C256_1

。第53頁，共88頁，2023年，2月20日，星期二已經完成了87C256_1元件類型(PartType)。選擇文件/退出元件編輯器(File/ExitPartEditor)，從元件編輯器(PartEditor)中退出返回到原理圖編輯器(SchematicEditor)。已經在PADSL