畢業(yè)設(shè)計論文：基于FPGA的DDS波形發(fā)生器的設(shè)計開題報告

畢業(yè)設(shè)計論文：基于FPGA的DDS波形發(fā)生器的設(shè)計開題報告課題背景直接數(shù)字頻率合成(DirectDigitalSynthesizer,簡稱:DDS)技術(shù)是一種新的全數(shù)字的頻率合成原理,它從相位的角度出發(fā)直接合成所需波形。這種技術(shù)由美國學者J.Tiercy,M.Rader和B.Gold于1971年首次提出,但限于當時的技術(shù)和工藝水平,DDS技術(shù)僅僅在理論上進行了一些探討,而沒有應(yīng)用到實際中去。近30年來,隨著超大規(guī)模集成(VeryLargeScaleIntegration,簡稱:VLSI)、復(fù)雜可編程邏輯器件(ComplexProgrammableLogicDevice,簡稱:CPLD)、現(xiàn)場可編程門陣列(FieldProgrammableGateArray,簡稱:FPGA)等技術(shù)的出現(xiàn)以及對DDS理論的進一步探討,使得DDS得到了飛速的發(fā)展。由于其具有頻率轉(zhuǎn)換快、分辨率高、頻率合成范圍寬、相位噪聲低且相位可控制的優(yōu)點,因此,DDS技術(shù)常用于產(chǎn)生頻率快、轉(zhuǎn)換速度快、分辨率高、相位可控的信號,廣泛應(yīng)用于電子測量、調(diào)頻通信、電子對抗等領(lǐng)域。近年來,已有DDS技術(shù)的波形發(fā)生器陸續(xù)被研制、生產(chǎn)和投入應(yīng)用。二、目的和意義波形發(fā)生器即通常所說的信號發(fā)生器是一種常用的信號源,廣泛應(yīng)用于通信,雷達,測控,電子對抗以及現(xiàn)代化儀器儀表等領(lǐng)域,是一種為電子測量工作提供符合嚴格技術(shù)要求的電信號設(shè)備,和示波器、電壓表、頻率計等儀器一樣是最普遍、最基本也是應(yīng)用最廣泛的的電子儀器之一,幾乎所有電參量的測量都要用到波形發(fā)生器。綜上所述,不論是在生產(chǎn)還是在科研與教學上,波形發(fā)生器都是電子工程師信號仿真試驗的最佳工具。隨著現(xiàn)代電子技術(shù)的飛速發(fā)展,現(xiàn)代電子測量工作對波形發(fā)生器的性能提出了更高的要求,不僅要求能產(chǎn)生正弦波、方波等標準波形,還能根據(jù)需要產(chǎn)生任意波形,且操作方便,輸出波形質(zhì)量好,輸出頻率范圍寬,輸出頻率穩(wěn)定度、準確度及分辨率高,頻率轉(zhuǎn)換速度快且頻率轉(zhuǎn)換時輸出波形相位連續(xù)等。而傳統(tǒng)波形發(fā)生器采用專用芯片,成本高,控制方式不靈活,已經(jīng)越來越不能滿足現(xiàn)代電子測量的需要,正逐步退出歷史舞臺。可見,為適應(yīng)現(xiàn)代電子技術(shù)的不斷發(fā)展和市場要求,研究制作高性能的任意波形發(fā)生器十分有必要,而且意義重大。基于FPGA的DDS波形發(fā)生器,由于可以獲得很高的頻率穩(wěn)定度和精確度,同時可以根據(jù)需要方便地實現(xiàn)各種比較復(fù)雜的調(diào)頻、調(diào)相和調(diào)幅功能,因此發(fā)展非常迅速,尤其是最近隨著現(xiàn)代電子技術(shù)的不斷發(fā)展,其應(yīng)用更是有了質(zhì)的飛躍。目前我國已經(jīng)開始研制波形發(fā)生器,并獲得了可喜的成果,但總的來說,我國波形發(fā)生器還沒有形成真正的產(chǎn)業(yè),并且我國目前在波形發(fā)生器的的種類和性能都與國外同類產(chǎn)品存在較大的差距,因此加緊對這類產(chǎn)品的研制顯得迫在眉睫。三、擬采用方案的論述1、技術(shù)指標本次設(shè)計要求利用FPGA設(shè)計DDS波形發(fā)生器,利用QuartusII和Modelsim軟件對波形發(fā)生器進行電路設(shè)計功能仿真,并對仿真結(jié)果進行分析。量化的技術(shù)指標:1能夠輸出典型的方波,三角波,正弦波。2輸出量化位數(shù):8位3輸出頻率≤2MHz2、DDS基本原理直接數(shù)字式頻率合成(DDS)技術(shù)是近年來隨著數(shù)字集成電路和微電子技術(shù)的發(fā)展而迅速發(fā)展起來的一種新的頻率合成技術(shù)。其基本原理就是將波形數(shù)據(jù)先存儲起來,然后在頻率控制字的作用下,通過相位累加器從存儲器中讀出波形數(shù)據(jù),最后經(jīng)過數(shù)/模轉(zhuǎn)換和低通濾波后輸出頻率合成。這種頻率合成方法可以獲得高精度頻率和相位分辨率、快速頻率轉(zhuǎn)換時間和低相位噪聲的頻率信號,而且結(jié)構(gòu)簡單集成度高。下圖1為利用FPGA設(shè)計DDS波形發(fā)生器的結(jié)構(gòu)框圖。該系統(tǒng)可實現(xiàn)標準的方波、三角波和正弦波輸出。其中相位累加器是一個帶有累加功能的加法器,它以設(shè)定的頻率控制字作為步長來進行加法運算,當其和滿時清零,并進行重新運算,相位寄存器它主要作用是接受發(fā)送來的相位控制字數(shù)據(jù)并進行寄存,當下一個時鐘到來時,輸入寄存的數(shù)據(jù),對輸出波形的頻率和相位進行控制。波形存儲器是DDS的關(guān)鍵部分,設(shè)計時首先需要對時域波形進行采樣,將采樣的波形數(shù)據(jù)儲存到波形存儲器ROM中,每一個地址對應(yīng)一個波形點的數(shù)值。整個系統(tǒng)各模塊實在基準時鐘信號CLK的控制下協(xié)調(diào)工作的。圖1DDS波形發(fā)生器的結(jié)構(gòu)框圖3、FPGA設(shè)計模塊劃分整個設(shè)計有一個頂層模塊,按照功能要求劃分為三個功能模塊,其中第二個模塊是DDS核心模塊,比較復(fù)雜,又劃分為四個模塊。如圖2所示:DDS波形發(fā)生器的FPGA的電路設(shè)計主要是用FPGA設(shè)計DDS的核心部分,即相位加法器,控制字寄存器,N位累加器,波形存儲器。圖2FPGA設(shè)計模塊流程圖4、FPGA設(shè)計流程FPGA是一類高集成度的可編程邏輯器件,起源于美國的Xilinx公司,該公司于1985年推出了世界上第一塊FPGA芯片。在這二十年的發(fā)展過程中,FPGA的硬件體系結(jié)構(gòu)和軟件開發(fā)工具都在不斷的完善,日趨成熟。從最初的1200個可用門,90年代時幾十萬個可用門,發(fā)展到目前數(shù)百萬門至上千萬門的單片F(xiàn)PGA芯片,Xilinx、Altera等世界頂級廠商已經(jīng)將FPGA器件的集成度提高到一個新的水平。FPGA結(jié)合了微電子技術(shù)、電路技術(shù)、EDA技術(shù),使設(shè)計者可以集中精力進行所需邏輯功能的設(shè)計,縮短設(shè)計周期,提高設(shè)計質(zhì)量。一個完整的FPGA設(shè)計流程包括電路設(shè)計與輸入、功能仿真、綜合后仿真、實現(xiàn)、布線后仿真和下板調(diào)試等主要步驟,如下圖3所示。圖3FPGA設(shè)計流程圖四、預(yù)計遇到的困難及解決方案1、基于FPGA的DDS波形發(fā)生器的實現(xiàn)方法有多種,在選擇比較合適的方案時,會遇到困難。解決方法是對各種實現(xiàn)方法的原理進行深入研究,對比選擇較好的實現(xiàn)方式。2、使用QuartusII軟件編譯程序的時候肯定會出現(xiàn)這樣或那樣的錯誤,解決方法是通過查找相關(guān)書籍或請教老師查找程序中的語法錯誤并改正錯誤。3、在使用QuartusII或者ModelSim軟件仿真的過程中,對某些操作可能不太熟悉,解決方法是查找相關(guān)資料,學習軟件的使用方法。4、在硬件調(diào)試過程中可能不能完全達到技術(shù)指標,解決方法是更換些許元器件,需要反復(fù)調(diào)試。五、進度安排日期畢業(yè)設(shè)計日程安排10.13-10.15 收集相關(guān)資料,并研究學習10.16-10.24 完成開題報告10.27-11.02 研究DDS的工作原理11.03-11.07 學習FPGA基礎(chǔ)知識及FPGA設(shè)計流程11.08-11.21 學習HDL硬件描述語言11.22-11.25 學習使用QuartusII軟件11.26-12.13 編寫程序并在QuartusII軟件上編譯仿真12.14-12.15 對DDS波形發(fā)生器的仿真結(jié)果進行分析12.16-12.29 畢業(yè)設(shè)計資料整改和完善,撰寫畢業(yè)論文12.30-01.06 準備畢業(yè)答辯表1-1畢業(yè)設(shè)計日程安排表六、參考文獻郭軍朝,直接數(shù)字頻率合成研究及其FPGA實現(xiàn):[碩士論文],上海:上海交通大學微電子學與固體電子學專業(yè),2004姜萍、王建新、吉訓(xùn)生,FPGA實現(xiàn)的直接數(shù)字頻率合成器,電子技術(shù)應(yīng)用,285:43-44,2002潘志浪,基于FPGA的DDS信號源設(shè)計:[碩士論文],武漢:武漢理工大學通信與信息系統(tǒng)專業(yè),2007SaulPH,Directfrequencysynthesis-areviewoftechniquesandpotential,IEEE15thInternationalConferenceonRadioReceiversandAssociatedSystemLando