原理圖設(shè)計(jì)方法

PAGEPAGE1/16原理圖設(shè)計(jì)簡介。一。建立一個(gè)新工程在進(jìn)行一個(gè)新時(shí),ｒojectManageｒ該目錄進(jìn)行配置,使該目錄具如下.Project

Prｏｊｅctdirectorｙ<Project_name>.cpmcds.libworklib

Projeｃｔfile包含該配置信息。如件名稱,用件庫等。（cpmｃadeｎｃeｐrojectmaｎaｇｅｒ）件路designlibｒary 關(guān)信息。下面舉例說明：啟ＰrojecｔManaｇeｒOｐen: 打開一個(gè)已Ｐroｊect

Design

Desigｎdirectory此處添入你工名如：myprojectw ：Pｔ. Ｎ此處添入你工名如：myprojectcadeｎｃe將會以你填入pｒojecｔname如:myｐroｊeｃtpｒojectliｂrary分別命名為ｍyprｏject.cpmmyｐrojｅct.lｉb點(diǎn)擊下一步此處添入你設(shè)計(jì)名如yvyｎPｏtｙ此處添入你設(shè)計(jì)名如y??Finｉsh完成對設(shè)計(jì)目錄配置。A—B其中： libcdma 目錄IＳ95項(xiàng)目用器(已作廢）。liｂcdma１ 目錄項(xiàng)目之后用器(已作廢）Ｃdｍaliｂ 新cｄｍa事業(yè)部非庫Cdmalibic 新cdma庫Cｄmalｉｂrf Ｃｄmalibｔeｍp ａll＿ｎａｎ 網(wǎng)絡(luò)事業(yè)部ZＴElｉb 公司ZＴEstａndａrd 公司標(biāo)準(zhǔn)（已包含staｎdaｒd中)Cdmasｙmbｏls CＤMＡＰCB庫Moｄulｅsymbｏls 些電源模塊封裝公司庫即：D：\lｉbcdmａ，Ｄ：\liｂcｄma1 ...Setup*同步。下面介紹如何將加入到自己工程Setup點(diǎn)擊 Edit編輯cdｓ．lｉb.句:ｄefiｎｅ lｉbcdma d：/cａdｅｎcｅ／libｃdmadefine liｂcdma1 d： /caｄence／libcｄma１DＥFIＮE DEＦINEDＥFINEalｌ＿ｎan d:/cadencｅ／all_naｎcdmaｌib d：/cadｅnce/cｄmalibＤEＦINEcｄmａliｂｉc d:／caｄence/cdmａliｂicDEFINＥ cdmalｉbtｅmｐｄ：/caｄence/cｄmaｌiｂtemp則ｌibcdma ,libcdma1被加入ＡvailiableLibrary項(xiàng)內(nèi)。如下:d 1。端wn以上準(zhǔn)備作完成后即可進(jìn)ConcepｔＨDＬ環(huán)境進(jìn)行原理圖繪制。器件封裝方法有二種第一種若不進(jìn)去則用第二種：PＥxd；在\e＼s4。e＼b＼eｘｔ下有一個(gè)環(huán)境變量文件ｎｖ打開此文,在setpadpath=．ｓymbols.。/symbols后符號所在路徑即：tpd＝y(tǒng)bｏs。yｏs nｅｒｙbymｓ\h.說明:有時(shí)候把原理圖打包時(shí)會報(bào)某一器件出錯,要仔細(xì)查看原因如果提示是當(dāng)前報(bào)告器件與你所放器件不是一個(gè)名則把你放器件優(yōu)先級提高到所報(bào)錯上面。y—-L是ａe 為—Ｌ目錄結(jié)構(gòu):worklibe

ysignSch_1網(wǎng)表

Ｐａg1。ｃｓａ：第１頁ａｃ： 第11：第1ＳIＶｉ：按vｌo的（Addingparts）Y5/16連線（（Addingparts）Y5/16連線（addingwires）PAGEPAGE14/16完成原理圖輸入否 Y.. gsCoonenｄ▲注意：為避免調(diào)出50ｍiｌ100miｌ首先應(yīng)放入公司標(biāo)準(zhǔn)圖框（tａrｄaｍｅ1—A４A４uｓ或ＺRＡMEA3/Ａ4/A4PLＵS)，再在圖框內(nèi)添加所需器件。其中兩命令：▲ Versiｏn（即一器件可能成幾：操作方法nｅn▲ Section -—-— 指定邏輯元器件在物理封裝中位置。并顯示pin＿numｂer.如圖：▲Ｒeplace元件替換。指一元件替換圖中另一元件。oｄify 元件改，可改封裝.Dｅｓcend－— 可對器件改（?),改,調(diào)作。ｓｅn.出。放置器件（其是元件)照《CDMＡ硬件原理圖設(shè)計(jì)規(guī)范》去。對含有PPT器件（PＰT表包含有器件材代碼和封裝信)，可圖，選擇Physicａｌ方式從 PPT中調(diào)入器件。2.AddigisW/aw,t +teemgweｓctL。ie/signameText/cｈana總線sbb。當(dāng)為某根定義了總格式將Bｕs p,。boncept—H"*?！?屬性(Proｐｅrty,atｔriｂute）ａ. OＣNｄｒ…ｂ.JEDEC_ＴYPＥ：定義了一個(gè)邏輯元件的物理封裝。原理圖如無此定義或pacｋ_ｔype則采用元件的缺省封裝。c。 ＰＯＷER_ＧROUＰ：定義元件的可替換電源。如：powｅｒ_gｒoup=ｖddｈ=vcc3．3vd。 PART_NUMBER:Ｓtｅp2000內(nèi)的材料代碼。如：PNUMBER=材料代碼值▲Dｉsｐy—Attanｔｓ： 顯示屬性依附關(guān)系(標(biāo)、值屬于哪一個(gè)器件,快捷?！鳷ext-－—- Reattach 屬性的重新連接.可通過此命令給屬性重新指定附屬實(shí)體。DｉsplayText Ｓize:顯示文字大小下面的狀態(tài)行滾動顯示。．▲Groｐ－-—— p。原理圖定義一個(gè)的元。ｒｐ\opyAll(Ｃp）或Move的Copyｌl連線屬性Copy果你想跨頁拷貝建窗口復(fù)ab兩步驟將復(fù)制拷建窗口內(nèi)。紙清晰干凈時(shí)隱藏些h用p＼CｒｙＥｘpressioｎ并輸入pat再選擇Ｇｒoup\PｒoｐerｔyDiｓｐlay\Inｖisｉble即可。（$ＰN表示引腳)▲GloｂaｌＦ—-—-命令.可通過個(gè)元器件或個(gè)或location的原理圖將之迅速定位。如下圖或location,多窗口的操作放置元器件時(shí)方法：個(gè)Adｄ Coｍponent窗,的 NeｗWｉｎｄows,如圖：多原理圖頁操作同時(shí)打開多頁原理圖如下圖實(shí)現(xiàn)頁間原理圖內(nèi)容的移動,.tDL eXPYeYe X eeXYPeYeX wXＹPage X PPeeX◎6. 盤完成繪制后盤。三 ．Ｃhecklus工具,檢查。回Pｏject Ｍaｎar擇oｏls\Chclｓ．如下.,再Conpt-HDTo\Marrs。在rｔiｌtEtl ｃke名三．層次化設(shè)計(jì)：隨著電路設(shè)計(jì)逐漸趨于模塊化以及設(shè)計(jì)復(fù)雜性的提高層次化設(shè)計(jì)越來越多地被采層次清晰而且由模塊描述的電路更容易被復(fù)制和重新利。它的文件目錄結(jié)構(gòu)下：workｌiｂtop（頂層設(shè)計(jì))scｈ_1module1sｙm_1sch_１modｕle2sym＿1sｃh_1層次化設(shè)計(jì)需注意以下事：1．．hmh和ｙm2．．sｃｈ信號名必須和.sｙm的管腳名.3uot▲▲注意：上述三個(gè)端口符號與出入頁信號ＯFFPAGE是兩種不同的符號。4。在層次化設(shè)計(jì)中有三種不同的信號類型：Ｌocａｌ：局域信號在一個(gè)模塊設(shè)計(jì)中是唯一的不同模塊中的相同信號名并不相連。Ｇlｂa：全局信號用于不同模塊中的相同功能管腳(如:電源，地）之間的連接。通常表示為:信號名\G。Interfaｃｅ:I/O信號，用于告訴其他模塊（或設(shè)計(jì)），這些信號通過端口符號連接在原理圖中。5.為區(qū)別原理圖器件符號和模塊符號，模塊符號統(tǒng)一使用下圖所示式樣：通過一個(gè)簡單實(shí)例介紹產(chǎn)生層次化設(shè)計(jì)的兩種方法：例如:topmoduTOP－DＯWN

pu1u1Ａ。產(chǎn)生頂層原理圖ＴＯP．SＣH．1。１：在ｐs。ｃ＼d,用Block\renaｍｅ命令將其改名為modｕｌe1用Block\strecｔh改變其大小，如下圖：用Bｋａdn:ut :Euu:BBoemodumodule1cellOmlc1mo1:ｍodule1。ｓch中信號名必須和相應(yīng)ｍoｄuｌe1管腳名相同。c．選擇此時(shí)即通過TOP—DOWN方法完成一個(gè)層次化設(shè)計(jì)。當(dāng)你重新打開頂層toｐ.sｃh。ｍｏdule1。（即：moduｌe1．sｃh.1.１）。DOＷＮ-TOＰ方法B.生成模塊符號。Concepｔ－HDLTools\GeneratｅＶieweneｒａｔｅmｏdule1sysysymbolD．完成頂層原理圖后,存盤。此時(shí)即用ＤOWN—TOP方法完成一個(gè)層次化設(shè)計(jì)，也可通過雙擊頂層模塊進(jìn)入下層設(shè)計(jì)。四．用Pacｋager—ＸL生成網(wǎng)表文件。Packagｅr--XL的輸出文件示意圖如下（在pａckaｇeｄ子目錄下）:Packager Packager Xl15/16Pstback.datPxl.log… Pstchip.datPstxprt.datxPstback.dat

Pxl.statePx