計(jì)算機(jī)組成原理清華

清華大學(xué)出版社計(jì)算機(jī)組成原理黃穎等主編

計(jì)算機(jī)組成原理第三章數(shù)字電路和邏輯電路基礎(chǔ)邏輯布爾代數(shù)布爾代數(shù)如何表示？如何運(yùn)算？A基本的布爾操作布爾操作ANDORNOT

當(dāng)A=1,B=0,D=0,C=0,E=1,F=?電路模塊ABCx3.1布爾代數(shù)定理證明（自學(xué)）

P4.Propiedaddistributiva:x(y+z)=xy+xz

T3.x+1=1

P5.x.1=x

P5.Identidades:x.1=x

P4.Propiedaddistributiva:x+y.z=(x+y)(x+z)

P5.Identidades:x+1=x

P4.Propiedaddistributiva:x+y.z=(x+y)(x+z)

3.2邏輯函數(shù)的化簡(jiǎn)3.2.1代數(shù)化簡(jiǎn)法[例1]化簡(jiǎn)真值表，布爾表達(dá)式，邏輯表達(dá)式

轉(zhuǎn)換關(guān)系表達(dá)式真值表數(shù)字電路設(shè)計(jì)過程f=p’hc’+ph’c’+phc’p’hc’ph’c’phc’表達(dá)式真值表f=p’hc’+ph’c’+phc’f=phc’+p’hc’+ph’c’ f=hc’(p+p’)+ph’c’ f=hc’(1)+ph’c’

f=hc’+ph’c’

等價(jià)關(guān)系3.2.2卡諾圖化簡(jiǎn)法最小項(xiàng)與最大項(xiàng)0011140513021716ABC0001101101卡諾圖化簡(jiǎn)0011140513021716ABC00011011010113100217051614CAB0001101101AB’C’AB’CA’B’C’ABC’[例2]化簡(jiǎn)3.3組合邏輯電路3.3.1加法器3.3.2譯碼器3:8譯碼器BCD譯碼器譯碼器的應(yīng)用編碼器和譯碼器編碼器譯碼器

CodificadorO0O1O2

ON-1A0A1A2

AM-1anyO0O1O2

OM-1A0A1A2

AN-1decodificadorM>NN>M3.3.3算術(shù)邏輯單元輸入輸出hS2hS1hS0CinF0000A0001A+10010A+B0011A+B+10100A-B-10101A-B0110A-10111A100XA+B101XA

?

B110XA·B111XA’3.3.4數(shù)據(jù)選擇器（多路復(fù)用器）復(fù)用器和去復(fù)用器Multiplexor…Muxn:1Sellog2(n)in0in1in2in3in4in5in6in7in8innOut…Demuxn:1Sellog2(n)out0out1out2out3out4out5out6out7out8outnInDemultiplexor3.4時(shí)序邏輯電路組合邏輯電路的輸出僅與門電路有關(guān)，與電路的原狀態(tài)沒有關(guān)系，也就是網(wǎng)絡(luò)中沒有記憶特性。時(shí)序邏輯電路的特點(diǎn)是任意時(shí)刻的輸出不僅取決于該時(shí)刻的輸入，而且和電路的原狀態(tài)有關(guān)。時(shí)序邏輯電路邏輯功能上的特點(diǎn)決定了時(shí)序邏輯電路在結(jié)構(gòu)上的特點(diǎn)是：（1）電路上包含存儲(chǔ)元件，通常由觸發(fā)器構(gòu)成；（2）存儲(chǔ)元件的輸出和電路的輸入之間存在反饋連接。問題：設(shè)計(jì)電路滿足下列要求。如何分析？3.4.1觸發(fā)器3.4.2寄存器和移位寄存器1、數(shù)碼寄存器2、移位寄存器3.4.3計(jì)數(shù)器3.5陣列邏輯電路ROM只能讀取數(shù)據(jù)，而不能寫入信息。ROM的特點(diǎn)就是具有非易失性，即在一定條件下將二值數(shù)據(jù)寫入ROM后，這些數(shù)據(jù)不會(huì)因?yàn)樾酒綦姸鴵p失，所以在計(jì)算機(jī)的BIOS中就使用ROM來存儲(chǔ)相關(guān)函數(shù)。只讀存儲(chǔ)器按照編程方式可以劃分為掩模式ROM，PROM，EPROM，E2PROM和FlashMemory等。RAM可以根據(jù)需要隨時(shí)向存儲(chǔ)器里寫入數(shù)據(jù)或者從中讀取數(shù)據(jù)，根據(jù)所采用的存儲(chǔ)單元工作原理的不同，可以將隨機(jī)存儲(chǔ)器分為靜態(tài)隨機(jī)存儲(chǔ)器（SRAM）和動(dòng)態(tài)隨機(jī)存儲(chǔ)器（DRAM）。3.5.1只讀存儲(chǔ)器ROM1、掩模式ROM掩模式ROM所存儲(chǔ)的數(shù)據(jù)是在ROM芯片制造過程中固化到芯片內(nèi)部的，芯片出廠后是無法更改的。這種芯片具有結(jié)構(gòu)簡(jiǎn)單，價(jià)格低廉和可靠性高等特點(diǎn)，適合批量生產(chǎn)。生產(chǎn)廠家可以根據(jù)用戶要求生產(chǎn)專用的掩模式ROM。掩模式ROM一般包括地址譯碼矩陣，存儲(chǔ)單元矩陣和輸出緩沖區(qū)3個(gè)組成部分。2、可編程只讀存儲(chǔ)器（PROM）3、可擦除可編程只讀存儲(chǔ)器（EPROM）可擦除可編程ROM可以分為兩種，一種為EPROM，一種為E2PROM。4、快閃存儲(chǔ)器（FlashMemory）Flashmemory是近年來應(yīng)用廣泛的一種新型存儲(chǔ)器，可歸屬于E2PROM。其特點(diǎn)是在不加電的情況下能長(zhǎng)期保持存儲(chǔ)的信息。它既有ROM的特點(diǎn)，又有高速的存取性能，擦除改寫比較方便，功耗也比較低。一些新型的主板上也使用Flashmemory技術(shù)，使BIOS升級(jí)變得更為方便。目前主要有基于NOR技術(shù)和NAND技術(shù)的FlashMemory。3.5.2隨機(jī)存取儲(chǔ)存器（RAM）RAM可以分為SRAM和DRAM。SRAM內(nèi)部使用的是類似D觸發(fā)器的電路，只要不對(duì)它斷電，存放在里面的數(shù)據(jù)就可以長(zhǎng)久保存，而且它的速度很快，所以SRAM廣泛應(yīng)用于Cache中。而DRAM則使用由晶體管和小電容組成的存儲(chǔ)單元構(gòu)成的陣列來存放數(shù)據(jù)，通過電容的充電和放電來存放0和1。由于電容的放電現(xiàn)象，需要外部電路不斷的進(jìn)行刷新。3.5.3可編程邏輯器件（PLD）FPGA主要有四個(gè)組成部分：（1）可配置邏輯塊（ConfigurableLogicBlock，CLB）（2）可編程輸入輸出塊（Input/OutputBlock，IOB）（3）可編程內(nèi)部連線（ProgrammableInterconnect，PI）（4）重構(gòu)邏輯的程序存儲(chǔ)器。3.6VHDL硬件描述語言3.6.1VHDL語法一個(gè)VHDL程序可由實(shí)體（Entity），結(jié)構(gòu)體（Architecture），程序包（Package），庫（library）和配置（Configuration）5個(gè)部分組成。例1：二選一電路的VHDL描述LIBRARYIEEE；USEIEEE.STD_LOGIC_1164.ALL；--ENTITYDECLARATIONENTITYmux21ISPORT(d0，d1，sel：INSTD_LOGIC；q：OUTSTD_LOGIC)；ENDmux21；--ARCHITECTUREBODYARCHITECTUREbehavOFmux21ISSIGNALtmp：STD_LOGIC；

BEGIN PROCESS(d0，d1，sel) BEGINtmp<=(d0ANDsel)OR(d1AND(NOTsel))； q<=tmp； ENDPROCESS；ENDbehav；圖3.29二選一器件的邏輯電路圖（對(duì)應(yīng)上述VHDL代碼）實(shí)體ENTITY實(shí)體名IS

【類屬參數(shù)說明】；

【端口說明】；END實(shí)體名；結(jié)構(gòu)體ARCHITECTURE結(jié)構(gòu)體名OF實(shí)體名IS[定義語句]內(nèi)部信號(hào)，常數(shù)，數(shù)據(jù)類型，函數(shù)等的定義；BEGIN [并行處理語句]；END結(jié)構(gòu)體名；子結(jié)構(gòu)(1)BLOCK語句結(jié)構(gòu)(2)PROCESS語句結(jié)構(gòu)(3)SUBPROGRAMS結(jié)構(gòu)庫和包集合庫（Library）是經(jīng)編譯后的數(shù)據(jù)的集合，存放包集合定義、實(shí)體定義以及結(jié)構(gòu)體定義。在VHDL語言中，庫的說明總是放在設(shè)計(jì)單元的最前面：Library＜庫名＞Use＜庫名＞．＜包名＞．a(chǎn)11；Package＜包名＞IS

［外部子程序說明］

［外部常量說明］

［外部元件模板］

［外部類型說明］

［屬性說明］

［屬性指定］

end［＜包名＞］

Packagebody

＜包名＞IS

［外部子程序體］［內(nèi)部子程序說明］［內(nèi)部子程序體］［內(nèi)部常量說明］［內(nèi)部類型說明］end［＜包名＞］數(shù)據(jù)類型、運(yùn)算操作符類別含義說明場(chǎng)合信號(hào)全局量ARCHITECTURE、PACKAGE、ENTITY變量局部量PROCESS、FUNCTION、PROCEDURE常量全局量以上兩種場(chǎng)合均可數(shù)據(jù)類型含義整數(shù)整數(shù)32位實(shí)數(shù)浮點(diǎn)數(shù)位邏輯“0”或“1”位矢量一組位數(shù)據(jù)布爾量邏輯“假”和“真”字符ASCII字符時(shí)間時(shí)間單位fs