數(shù)字電子技術(shù)知到章節(jié)答案智慧樹2023年沈陽農(nóng)業(yè)大學(xué)

數(shù)字電子技術(shù)知到章節(jié)測試答案智慧樹2023年最新沈陽農(nóng)業(yè)大學(xué)緒論單元測試

數(shù)字電路研究輸入輸出的邏輯關(guān)系，因此具有邏輯運(yùn)算能力。

參考答案:

對

數(shù)字電路中，三極管工作在放大狀態(tài)。

參考答案:

錯(cuò)

數(shù)字電路的工作信號為數(shù)字信號。

參考答案:

對

正弦波是數(shù)字信號。

參考答案:

錯(cuò)

電子信號可分為模擬信號和數(shù)字信號兩種形式。

參考答案:

對

第一章測試

下面關(guān)于數(shù)字信號描述錯(cuò)誤的是（）

參考答案:

數(shù)字信號是在時(shí)間和數(shù)值上連續(xù)變化的信號。

二進(jìn)制數(shù)只有兩個(gè)代碼：0和1，因此二進(jìn)制1+1=（）

參考答案:

10

以下代碼中為相鄰兩組碼只有一位代碼有差異的是（）。

參考答案:

格雷碼

十進(jìn)制數(shù)56轉(zhuǎn)換成二進(jìn)制等于（）。

參考答案:

111000

邏輯運(yùn)算（）。

參考答案:

下列異或運(yùn)算表示式中，正確的表示式是（）。

參考答案:

0⊕1=1

設(shè)A、B均為邏輯變量，則下列邏輯關(guān)系正確的是（）

參考答案:

4個(gè)邏輯變量A、B、C、D組成的最小項(xiàng)的編號是（）。

參考答案:

m11

使邏輯函數(shù)為1的變量取值是()。

參考答案:

011

具有約束的邏輯函數(shù)化簡時(shí)遵循的原則之一，每個(gè)圈中至少含一個(gè)新的（）。

參考答案:

最小項(xiàng)

用公式法化簡邏輯函數(shù)

參考答案:

null

用卡諾圖法化簡帶有約束項(xiàng)的邏輯函數(shù)（請注意：該題作答需要上傳附件，限制50M以內(nèi)）

參考答案:

null

用卡諾圖法化簡帶有約束項(xiàng)的邏輯函數(shù)(請注意：該題作答需要上傳附件，限制50M以內(nèi)）

參考答案:

null

第二章測試

數(shù)字電路正邏輯的規(guī)定是（）

參考答案:

用0表示低電平，用1表示高電平。

二極管具有單向?qū)щ娦裕渌绤^(qū)電壓和導(dǎo)通壓降（又稱鉗位壓降）分別是（）。

參考答案:

0.5V，0.7V

關(guān)于三極管的特性描述，下面錯(cuò)誤的是（）。

參考答案:

當(dāng)輸入低電平，三極管T截止，C和E相當(dāng)于開關(guān)斷開；當(dāng)輸入高電平，三極管T放大，C和E相當(dāng)于開關(guān)接通。

MOS管分為P溝道和N溝道MOS管，P溝道MOS管相當(dāng)于NPN型晶體三極管，N溝道MOS管相當(dāng)于PNP型晶體三極管，下面描述正確的是（）。

參考答案:

晶體三極管是電流控制元件，MOS管是電壓控制元件。

下面關(guān)于分立元件門電路的描述錯(cuò)誤的是（）。

參考答案:

非門又稱反相器，輸入低電平輸出低電平，輸入高電平輸出高電平。

集成門電路的輸出電流包括帶拉電流負(fù)載IOH和帶灌電流負(fù)載IOL，一般灌電流負(fù)載IOL（）拉電流負(fù)載IOH。

參考答案:

大于

CMOS傳輸門又稱雙向開關(guān)、模擬開關(guān)，有一對互補(bǔ)的控制輸入端C和，當(dāng)C=1或傳輸門輸出（）。

參考答案:

高組態(tài)Z

三態(tài)門控制輸入端分為高有效和低有效，下面描述正確的是（）。

參考答案:

控制輸入端高有效的三態(tài)門，控制端輸入低電平時(shí)三態(tài)門輸出高組態(tài)。

關(guān)于漏極開路門（OD門）和集電極開路門（OC門），下面描述的特性錯(cuò)誤的是（）。

參考答案:

不可以線與。

兩輸入的門電路，不能實(shí)現(xiàn)非運(yùn)算的是（）。

參考答案:

異或門其中1個(gè)輸入端接低電平。

寫出下面電路的輸出F表達(dá)式并化簡，根據(jù)輸入波形畫出輸出波形。(請注意：該題作答需要上傳附件，限制50M以內(nèi)）

參考答案:

null

寫出下面電路的輸出F表達(dá)式并化簡，根據(jù)輸入波形畫出輸出波形。(請注意：該題作答需要上傳附件，限制50M以內(nèi)）

參考答案:

null

寫出下面電路的輸出F表達(dá)式并化簡，根據(jù)輸入波形畫出輸出波形。(請注意：該題作答需要上傳附件，限制50M以內(nèi)）

參考答案:

null

第三章測試

4位加法器，包括加數(shù)、被加數(shù)、進(jìn)位輸入共幾個(gè)輸入端？包括和、進(jìn)位輸出共幾個(gè)輸出端？（）

參考答案:

9，5

n位數(shù)值比較器，有幾個(gè)輸出端？（）

參考答案:

3

下面說法錯(cuò)誤的是。（）

參考答案:

優(yōu)先編碼器允許同時(shí)多個(gè)輸入，但編碼器只對級別低的輸入進(jìn)行編碼，對級別高的不予理睬。

譯碼器和編碼器是人機(jī)對話必不可少的器件，74LS138又稱3-8譯碼器，其8個(gè)輸出為反碼輸出，下面說法正確的是（）。

參考答案:

允許譯碼時(shí)輸出只有其一為低電平，禁止時(shí)輸出都為高電平。

二進(jìn)制譯碼器又稱n—2n線譯碼器，因此四位二進(jìn)制譯碼器各有幾個(gè)輸入、輸出端？（）

參考答案:

4，16

發(fā)光二極管LED顯示譯碼器又稱4—7線譯碼，包括共陰和共陽接法，共陰和共陽的驅(qū)動(dòng)電平分別為（）

參考答案:

高電平，低電平

數(shù)據(jù)選擇器又稱多路開關(guān)，從2n個(gè)輸入中選擇一路輸出，對應(yīng)地址碼位數(shù)為（）位。

參考答案:

n

數(shù)據(jù)分配器把數(shù)據(jù)D根據(jù)地址碼分到2n個(gè)輸出中的其中一個(gè)，數(shù)據(jù)分配器和譯碼器共用芯片，其中1路—8路數(shù)據(jù)分配器應(yīng)選芯片（）？

參考答案:

74LS138

利用中規(guī)模集成芯片完成組合函數(shù)，下面說法正確的是。（）

參考答案:

單輸出函數(shù)選數(shù)據(jù)選擇器，多輸出函數(shù)選譯碼器。

通過增加冗余項(xiàng)消除競爭冒險(xiǎn)，若原表達(dá)式為：可增加冗余項(xiàng)（）。

參考答案:

分析下面電路，列出Y的真值表，求出Y的最簡與或表達(dá)式。(請注意：該題作答需要上傳附件，限制50M以內(nèi)）

參考答案:

null

利用數(shù)據(jù)選擇器完成下面組合函數(shù)設(shè)計(jì)：(請注意：該題作答需要上傳附件，限制50M以內(nèi)）

參考答案:

null

利用譯碼器完成下面組合函數(shù)設(shè)計(jì)：(請注意：該題作答需要上傳附件，限制50M以內(nèi)）

參考答案:

null

第四章測試

下面關(guān)于觸發(fā)器的描述錯(cuò)誤的是()

參考答案:

觸發(fā)器是存儲十進(jìn)制信息的基本邏輯電路。

由與非門構(gòu)成的基本RS觸發(fā)器，其約束條件是()

參考答案:

RS=0

同步D觸發(fā)器又稱一位鎖存器，下面屬于同步D觸發(fā)器的是（）。

參考答案:

觸發(fā)器又稱二分頻電路，它具有的邏輯功能是（）。

參考答案:

翻轉(zhuǎn)

要使JK觸發(fā)器在時(shí)鐘脈沖作用下，實(shí)現(xiàn)輸出，則輸入端信號應(yīng)為（）。

參考答案:

J＝K＝1

為實(shí)現(xiàn)將JK觸發(fā)器轉(zhuǎn)換為D觸發(fā)器，應(yīng)使（）。

參考答案:

J=D,K=

在CP作用下，欲使D觸發(fā)器具有的功能，其D端應(yīng)接（）。

參考答案:

具有置0，置1，保持，翻轉(zhuǎn)四項(xiàng)功能的觸發(fā)器叫（）。

參考答案:

JK觸發(fā)器

對于JK觸發(fā)器，若J=K，則可完成（）觸發(fā)器的邏輯功能。

參考答案:

T

Tˊ觸發(fā)器的輸入時(shí)鐘頻率為120Hz，Q輸出波形的時(shí)鐘頻率為（）。

參考答案:

120Hz

寫出下面觸發(fā)器的輸出表達(dá)式并化簡，根據(jù)輸入波形畫出輸出波形。(請注意：該題作答需要上傳附件，限制50M以內(nèi)）

參考答案:

null

寫出下面觸發(fā)器的輸出表達(dá)式并化簡，根據(jù)輸入波形畫出輸出波形。(請注意：該題作答需要上傳附件，限制50M以內(nèi)）

參考答案:

null

寫出下面觸發(fā)器的輸出表達(dá)式并化簡，根據(jù)輸入波形畫出輸出波形。(請注意：該題作答需要上傳附件，限制50M以內(nèi)）

參考答案:

null

第五章測試

下面關(guān)于時(shí)序邏輯電路，描述錯(cuò)誤的是（）。

參考答案:

時(shí)序邏輯電路任何時(shí)刻的輸出僅僅與該時(shí)刻的輸入有關(guān)。

能自啟動(dòng)的時(shí)序邏輯電路不存在（），但可以有無效狀態(tài)。

參考答案:

無效循環(huán)

二進(jìn)制計(jì)數(shù)器的進(jìn)制N=（）。

參考答案:

下面電路由D觸發(fā)器異步級聯(lián)成計(jì)數(shù)器，其功能是（）。

參考答案:

八進(jìn)制加法

74LS161為十六進(jìn)制加法計(jì)數(shù)器，74LS160為十進(jìn)制加法計(jì)數(shù)器，它倆清零端、置數(shù)端功能是（）。

參考答案:

異步清零，同步置數(shù)

利用74LS161構(gòu)成十進(jìn)制加法計(jì)數(shù)器，如果采用清零端進(jìn)行反饋歸零，最終狀態(tài)的二進(jìn)制碼是（）。

參考答案:

1010

利用74LS160構(gòu)成七進(jìn)制加法計(jì)數(shù)器，如果采用置數(shù)端進(jìn)行反饋歸零，起點(diǎn)是0，最終狀態(tài)的二進(jìn)制碼是（）。

參考答案:

0110

寄存器是同步時(shí)序邏輯電路，由多個(gè)邊沿D觸發(fā)器組成，下面正確的表達(dá)式是（）。

參考答案:

4位右移移位寄存器構(gòu)成扭環(huán)形計(jì)數(shù)器，排列順序?yàn)镼0Q1Q2Q3，若現(xiàn)態(tài)為0011，次態(tài)為（）。

參考答案:

0001

下面狀態(tài)圖為左移環(huán)形計(jì)數(shù)器的是（）。

參考答案:

分析下面電路的計(jì)數(shù)進(jìn)制，并畫出狀態(tài)圖。(請注意：該題作答需要上傳附件，限制50M以內(nèi)）

參考答案:

null

分析下面電路的計(jì)數(shù)進(jìn)制，并畫出狀態(tài)圖。(請注意：該題作答需要上傳附件，限制50M以內(nèi)）

參考答案:

null

分析下面電路的計(jì)數(shù)長度，當(dāng)兩個(gè)芯片分別是74LS160和74LS161時(shí)的計(jì)數(shù)進(jìn)制。

參考答案:

null

第六章測試

555定時(shí)器最基本的應(yīng)用不包括以下哪種電路。（）

參考答案:

D觸發(fā)器

施密特觸發(fā)器和多諧振蕩器分別有（）個(gè)穩(wěn)定狀態(tài)。

參考答案:

2,4

單穩(wěn)態(tài)觸發(fā)器常用的用途不包括：（）

參考答案:

檢測峰值

施密特觸發(fā)器的主要應(yīng)用不包括：（）

參考答案:

定時(shí)

在單穩(wěn)態(tài)工作模式下，555定時(shí)器作為單次觸發(fā)脈沖發(fā)生器工作。當(dāng)觸發(fā)輸入電壓降至VCC的()時(shí)開始輸出脈沖。

參考答案:

1/3

能起定時(shí)作用的電路是()

參考答案:

單穩(wěn)態(tài)觸發(fā)器

用555定時(shí)器構(gòu)成的施密特觸發(fā)器，求vo1的輸出波形。（請注意：該題作答需要上傳附件，限制50M以內(nèi)）

參考答案:

null

第七章測試

D/A轉(zhuǎn)換器的轉(zhuǎn)換精度通常用分辨率和（）來描述。

參考答案:

轉(zhuǎn)換誤差

DAC的轉(zhuǎn)換精度決定于（）。

參考答案:

分辨率和轉(zhuǎn)換誤差

集成DAC應(yīng)用十分廣泛，主要應(yīng)用不包括（）。

參考答案:

電能計(jì)量

模數(shù)轉(zhuǎn)換器的主要應(yīng)用不包括（）。

參考答案:

調(diào)相

n位DAC的分辨率可表示為（）。

參考答案:

計(jì)數(shù)型ADC由一個(gè)計(jì)數(shù)器、比較器和（）組成。

參考答案:

D/A轉(zhuǎn)換器

A/D轉(zhuǎn)換器的轉(zhuǎn)換時(shí)間是指從轉(zhuǎn)換控制信號到來開始，到輸出端得到（）的數(shù)字信號所經(jīng)過的時(shí)間。

參考答案:

穩(wěn)定

ADC0809輸出的是（）。

參考答案:

8位二進(jìn)制碼

第八章測試

PAL的陣列結(jié)構(gòu)特點(diǎn)是()。

參考答案:

與陣列