半導(dǎo)體EDA行業(yè)專題研究-EDA半導(dǎo)體行業(yè)的“七寸”

半導(dǎo)體EDA行業(yè)專題研究：EDA，半導(dǎo)體行業(yè)的“七寸”1.EDA是半導(dǎo)體工業(yè)軟件皇冠上的明珠1.1.EDA提供自動(dòng)化輔助設(shè)計(jì)，是CAD在集成電路領(lǐng)域的分支EDA為集成電路的設(shè)計(jì)、生產(chǎn)等提供自動(dòng)化輔助設(shè)計(jì)能力。EDA

（Electronicdesignautomation），即電子設(shè)計(jì)自動(dòng)化，是指以計(jì)算機(jī)為工具，融合圖形學(xué)、計(jì)算數(shù)學(xué)、微電子學(xué)、拓?fù)溥壿媽W(xué)、材料學(xué)及人工智能等技術(shù)，自動(dòng)完成集成電路的設(shè)計(jì)、綜合、驗(yàn)證、物理設(shè)計(jì)等一系列流程。逐步擴(kuò)大的集成電路規(guī)模以及日益復(fù)雜的芯片設(shè)計(jì)推動(dòng)了EDA工具的出現(xiàn)，使EDA成為IC設(shè)計(jì)中不可或缺的工具。從CAD到EDA，EDA工具的發(fā)展經(jīng)歷了三個(gè)階段：1）計(jì)算機(jī)輔助設(shè)計(jì)（CAD）階段。產(chǎn)業(yè)初期，集成電路集成度較低（幾百到上千個(gè)晶體管，設(shè)計(jì)復(fù)雜度也較低。設(shè)計(jì)人員可以通過(guò)手工操作完成電路圖的輸入、布局和布線。20世紀(jì)70年代中期開(kāi)始，隨著集成電路工藝制程的發(fā)展，集成電路中的晶體管數(shù)量不斷增加，更高的集成度提高了芯片設(shè)計(jì)的復(fù)雜程度。此時(shí)，可編程邏輯設(shè)計(jì)技術(shù)的出現(xiàn)使芯片設(shè)計(jì)自動(dòng)化成為可能，芯片設(shè)計(jì)人員開(kāi)始使用計(jì)算機(jī)輔助設(shè)計(jì)（CAD）進(jìn)行集成電路版圖編輯、PCB布局布線，相繼出現(xiàn)了許多二維CAD、三維系統(tǒng)分析與設(shè)計(jì)（SAD）軟件。2）計(jì)算機(jī)輔助工程（CAED）階段。20世紀(jì)80年代，集成電路的進(jìn)一步發(fā)展對(duì)芯片設(shè)計(jì)提出了更高的要求，芯片設(shè)計(jì)復(fù)雜性大大增加，設(shè)計(jì)師依靠手工難以完成相關(guān)工作。此時(shí)，該領(lǐng)域內(nèi)出現(xiàn)了使用編程語(yǔ)言進(jìn)行芯片設(shè)計(jì)的思路，設(shè)計(jì)師開(kāi)始通過(guò)編程語(yǔ)言設(shè)計(jì)、驗(yàn)證電路，然后利用邏輯綜合工具得到底層物理設(shè)計(jì)。利用CAE軟件，設(shè)計(jì)師可以對(duì)設(shè)計(jì)上存在的錯(cuò)誤做出提前的預(yù)判，可以在產(chǎn)品投入生產(chǎn)之前預(yù)知產(chǎn)品功能和性能。到了80年代后期，EDA工具已經(jīng)可以進(jìn)行設(shè)計(jì)描述、綜合與優(yōu)化和設(shè)計(jì)結(jié)果驗(yàn)證。3）電子設(shè)計(jì)自動(dòng)化（EDA）階段。20世紀(jì)90年代以后，在摩爾定律的大框架下，半導(dǎo)體開(kāi)始走入大規(guī)模集成電路時(shí)代，基于先進(jìn)工藝節(jié)點(diǎn)的集成電路規(guī)?？蛇_(dá)到數(shù)十億個(gè)晶體管，芯片集成度越來(lái)越高，芯片設(shè)計(jì)也日益復(fù)雜。傳統(tǒng)的手工設(shè)計(jì)、CAD和CAED軟件難以滿足中大型集成電路設(shè)計(jì)中復(fù)雜而專業(yè)性的新需求，以高級(jí)語(yǔ)言描述、系統(tǒng)及仿真和綜合技術(shù)為特點(diǎn)的EDA軟件應(yīng)運(yùn)而生。相較于CAD和CAED，EDA軟件設(shè)計(jì)更加精細(xì)，保證了芯片設(shè)計(jì)各個(gè)階段、各個(gè)環(huán)節(jié)的準(zhǔn)確性，縮短了設(shè)計(jì)周期、降低了設(shè)計(jì)成本。21世紀(jì)以來(lái)，EDA工具快速發(fā)展，如今已貫穿集成電路設(shè)計(jì)、制造、封測(cè)的全部環(huán)節(jié)。1.2.EDA是集成電路產(chǎn)業(yè)的基石EDA杠桿效應(yīng)顯著，是數(shù)千億美元規(guī)模的集成電路行業(yè)的重要支撐。根據(jù)SEMI的數(shù)據(jù)，2020年EDA行業(yè)的全球市場(chǎng)規(guī)模超過(guò)100億美元，卻撬動(dòng)著年產(chǎn)值超過(guò)4000億美元的集成電路行業(yè)。相較于制造芯片的設(shè)備、生產(chǎn)線、原材料等動(dòng)輒數(shù)億美元的花銷，EDA工具在集成電路企業(yè)的采購(gòu)總額中占比較小。但是，作為貫穿集成電路設(shè)計(jì)、制造、封裝、測(cè)試等產(chǎn)業(yè)鏈各個(gè)環(huán)節(jié)的基礎(chǔ)工具，EDA是集成電路產(chǎn)業(yè)的咽喉，將直接影響產(chǎn)品的性能和量產(chǎn)率。一旦EDA這一產(chǎn)業(yè)鏈基礎(chǔ)出現(xiàn)問(wèn)題，整個(gè)集成電路產(chǎn)業(yè)乃至上層運(yùn)行的數(shù)字經(jīng)濟(jì)產(chǎn)業(yè)都會(huì)受到重大影響。伴隨著芯片制程工藝的提升，EDA對(duì)集成電路產(chǎn)業(yè)的影響日益突出。隨著集成電路行業(yè)的快速發(fā)展，芯片持續(xù)向集成化、微小化演進(jìn)，集成電路設(shè)計(jì)和制造的復(fù)雜性日益增加，研發(fā)和制造成本也逐漸攀升。因工藝水平或芯片設(shè)計(jì)失誤而導(dǎo)致的制造失敗將給集成電路企業(yè)帶巨大損失。1.3.EDA產(chǎn)品線繁多，應(yīng)用于集成電路各個(gè)領(lǐng)域根據(jù)設(shè)計(jì)產(chǎn)品的不同，可將EDA工具分為模擬設(shè)計(jì)類、數(shù)字設(shè)計(jì)類、晶圓制造類、封裝類、系統(tǒng)類等五大類。其中系統(tǒng)類又可以細(xì)分為PCB、平板顯示設(shè)計(jì)工具、系統(tǒng)仿真及原型驗(yàn)證和CPLD/FPGA設(shè)計(jì)工具等。1）模擬設(shè)計(jì)類。模擬設(shè)計(jì)類EDA工具主要是用于模擬芯片設(shè)計(jì)環(huán)節(jié)的工具，包括電路設(shè)計(jì)、電路仿真、版圖設(shè)計(jì)、物理驗(yàn)證、寄生參數(shù)提取、射頻設(shè)計(jì)解決方案等產(chǎn)品線。模擬電路的設(shè)計(jì)從設(shè)計(jì)原理圖開(kāi)始，設(shè)計(jì)師需要根據(jù)模擬電路需要實(shí)現(xiàn)的功能要求、設(shè)計(jì)規(guī)范等設(shè)計(jì)合適的電路結(jié)構(gòu)。然后，用電路仿真工具來(lái)模擬電路的功能、性能等，并根據(jù)仿真的結(jié)果不斷優(yōu)化電路設(shè)計(jì)。完成電路仿真后，設(shè)計(jì)師通過(guò)版圖設(shè)計(jì)工具將每個(gè)器件放置到合適位置，并用圖形將各個(gè)器件進(jìn)行正確的連接。之后進(jìn)行物理驗(yàn)證以確保版圖與原理圖一致并且符合晶圓制造的要求。完成物理驗(yàn)證后，設(shè)計(jì)師還需對(duì)版圖進(jìn)行寄生參數(shù)提取，并通過(guò)后仿真來(lái)驗(yàn)證電路實(shí)際工作的各項(xiàng)功能和性能。最后，設(shè)計(jì)師需要進(jìn)行壓降和電流密度等可靠性分析，確保電路工作性能不被影響。2）數(shù)字設(shè)計(jì)類。數(shù)字設(shè)計(jì)類EDA工具主要是用于數(shù)字芯片設(shè)計(jì)環(huán)節(jié)中的工具，包括功能和指標(biāo)定義、架構(gòu)設(shè)計(jì)、RTL編輯、功能仿真、邏輯綜合、靜態(tài)時(shí)序仿真（STA）、形式驗(yàn)證等工具。數(shù)字前端設(shè)計(jì)流程從架構(gòu)設(shè)計(jì)開(kāi)始，設(shè)計(jì)師根據(jù)對(duì)芯片功能和性能參數(shù)的要求給出設(shè)計(jì)方案和架構(gòu)，劃分芯片的功能模塊。然后，通過(guò)硬件語(yǔ)言（HDL，如Verilog）對(duì)芯片功能進(jìn)行描述編碼。之后，利用仿真工具進(jìn)行邏輯仿真，檢驗(yàn)設(shè)計(jì)代碼的正確性。經(jīng)過(guò)仿真驗(yàn)證后，通過(guò)邏輯綜合將設(shè)計(jì)代碼映射到電路結(jié)構(gòu)，輸出描述數(shù)字電路結(jié)構(gòu)的電路網(wǎng)表文件，并進(jìn)行靜態(tài)時(shí)序分析和形式驗(yàn)證，以檢驗(yàn)電路的功能在設(shè)計(jì)轉(zhuǎn)換和優(yōu)化的過(guò)程中保持不變。數(shù)字后端設(shè)計(jì)流程通過(guò)布局布線工具將電路網(wǎng)表中使用到的各種單元和IP在版圖上進(jìn)行合理擺放、連接，形成布局布線后的電路網(wǎng)表和版圖。之后，設(shè)計(jì)師需要對(duì)版圖進(jìn)行寄生參數(shù)提取，分析信號(hào)是否完整，并進(jìn)行物理驗(yàn)證，確認(rèn)設(shè)計(jì)不存在功能和物理規(guī)則上的問(wèn)題。最后進(jìn)行版圖集成，形成最終交付晶圓代工廠生產(chǎn)的版圖。3）晶圓制造類。晶圓制造類EDA工具主要是晶圓廠在工藝平臺(tái)開(kāi)發(fā)和晶圓生產(chǎn)階段應(yīng)用的工具，主要協(xié)助晶圓廠完成半導(dǎo)體器件和制造工藝的設(shè)計(jì)，建立半導(dǎo)體器件的模型并通過(guò)PDK或建立IP和標(biāo)準(zhǔn)單元庫(kù)等方式提供給集成電路設(shè)計(jì)企業(yè)。晶圓制造類工具包括晶圓制造類工具包括工藝與器件仿真工具（TCAD）、器件建模工具、工藝設(shè)計(jì)套件工具

（PDK）、計(jì)算光刻工具、掩膜版校準(zhǔn)工具和良率分析工具等。4）封裝類。封裝類EDA工具主要是用于芯片封裝環(huán)節(jié)的工具，包括封裝設(shè)計(jì)、封裝仿真以及信號(hào)完整性/電源完整性分析（SI/PI）工具。封裝是指把芯片上的接點(diǎn)用導(dǎo)線連接到封裝外殼的引腳上，并用絕緣的塑料或陶瓷材料打包的過(guò)程。封裝不僅實(shí)現(xiàn)了內(nèi)部芯片與外部電路的連接，也起著安裝、固定、密封、保護(hù)芯片及增強(qiáng)電熱性能等方面的作用。5）系統(tǒng)類。系統(tǒng)類EDA工具又可細(xì)分為PCB設(shè)計(jì)工具、平板顯示設(shè)計(jì)工具、系統(tǒng)仿真工具和CPLD/FPGA等可編程器件上的電子系統(tǒng)設(shè)計(jì)工具。其中，PCB設(shè)計(jì)工具主要用于擺放元器件并將元器件的線連接起來(lái)，包括原理圖編輯、版圖設(shè)計(jì)、布局布線、SI/PI仿真、EMC/EMI仿真等工具；平板顯示設(shè)計(jì)工具主要是應(yīng)用于面板的研發(fā)、生產(chǎn)和制造的工具；

系統(tǒng)仿真工具是主要面向系統(tǒng)級(jí)別的仿真工具。按照主要功能劃分，可分為IC設(shè)計(jì)軟件、電子電路設(shè)計(jì)與仿真工具、PCB設(shè)計(jì)軟件、PLD設(shè)計(jì)工具及其他EDA軟件。1）IC設(shè)計(jì)軟件。根據(jù)芯片類型不同，可分為數(shù)字IC、模擬IC和混合IC。IC設(shè)計(jì)軟件涵蓋了不同類型芯片設(shè)計(jì)全流程的各個(gè)環(huán)節(jié)，為用戶提供了從電路到版圖、從設(shè)計(jì)到驗(yàn)證的一站式完整解決方案。IC設(shè)計(jì)軟件主要包括設(shè)計(jì)輸入、設(shè)計(jì)仿真、邏輯綜合、靜態(tài)時(shí)序分析、布局布線、寄生參數(shù)提取、物理驗(yàn)證、模擬電路仿真器等工具。市面上的主要產(chǎn)品有Composer、Viewdraw、Verilog—XL、DesignCompile、FPGAExpress、PrimeTime等。2）電子電路設(shè)計(jì)與仿真工具。利用電子電路設(shè)計(jì)與仿真工具，設(shè)計(jì)師可以根據(jù)設(shè)計(jì)好的電路圖模擬實(shí)際電路的功能、性能等，然后根據(jù)仿真的結(jié)果不斷優(yōu)化電路設(shè)計(jì)。市場(chǎng)上主要的電子電路設(shè)計(jì)與仿真工具包括SPICE/PSPICE、EWB、Matlab、SystemView、MMICAD等。3）PCB設(shè)計(jì)軟件。PCB設(shè)計(jì)軟件是用來(lái)畫板級(jí)電路圖、布局布線以及仿真的工具，主要用于擺放元器件并將元器件的線連接起來(lái)。PCB設(shè)計(jì)軟件種類很多，包括Protel、OrCAD、Viewlogic、PowerPCB、CadencePSD、ExpeditionPCB、ZukenCadStart等。4）PLD設(shè)計(jì)工具。PLD是一種由用戶根據(jù)需要而自行構(gòu)造邏輯功能的數(shù)字集成電路。目前主要有兩大類型：CPLD（ComplexPLD）和FPGA

（FieldProgrammableGateArray）。它們的基本設(shè)計(jì)方法是借助于EDA軟件，用原理圖、硬件描述語(yǔ)言等方法，生成相應(yīng)的目標(biāo)文件，最后用編程器或下載電纜，由目標(biāo)器件實(shí)現(xiàn)。生產(chǎn)PLD的廠家很多，但最有代表性的PLD廠家為ALTERA、Xilinx和Lattice公司，常用的PLD設(shè)計(jì)軟件包括MAX+PLUSII、Vertex—IIPro、ispLSI2000/5000/8000等。2.市場(chǎng)格局高度集中，國(guó)內(nèi)廠商潛力巨大2.1.全球EDA市場(chǎng)規(guī)模穩(wěn)健增長(zhǎng)先進(jìn)工藝的技術(shù)迭代和下游領(lǐng)域需求驅(qū)動(dòng)全球EDA市場(chǎng)規(guī)模穩(wěn)定上升。EDA工具應(yīng)用于集成電路的設(shè)計(jì)、制造及封測(cè)各個(gè)環(huán)節(jié)，其市場(chǎng)需求與集成電路行業(yè)的發(fā)展緊密相關(guān)。近年來(lái)，集成電路產(chǎn)業(yè)技術(shù)迭代較快，日益復(fù)雜化的設(shè)計(jì)及制造要求催生了越來(lái)越多的EDA工具需求，推動(dòng)全球EDA市場(chǎng)發(fā)展。根據(jù)SEMI統(tǒng)計(jì)，2020年全球EDA市場(chǎng)規(guī)模為114.67億美元，同比增長(zhǎng)11.63%，實(shí)現(xiàn)8年CAGR7.28%，呈穩(wěn)定上升趨勢(shì)。根據(jù)VerifiedMarketResearch數(shù)據(jù)，全球EDA市場(chǎng)規(guī)模有望于2028年達(dá)到215.6億美元，2020-2028年8年復(fù)合增速為8.21%。強(qiáng)強(qiáng)聯(lián)合與持續(xù)開(kāi)發(fā)是全球EDA發(fā)展的主要思路。面對(duì)當(dāng)前摩爾定律的困境和集成電路行業(yè)的發(fā)展特點(diǎn)，全球主流EDA技術(shù)發(fā)展呈現(xiàn)兩種思路：1）與全球領(lǐng)先集成電路企業(yè)合作，推動(dòng)工藝節(jié)點(diǎn)向前演進(jìn)和支持不同工藝平臺(tái)的創(chuàng)新應(yīng)用；2）持續(xù)挖掘現(xiàn)有工藝節(jié)點(diǎn)的潛能，不斷進(jìn)行流程創(chuàng)新以縮短產(chǎn)品上市時(shí)間，提升產(chǎn)品競(jìng)爭(zhēng)力。中國(guó)集成電路產(chǎn)業(yè)的快速發(fā)展為國(guó)產(chǎn)EDA提供了巨大的發(fā)展空間。近年來(lái)，受益于產(chǎn)業(yè)政策、產(chǎn)業(yè)環(huán)境、投資支持、行業(yè)需求、人