數(shù)字電子技術(shù)數(shù)電第八章_第1頁(yè)
數(shù)字電子技術(shù)數(shù)電第八章_第2頁(yè)
數(shù)字電子技術(shù)數(shù)電第八章_第3頁(yè)
數(shù)字電子技術(shù)數(shù)電第八章_第4頁(yè)
數(shù)字電子技術(shù)數(shù)電第八章_第5頁(yè)
已閱讀5頁(yè),還剩22頁(yè)未讀 繼續(xù)免費(fèi)閱讀

下載本文檔

版權(quán)說(shuō)明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請(qǐng)進(jìn)行舉報(bào)或認(rèn)領(lǐng)

文檔簡(jiǎn)介

第八章可編程邏輯器件(Programmable

LogicDevice)一、PLD的基本特點(diǎn)1.數(shù)字集成電路從功能上有分為通用型、專用型兩大類2.PLD的特點(diǎn):是一種按通用器件來(lái)生產(chǎn),但邏輯功能是由用戶通過(guò)對(duì)器件編程來(lái)設(shè)定的數(shù)字系統(tǒng)8.1

概述二、PLD的發(fā)展和分類PROM是最早的PLDPAL

可編程陣列邏輯FPLA

現(xiàn)場(chǎng)可編程邏輯陣列GAL

通用陣列邏輯EPLD

可擦除的可編程邏輯器件FPGA

現(xiàn)場(chǎng)可編程門陣列ISP-PLD

在系統(tǒng)可編程的PLD三、LSI中用的邏輯圖符號(hào)8.2

現(xiàn)場(chǎng)可編程邏輯陣列FPLA一、FPLA的基本電路結(jié)構(gòu)可編程的“與”陣列+可編程的“或”陣列二、時(shí)序邏輯型FPLA的電路結(jié)構(gòu)8.3

PAL(ProgrammableArrayLogic)8.3.1

PAL的基本電路結(jié)構(gòu)一、基本結(jié)構(gòu)形式可編程“與”陣列+固定“或”陣列+輸出電路最簡(jiǎn)單的形式為:二、編程單元出廠時(shí)所有的交叉點(diǎn)均有熔絲8.3.2

PAL的輸出電路結(jié)構(gòu)和反饋形式一.專用輸出結(jié)構(gòu)用途:產(chǎn)生組合邏輯電路二.可編程輸入/輸出結(jié)構(gòu)用途:組合邏輯電路,有三態(tài)控制可實(shí)現(xiàn)總線連接可將輸出作輸入用三.寄存器輸出結(jié)構(gòu)用途:產(chǎn)生時(shí)序邏輯電路四.異或輸出結(jié)構(gòu)時(shí)序邏輯電路還可便于對(duì)“與-或”輸出求反五.運(yùn)算反饋結(jié)構(gòu)時(shí)序邏輯電路可產(chǎn)生A、B的十六種算術(shù)、邏輯運(yùn)算8.4

通用邏輯陣列GAL8.4.1

電路結(jié)構(gòu)形式可編程“與”陣列+固定“或”陣列+可編程輸出電路OLMCOLMC:輸出邏輯宏單元編程單元采用E2CMOS

可改寫常用芯片:GAL16V8GAL20V88.4.2

OLMC數(shù)據(jù)選擇器器件名稱與陣列或陣列PROMFPLAPALGAL固定可編程一次可編程一次可編程多次可編程一次可編程一次固定可編程多次4種低密度PLD的結(jié)構(gòu)特點(diǎn):8.5

可擦除的可編程邏輯陣列EPLD一、結(jié)構(gòu)特點(diǎn)相當(dāng)于“與-或”陣列(PAL)

+OLMC二、采用CMOS和UVEPROM工藝功耗低、集成度高8.6

復(fù)雜可編程邏輯器件CPLD基本結(jié)構(gòu)可編程邏輯模塊+輸入/輸出模塊+可編程內(nèi)部連線陣列多采用E

2CMOS

工藝制作8.7

現(xiàn)場(chǎng)可編程門陣列FPGA一、基本結(jié)構(gòu)IOBCLB互連資源SRAM1.

IOB可以設(shè)置為輸入/輸出;輸入時(shí)可設(shè)置為:同步(經(jīng)觸發(fā)器)異步(不經(jīng)觸發(fā)器)2.

CLB本身包含了組合電路和觸發(fā)器,可構(gòu)成小的時(shí)序電路將許多CLB組合起來(lái),可形成大系統(tǒng)3.

互連資源4.

SRAM分布式每一位觸發(fā)器控制一個(gè)編程點(diǎn)二、編程數(shù)據(jù)的裝載數(shù)據(jù)可先放在EPROM或PC機(jī)中通電后,自行啟動(dòng)FPGA內(nèi)

部的一個(gè)時(shí)序控制邏輯電路,將在EPROM中存放的數(shù)據(jù)

讀入FPGA的SRAM中“裝載”結(jié)束后,進(jìn)入編程設(shè)定的工作狀態(tài)??!每次停電后,SRAM中數(shù)據(jù)消失下次工作仍需重新裝載8.8

在系統(tǒng)可編程通用數(shù)字開關(guān)(ispGDS)8.9 PLD的編程以上各種PLD均需離線進(jìn)行編程操作,使用開發(fā)系統(tǒng)一、開發(fā)系統(tǒng)硬件:計(jì)算機(jī)+編程器軟件:開發(fā)環(huán)境(軟件平臺(tái))VHDL,

Verilog真值表,方程式,電路邏輯圖(Schematic)狀態(tài)轉(zhuǎn)換圖(

FSM)二、步驟抽象(系統(tǒng)設(shè)計(jì)采用Top-Down的設(shè)計(jì)方法)選定PLD選定開發(fā)系統(tǒng)編寫源程序(或輸入文件)調(diào)試,運(yùn)行仿真,產(chǎn)生下載文件下載測(cè)試

溫馨提示

  • 1. 本站所有資源如無(wú)特殊說(shuō)明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請(qǐng)下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請(qǐng)聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁(yè)內(nèi)容里面會(huì)有圖紙預(yù)覽,若沒(méi)有圖紙預(yù)覽就沒(méi)有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 人人文庫(kù)網(wǎng)僅提供信息存儲(chǔ)空間,僅對(duì)用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理,對(duì)用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對(duì)任何下載內(nèi)容負(fù)責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請(qǐng)與我們聯(lián)系,我們立即糾正。
  • 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時(shí)也不承擔(dān)用戶因使用這些下載資源對(duì)自己和他人造成任何形式的傷害或損失。

評(píng)論

0/150

提交評(píng)論