計組全部課件3第三章習題課

第三章

習題講解P111P113習題3、7

題習題22、24題(虛擬存儲器)21、位擴展要點：（1）芯片的地址線A、讀寫控制信號WE#、片選信號CS#分別連在一起；（2）芯片的數(shù)據(jù)線D分別對應于所搭建的存儲器的高若干位和低若干位。復習:

存儲器容量的擴充1MB

RAM8I/O……A0D07I/O6I/O5I/O4I/O3I/O2I/O11Mⅹ1I/O中央處理器

(CPU)數(shù)據(jù)總線地址總線D7A19WE1）字長位數(shù)擴展42、字擴展要求：用1K×８位的SRAM芯片

2K×8位的SRAM存儲器復習:

存儲器容量的擴充52、字擴展分析地址：A10用于選擇芯片A9~A0用于選擇芯片內(nèi)的某一存儲單元62、字擴展容量=211×8位舉例驗證:–讀地址為0的存儲單元的內(nèi)容–讀地址為10…0的存儲單元的內(nèi)容2）字存儲容量擴展題3-3(1)：16K*8位的DRAM芯片構(gòu)成64K*32位存儲器，求該存儲器的組成邏輯框圖8×16KD24～D31D16～D23D8～D15D0～D7D0～D31A0～A13CS3CS2CS1CS02:4

譯碼器CS3

CS2

CS1

CS0A14

A15解：16K*8位的DRAM芯片中，存儲電路由128行×128列的存儲矩陣組成。隱含條件:單元刷新間隔是2ms。題3-3(2)：設存儲器讀/寫周期為0.5μs,CPU在1μs內(nèi)至少要訪問一次，求刷新方式?集中式刷新分散式刷新異步式刷新集中式刷新在2ms單元刷新間隔時間內(nèi)，集中對128行刷新一遍，所需時間128×500ns=64μs，其余時間則用于訪

問操作。在內(nèi)部刷新時間（64μs）內(nèi)，不允許訪存，這段時間被稱為死時間。分散式刷新在任何一個存儲周期內(nèi)，分為訪存和刷新兩個子周期。訪存時間內(nèi)，供CPU和其他主設備訪問。在刷新時間內(nèi)，對DRAM的某一行刷新。存儲周期為存儲器存儲周期的兩倍，即500ns×2＝1μs刷新周期縮短，為128×1μs

＝128μs。在2ms的單元刷新間隔時間內(nèi)，對DRAM刷新了2ms÷128μs遍。異步刷新采取折中的辦法，在2ms內(nèi)分散地把各行刷新一遍。避免了分散式刷新中不必要的多次刷新，提高了整機速度；同時又解決了集中式刷新中“死區(qū)”時間過長的問題。刷新信號的周期為2ms/128=15.625μs。讓刷新電路每隔15μs產(chǎn)生一個刷新信號，刷新一行。異步式刷新題3-7：ROM區(qū)域0000H~3FFFH,8K*8位的RAM芯片構(gòu)成40K*16位的RAM存儲區(qū),起始地址6000H,RAM芯片有/CS和/WE控制線，CPU地址總線A15~A0，數(shù)據(jù)總線D15~D0，控制信號/R/W和/MREQ（訪存），求：（1）地址譯碼方案ROM空RAM1RAM2RAM3RAM4RAM50000H4000H6000H8000HA000HC000HE000HFFFFH解：RAM1~5分別由2片8K*8位的

RAM芯片并聯(lián)而成.題3-7求：（2）邏輯連接圖A13A15ROMA14Y0

Y1

Y2

Y3

Y43:8

譯碼器Y5

Y6

Y7RAM1RAM2RAM3RAM4RAM5CPURAM1RAM2RAM3RAM4RAM5A0～A12D0～D15D0～D7D8～D15CSMREQWER/WMREQA13A14A15ENA13

CS15三、存儲器的層次結(jié)構(gòu)訪問速度越來越快存儲容量越來越大，每位的價格越來越便宜16存儲器的主要性能特性比較存儲器層次通用寄存器Cache主存儲器磁盤存儲器脫機存儲器存儲周期<10ns10～60ns60～300ns10～30ms2～20min存儲容量<512B8KB～2MB32MB～1GB1GB～1TB5GB～10TB價格很高較高高較低低材料工藝ECLSRAMDRAM磁表面磁、光等ms（毫秒），μs（微秒），ns（毫微秒）1s=1000ms，1ms=1000

μs171、Cache的特點Cache是指位于CPU和主存之間的一個高速小容量的存儲器，一般由SRAM構(gòu)成。Cache功能：用于彌補CPU和主存之間的速度差異，提高CPU訪問主存的平均速度。設置Cache的理論基礎，是程序訪問的局部性原理:CPU執(zhí)行程序所使用的存儲單元是相對集中或小批簇聚于相鄰單元中。Cache的內(nèi)容是主存部分內(nèi)容的副本，Cache的功能均由硬件實現(xiàn)，對程序員是透明的。輔助硬件主存MSCache外存CPUcache題22被訪問字在cache中概率：0.9不在cache中在主存中的概率：(1-0.9)*0.6=0.06不在cache也不在主存的概率：1-0.9-0.06=0.04故該系統(tǒng)中訪問一個字的平均時間：15*0.9+(15+60)*0.06+(15+60+10M)*0.04=

400021

ns233、Cache的命中率命中率指CPU訪問主存數(shù)據(jù)時，命中Cache的次數(shù)，占全部訪問次數(shù)的比率；失效率就指不命中Cache的次數(shù)，占全部訪問次數(shù)的比率。命中率h取決于程序的行為、Cache的容量、組織方式、塊大小。在一個程序執(zhí)行期間，設Nc表示Cache完成存取的總次數(shù)，Nm表示主存完成存取的總次數(shù)，則命中率：NcNc

+

Nmh=ta

=

htc

+（1

-

h）tm若tc表示Cache的訪問時間，tm表示主存的訪問時間，則Cache/主存系統(tǒng)的平均訪問時間ta為：表示主存慢于cache的倍率,

e表示訪問效率，tc11r

+

(1-

r)h==ta

htc

+

(1-

h)Tm

h

+

(1-

h)re

=

tc

=式中(r=5~10為宜)tcr

=

tm為提高訪問效率，命中率h越接近1越好，r值以5—10為宜，不宜太大。命中率h與程序的行為、cache的容量、組織方式、塊的大小有關。tc設r

=tmta

表示平均訪問周期,

則有:Cache/主存系統(tǒng)的訪問效率e:【例5】CPU執(zhí)行一段程序時，cache完成存取的次數(shù)為1900次，主存完成存取的次數(shù)為100次，已知cache存取周期為50ns，主存存取周期為250ns，求cache/主存系統(tǒng)的效率和平均訪問時間?！窘狻?

=

0.95NC

+

NM

1900

+100NC

1900h

=tc

50nsr

=

tm

=

250ns

=

51

1=

83.3

0

0=r

+

(1-

r)h

5

+

(1-

5)·0.95e

=e0.833=

60

ns=

50

nsta

=

tc平均周期ta訪問效率e命中率h主存慢于

cache的倍率

r26Cache的原理圖27二、主存與Cache的地址映射方式討論的問題：如何根據(jù)主存地址，判斷Cache有無命中并變換為Cache的地址，以便執(zhí)行讀寫。有三種地址映射方式：1、全相聯(lián)映射2、直接映射3、組相聯(lián)映射討論前提：Cache的數(shù)據(jù)塊稱為行，主存的數(shù)據(jù)塊稱為塊，行與塊是等長的；主存容量為2m塊，Cache容量為2c行，每個字塊中含2b字。虛實地址的變換過程（段式）虛實地址的變換過程（頁式）虛實地址的變換過程（段頁式）轉(zhuǎn)換后援緩沖器(TLB)/快表由于頁表通常在主存中，因而即使邏輯頁已經(jīng)在主存中，也至少要訪問兩次物理存儲器才能實現(xiàn)一次訪存，這將使虛擬存儲器的存取時間加倍。為了避免對主存訪問次數(shù)的增多，可以對頁表本身實行二級緩存，把頁表中的最活躍的部分存放在高速存儲器中，組成快表。這個專用于頁表緩存的高速存儲部件通常稱為轉(zhuǎn)換后援緩沖器(TLB)。保存在主存中的完整頁表則稱為慢表。轉(zhuǎn)換后援緩沖器(TLB)/快表虛地址長度：5+10=15位實地址長度：14位（16KB）虛地址

0AC5(H)=

00010

1011000101虛頁2，對應實頁4，對應的實地址：0100

1011000101

即12C5(H)虛地址1AC5(H)=00110

1011000101虛頁6，無對應實頁，發(fā)生頁面中斷：題2445高速存儲器解決問題：彌補CPU與主存速度上的差異。從存儲器角度，解決問題的有效途徑：主存采用更高速的技術來縮短存儲器的讀出時間，或加長存儲器的字長；在CPU和主存之間加入一個高速緩沖存儲器（Cache），以縮短讀出時間；采用并行操作的多端口存儲器；在每個存儲器周期中存取幾個字（多體交叉存儲）?？臻g并行：雙端口存儲器

時間并行：多體交叉存儲器同一個存儲體具有兩套相互獨立的讀寫控制電路，地址寄存器ARL、ARR和數(shù)據(jù)寄存器DRL、DRR。圖3.28雙端口存儲器框圖ARLDRL讀寫電路L譯碼器L存

儲

體譯碼器RDRR讀寫電路RARR判別邏輯ABABDBDBCBCB一、雙端口存儲器（1）順序方式模塊板容量：16KB，板內(nèi)地址碼A13~A0A15A14

經(jīng)譯碼產(chǎn)生選板信號。特點：只需要一套電路 （AR，DR和讀/寫控制）帶寬僅為，T1－存儲周期T012…16383456163816381638…3276890327632763277…49157

1234491549154915…65535模塊號15 14

130數(shù)據(jù)寄存器DB(8位)圖3.29順序方式內(nèi)存地址M1M0M2M3二、多體交叉存儲器(2)交叉方式字AR0AR115…4i+1AR226…4i+2AR337…4i+3模塊號15 2

1

0內(nèi)存地址AB………04…4i+0…65532655336553465535M1M2M3M0DR0DR1DR2DR3DB（8位）圖3.30交叉方式模m交叉編址（m=2n，n為正整數(shù)）AMj＝m×i＋ji＝0,1…（L－1）是單模塊的單元順序號；

j＝0,1…（m－1）是模塊的編號。分布在相鄰模塊特點：①連續(xù)的存儲單元依次內(nèi)。②用硬件的冗余換取速度。二、多體交叉存儲器3、多模塊存儲器工作的時間關系(1)等間隔時間啟動mt

=

T于式中：T——存儲周期m

=T

稱為交叉存取度t交叉存儲器要求模塊數(shù)必須大于或等

m,確保再次啟動某模塊時,前次操作已完成.(2)理想情況下，交叉存儲器讀取m個字所需時間t1

=

T

+(m

-1)tm

T順序方式：t2

＝其中，T

為存儲周期，τ

總線傳送周期。由于t1<t2

,交叉存儲器的帶寬確實大大提高了。.【解】順序存儲器和交叉存儲器連續(xù)讀出m=4個字的信息總量：q＝64位×4＝256位①順序方式和交叉方式讀出4個字所需時間分別是t1

＝mT=4×200＝800（ns）t2

＝T+(m－1)

τ