關(guān)于MOS管開(kāi)關(guān)時(shí)電壓電流波形問(wèn)題_第1頁(yè)
關(guān)于MOS管開(kāi)關(guān)時(shí)電壓電流波形問(wèn)題_第2頁(yè)
關(guān)于MOS管開(kāi)關(guān)時(shí)電壓電流波形問(wèn)題_第3頁(yè)
關(guān)于MOS管開(kāi)關(guān)時(shí)電壓電流波形問(wèn)題_第4頁(yè)
關(guān)于MOS管開(kāi)關(guān)時(shí)電壓電流波形問(wèn)題_第5頁(yè)
已閱讀5頁(yè),還剩4頁(yè)未讀, 繼續(xù)免費(fèi)閱讀

下載本文檔

版權(quán)說(shuō)明:本文檔由用戶(hù)提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請(qǐng)進(jìn)行舉報(bào)或認(rèn)領(lǐng)

文檔簡(jiǎn)介

第第頁(yè)關(guān)于MOS管開(kāi)關(guān)時(shí)電壓電流波形問(wèn)題關(guān)于MOS管開(kāi)關(guān)時(shí)電壓(電流)波形問(wèn)題

如圖,為什么在Vce下降前ic就開(kāi)始上升了呢?

這里就用(MOSFET)代替BJT了,所以ids=ic,Vds=Vce,Coss也就是Cds代表輸出(電容)。簡(jiǎn)單來(lái)說(shuō)就是當(dāng)MOS管一開(kāi)始導(dǎo)通時(shí)輸出電容Coss還保持Vds電壓,隨著Ids電流越來(lái)越大,Vds電壓終于保持不住,開(kāi)始下降。直到管子完全開(kāi)啟。比較詳細(xì)的開(kāi)啟過(guò)程是由MillerPlateau造成的,這里借用了網(wǎng)上一些解釋MillerPlateau的圖。

階段1,VgsVth,管子開(kāi)啟,Ids從0增加到iL被外部電流源電感鉗住,Coss(Cds)上電壓不能突變,保持Vds。

階段3,進(jìn)入Millerplateau,Vgs>Vth,管子仍然保持開(kāi)啟,Coss開(kāi)始discharge,Vds電壓開(kāi)始下降,于此同時(shí)Cgd開(kāi)始被ig充電。Vg保持不變。

階段4,Vd下降到接近0點(diǎn),ig繼續(xù)給ig充電Cgs和Cgd充電。

階段5,Vg到達(dá)gatedriver預(yù)定的電壓,管子開(kāi)啟過(guò)程完成。

關(guān)斷過(guò)程和開(kāi)啟過(guò)程類(lèi)似,也會(huì)有Millrplateau效應(yīng)。

我們可以看到,如果如果MOS管開(kāi)啟時(shí)VDS上有原始電壓,那么MOS開(kāi)啟過(guò)程中就會(huì)有Ids和Vds的重重,那么會(huì)帶來(lái)SwitchingLoss。

由于Coss上的能量在極短時(shí)間內(nèi)被釋放,電容上能量會(huì)損失掉(換算為L(zhǎng)oss為0.5*Coss*Vds^2*fs),而且只要是非零電壓開(kāi)啟(NonZeroVoltageSwitching),會(huì)給(PCB)和MOS的寄生電感與電容形成的諧振腔(resonanttank)引入比較大的dv/dt或者di/dt激勵(lì),引起比較大的ringing,甚至超過(guò)管子的額定電壓,燒毀管子。

那么我們可以避免這種情況的發(fā)生嗎?答案是可以的,也就是很多人提到的ZeroVoltageSwitching,雖然會(huì)付出一定的代價(jià)。我們先看如何能實(shí)現(xiàn)軟開(kāi)關(guān)開(kāi)啟ZeroVoltageSwitchingTurnon。

實(shí)現(xiàn)ZVSturnon很簡(jiǎn)單,只需要在我們開(kāi)啟管子前,Vds上的電壓為零就好,這樣Ids和Vds就沒(méi)有重疊了,turnonswitchingloss為零,沒(méi)有highdi/dt,dv/dt問(wèn)題,沒(méi)有ringing!那么如何實(shí)現(xiàn)ZVSturnon呢?

分兩種情況討論:1為PWMconver(te)r,2為resonantconverter(諧振變換器)。

一、對(duì)于PWMconverter,就拿最簡(jiǎn)單的兩個(gè)管子的halfbridge(其實(shí)也就是buckconverter)做例子。

對(duì)于halfbridge實(shí)現(xiàn)ZVSturnon,我們希望當(dāng)上管Q1開(kāi)啟時(shí)電流是流進(jìn)switchingnode(vsw)的,也就是圖中電感電流為負(fù)值,當(dāng)下管Q2開(kāi)啟時(shí)我們希望電流是流出switchingnode(vsw)的,也就是電感電流為正值。

為什么這樣就可以實(shí)現(xiàn)ZVSturnon了呢?我們就看上管Q1開(kāi)啟過(guò)程。如果電感電流iL為負(fù),這時(shí)候我們先關(guān)閉Q2,這時(shí)候Q1還未開(kāi)啟,在這個(gè)de(ad)(ti)me中il會(huì)chargeQ2的Coss,使Vsw抬高到Vin,當(dāng)然不能超過(guò)Vin,因?yàn)镼1的body(diode)會(huì)導(dǎo)通,鉗位住Vsw到Vin,這時(shí)候Q1的Vds就是Vin-Vsw=0,這時(shí)候我們開(kāi)啟Q1就實(shí)現(xiàn)ZVS了。

同理對(duì)于Q2開(kāi)啟時(shí),如果電感電流為正,那么當(dāng)首先關(guān)閉Q1管時(shí),Vsw就會(huì)被電感電流拉低到0,因?yàn)閕L>0,Q2的Coss會(huì)discharged到0,然后再開(kāi)啟Q2,就可以達(dá)到ZVS了。

這里有一張其他Topology的PWMconverter的波形圖,也和buck(工作原理)類(lèi)似,大概可以看看基本原理,也就是電感電流為負(fù)時(shí),Q1可以實(shí)現(xiàn)ZVS,讓Vsw的ringing比較小。而當(dāng)電感電流為正時(shí),實(shí)現(xiàn)不了ZVS,Vsw的ringing就比較大了。

二、對(duì)于resonantconverter,其實(shí)道理類(lèi)似,我們也希望在我們開(kāi)啟管子前,Vds上的電壓為零。那么對(duì)于resonantconverter的halfbridge,我們希望看到的imp(eda)nce為inductive,也就是感性的,這樣switchingnode流出的電流I就會(huì)滯后于電壓V,現(xiàn)在ZVSturnon。

這是因?yàn)槿绻娏鱅是滯后與電壓V的,這樣在Q1開(kāi)啟之前電流I為負(fù)值就會(huì)chargeQ2的Coss,同時(shí)dischargeQ1的Coss,讓V到Vin,這樣Q1就實(shí)現(xiàn)ZVSturnon了。Q2開(kāi)啟之前,電流I為正,也會(huì)dischargeQ2的Coss,和chargeQ1的Coss,讓V到0,這樣Q2就實(shí)現(xiàn)ZVS了。

總結(jié)起來(lái),要實(shí)現(xiàn)ZVSturnon,對(duì)于PWM,需要電感電流為負(fù),而且需要足夠的deadtime;對(duì)于resonantconverter,需要impedance為inductive,而且也需要deadtime。

那么有人可能要問(wèn),對(duì)于PWMconverter到底電感電流為多負(fù)?deadtime至少為多少可以保證ZVS?對(duì)于resonantconverter,impedance到底為多少?deadtime為多少可以保證ZVS?

要回答這個(gè)定量問(wèn)題,其實(shí)是不那么簡(jiǎn)單的。對(duì)于PWMconverter,參考quasi-square-waveZVSbuckconverte(rs),我們是可以畫(huà)出stateplane,然后根據(jù)stateplane圖的幾何關(guān)系定量分析出來(lái)的,但是非常繁瑣,常常是七八個(gè)三角函數(shù)等式求解。所以在設(shè)計(jì)上,就讓開(kāi)關(guān)頻率小點(diǎn),電感值小點(diǎn),讓電感電流ripple足夠大,能達(dá)到負(fù)值就差不多了。

對(duì)于resonant

converter,倒是可以簡(jiǎn)單地通過(guò)積分方法,算出i與的積分,讓這個(gè)it積分大于Coss上的charge就行。比如已知impedance,算出V與I的phaseshift,然后換算成時(shí)間td,然后在td上對(duì)電感電流進(jìn)行積分,只要這個(gè)積分大于等于Coss*Vin就行了。

說(shuō)了softswitching,ZVS這么多好處,談?wù)剆oftswitching的弊端。

對(duì)于PWMconverter可以看到為了實(shí)現(xiàn)ZVS,減小了電感值,讓電感電流ripple變大,最終達(dá)到負(fù)值,實(shí)現(xiàn)了ZVS,但是付出的代價(jià)就是inductorcurrent的RMS值變大,各個(gè)元器件的導(dǎo)通損耗(conductionloss)大,所以是犧牲了conductionloss換取switchingloss和小ringing。

而且如果輸出電流越大,我們需要實(shí)現(xiàn)ZVS的難度更大,需要進(jìn)一步增大ripple,造成RMS電流進(jìn)一步增大,很有可能得不償失,造成converter整體效率下降。

對(duì)于resonantconverter,在頻率很高的情況下,有時(shí)候需要讓impedance非常inductive,也就是I滯后于V非常厲害才能有足夠的chargeq來(lái)實(shí)現(xiàn)ZVS,這其實(shí)也是變相降低了有功功率的傳輸,因?yàn)閂和I的phaselag比較大,造成了converter的circulatin

溫馨提示

  • 1. 本站所有資源如無(wú)特殊說(shuō)明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請(qǐng)下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請(qǐng)聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶(hù)所有。
  • 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁(yè)內(nèi)容里面會(huì)有圖紙預(yù)覽,若沒(méi)有圖紙預(yù)覽就沒(méi)有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 人人文庫(kù)網(wǎng)僅提供信息存儲(chǔ)空間,僅對(duì)用戶(hù)上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理,對(duì)用戶(hù)上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對(duì)任何下載內(nèi)容負(fù)責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請(qǐng)與我們聯(lián)系,我們立即糾正。
  • 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時(shí)也不承擔(dān)用戶(hù)因使用這些下載資源對(duì)自己和他人造成任何形式的傷害或損失。

最新文檔

評(píng)論

0/150

提交評(píng)論