集成電路組成任意進制的計數(shù)器

集成電路組成任意進制的計數(shù)器第一頁，共三十七頁，編輯于2023年，星期五

部分常用集成計數(shù)器

第二頁，共三十七頁，編輯于2023年，星期五芯片例：74161，74191，74160，7419074160：十進制加，功能表同74161第三頁，共三十七頁，編輯于2023年，星期五74190：十進制加/減功能表同74191第四頁，共三十七頁，編輯于2023年，星期五任意進制計數(shù)器的設計1、M<N:置零法（復位法）：第M個狀態(tài)SM譯出異步置零端有效的信號,使計數(shù)器立即復位S0

。適用于有異步置零輸入端(74161,74160)

SM僅是短暫的過渡狀態(tài)第五頁，共三十七頁，編輯于2023年，星期五例1同步十進制

同步六進制或：此時狀態(tài)圖？第六頁，共三十七頁，編輯于2023年，星期五置零法的缺點：1.由于SM僅是短暫的過渡狀態(tài)，所以置零信號持續(xù)時間很短，復位不可靠。改進：加基本RS觸發(fā)器。2.要另外產生進位輸出信號第七頁，共三十七頁，編輯于2023年，星期五置數(shù)法：在選定的某一狀態(tài)Si譯出置數(shù)端有效的信號，下一時鐘計數(shù)器置數(shù)，穩(wěn)定狀態(tài)包括Si---適用于有同步置數(shù)輸入端的計數(shù)器（74160/1）；對異步置數(shù)端（74190/1），應在Si+1狀態(tài)譯出置數(shù)端有效的信號，穩(wěn)定狀態(tài)不包括Si+1。具體可分四種情形1.置零；2.置最小值；3.置最大值；4.置中間值（D=X）第八頁，共三十七頁，編輯于2023年，星期五例2以十(74160)六為例(圖略，見圖5.3.37）1.D3D2D1D0=0,需另加進位輸出：C=Q2Q02.D3D2D1D0=0100,3.D3D2D1D0=1001，4.D3D2D1D0=0011，需另加進位輸出：C=Q3問題：若用74190如何設計第九頁，共三十七頁，編輯于2023年，星期五置最大值第十頁，共三十七頁，編輯于2023年，星期五2、M>N*先將計數(shù)容量擴展，必須由兩片以上計數(shù)器組合起來，然后用分別/整體置零/數(shù)法構成M進制計數(shù)器*各片連接方法串行進位方式并行進位方式*串行/異步方式：低位片的進位輸出信號作為高位片的時鐘輸入信號。*并行/同步方式：低位片的進位輸出信號作為高位片的工作狀態(tài)控制信號，兩片時鐘同接CP。第十一頁，共三十七頁，編輯于2023年，星期五分兩種情況：1.M=N1*N2,N1,N2<N

用置數(shù)法或置零法分別將兩個N進制計數(shù)器置成N1,N2進制計數(shù)器，用串行或并行進位方式將它們連接起來即構成M進制計數(shù)器例3.M=100=10*10第十二頁，共三十七頁，編輯于2023年，星期五設計時注意：高位片的時鐘（進位信號）如何給出C10010000產生進位信號第十三頁，共三十七頁，編輯于2023年，星期五例習題5.15,用四位二進制(16進制)設計M進制串行進位方式，兩片分別置數(shù)(置最小值)片1：D3D2D1D0=1001,(在1111時C=1)，1001~1111,N1=7,片2：D3D2D1D0=0111,,0111~1111,N2=9第十四頁，共三十七頁，編輯于2023年，星期五例習題5.15,用四位二進制(16進制)設計M進制串行進位方式，兩片分別置數(shù)(置最小值)片1：D3D2D1D0=1001,(在1111時C=1)，1001~1111,N1=7,片2：D3D2D1D0=0111,,0111~1111,N2=9M=7*9=63,Y:CP=1:63第十五頁，共三十七頁，編輯于2023年，星期五例習題5.16,用兩片十進制設計M進制并行進位方式，片1：，N1=10,片2：D3D2D1D0=0111,,0111~1001,N2=3M=10*3=30第十六頁，共三十七頁，編輯于2023年，星期五例習題5.16,用兩片十進制設計M進制并行進位方式，片1：，N1=10,片2：D3D2D1D0=0111,,0111~1001,N2=3M=10*3=30第十七頁，共三十七頁，編輯于2023年，星期五

2.M為大于N的素數(shù)時，即不能分解為N1*N2用串行或并行進位方式將計數(shù)容量擴展為N’進制計數(shù)器，M<N’,然后用整體置零/數(shù)法構成M進制計數(shù)器.整體置零/數(shù)法，類似前述置零/數(shù)法，不同的是兩(多）片計數(shù)器同時置零/數(shù)例5.3.4兩片74160接成29進制1.整體置零法：在第29狀態(tài)產生的信號第29狀態(tài)：個位是9,即1001(Q3Q2Q1Q0)，十位為2，即Q’3Q’2Q’1Q’0=0010,問題：同置零法，復位不可靠，要另外產生進位輸出信號同時加到兩片的置零端第十八頁，共三十七頁，編輯于2023年，星期五并行進位方式*進位輸出信號在28狀態(tài)譯出為負脈沖第十九頁，共三十七頁，編輯于2023年，星期五第28狀態(tài)產生十位：0010，個位：1000兩片同時置數(shù)---置0若置最大值，則稍復雜些2.整體置數(shù)法第二十頁，共三十七頁，編輯于2023年，星期五例習題5.17,兩片都是四位二進制(16進制)并行進位方式，整體置數(shù)（0）個位片1：Q3Q2Q1Q0=0010（2）,十位片2：Q3Q2Q1Q0=0101（5）,第二十一頁，共三十七頁，編輯于2023年，星期五例習題5.17,兩片都是四位二進制(16進制)并行進位方式，整體置數(shù)（0）個位片1：Q3Q2Q1Q0=0010（2）,十位片2：Q3Q2Q1Q0=0101（5）,M=5*16+2+1=83第二十二頁，共三十七頁，編輯于2023年，星期五減計數(shù)××××HHL加計數(shù)××××HHLDCBADCBA××LLLLLL×××××××HQDQCQBQADCBACPDCPULDRD輸出預置數(shù)據輸入時鐘預置清零異步清零：異步預置數(shù)：其它芯片介紹

雙時鐘4位二進制同步可逆計數(shù)器74LS193

同步加計數(shù)：同步減計數(shù)：RD=1RD=0,LD=0RD=0,LD=1,CPD=1RD=0,LD=1,CPU=1第二十三頁，共三十七頁，編輯于2023年，星期五異步2—5—10進制計數(shù)器74LS290

返回1.74LS290的外引腳圖、邏輯符號及邏輯功能圖5-3174LS2902－5－10進制計數(shù)器

(a)外引腳圖(b)邏輯符號輸出CP輸入異步置數(shù)第二十四頁，共三十七頁，編輯于2023年，星期五

表5-1274LS290功能表

CP1-Q3Q2Q1

5進制

CP0-Q02進制

CP下降沿有效

第二十五頁，共三十七頁，編輯于2023年，星期五2．基本工作方式

（1）二進制計數(shù)：將計數(shù)脈沖由CP0輸入，由Q0輸出圖5-32(a)二進制計數(shù)器

計數(shù)順序計數(shù)器狀態(tài)CP0Q0001120返回第二十六頁，共三十七頁，編輯于2023年，星期五2．基本工作方式

（2）五進制計數(shù)：將計數(shù)脈沖由CP1輸入，由Q3

、Q2、Q1

輸出圖5-32(b)五進制計數(shù)器

計數(shù)順序計數(shù)器狀態(tài)CP1Q3Q2Q1000010012010301141005000第二十七頁，共三十七頁，編輯于2023年，星期五2．基本工作方式

（3）8421BCD碼十進制計數(shù)：將Q0與CP1相連,計數(shù)脈沖CP由CP0輸入

圖5-32(c)8421BCD碼十進制計數(shù)器

計數(shù)計

數(shù)

器

狀

態(tài)順序Q3Q2Q1Q000000100012001030011401005010160110701118100091001100000二進制五進制第二十八頁，共三十七頁，編輯于2023年，星期五2．基本工作方式

（4）5421BCD碼十進制計數(shù)：把CP0和Q3相連，計數(shù)脈沖由CP1輸入

圖5-32(d)5421BCD碼十進制計數(shù)器

計數(shù)計

數(shù)

器

狀

態(tài)順序Q0Q3Q2Q100000100012001030011401005100061001710108101191100100000五進制二進制第二十九頁，共三十七頁，編輯于2023年，星期五

構成六進制計數(shù)器六進制計數(shù)器

先構成8421BCD碼的10進制計數(shù)器；再用脈沖反饋法，令R0A＝Q2、R0B＝Q1。當計數(shù)器出現(xiàn)0110狀態(tài)時，計數(shù)器迅速復位到0000狀態(tài)，然后又開始從0000狀態(tài)計數(shù)，從而實現(xiàn)0000～0101六進制計數(shù)。

第三十頁，共三十七頁，編輯于2023年，星期五異步十進制計數(shù)器——74LS290

74LS290的功能表計數(shù)L×L×計數(shù)×LL×計數(shù)L××L計數(shù)×L×LHLLH×HH××LLLL×L×HHLLLL××LHHQDQCQBQACPR9(2)R9(1)R0(2)R0(1)輸出時鐘置位輸入復位輸入在計數(shù)或清零時，均要求R9(1)和R9(2)中至少一個必須為0。只有在R0(1)和R0(2)同時為1時，才能清零。第三十一頁，共三十七頁，編輯于2023年，星期五返回組成數(shù)字鐘計數(shù)顯示電路

通常數(shù)字鐘需要一個精確的時鐘信號，一般采用石英晶體振蕩器產生，經分頻后得到周期為1秒的脈沖信號CP。

圖5-41數(shù)字鐘“秒”計數(shù)、譯碼、顯示電路

個位十進制×十位六進制＝六十進制加法計數(shù)器

進位信號BCD-七段顯示譯碼器7448