基本功率集成電路工藝課件

2023/7/11第三章基本功率集成電路工藝2023/7/12/112主要內(nèi)容功率集成電路兼容工藝概況PIC的隔離技術(shù)PIC功率器件PN結(jié)的終端技術(shù)主流工藝Bipolar-CMOS-DMOS技術(shù)SPIC工藝例子HV-IC工藝例子2023/7/13/112功率集成電路工藝

功率集成電路內(nèi)部包含低壓控制電路（以低壓CMOS為主）和功率器件兩大部分，要實現(xiàn)低壓和高壓集成在一塊芯片上，基本條件滿足：一方面必須使高低壓器件在電路結(jié)構(gòu)、電性能參數(shù)上兼容;另一方面必須在制備工藝上相互兼容。2023/7/14/112功率集成電路兼容工藝概況NMOS-DMOS兼容工藝CMOS-DMOS兼容工藝Bipolar-CMOS-DMOS兼容工藝 2023/7/15/112功率集成電路工藝

由于一般傳統(tǒng)CMOS或者Bipolar工藝均無法滿足PIC需求，隨著工藝水平的不斷進步，目前出現(xiàn)的PIC兼容工藝主要有：NMOS-DMOS兼容工藝CMOS-DMOS兼容工藝Bipolar-CMOS-DMOS兼容工藝（簡稱BCD工藝）等

20世紀80年代中期，意法半導體（ST）公司率先研制成功BCD工藝技術(shù)，在一套工藝制程能在一個硅片上制造出Bipolar、CMOS和DMOS高壓功率器件。隨著集成電路和微電子工藝的進一步發(fā)展，BCD工藝已成為PIC制造的主流技術(shù)。2023/7/16/112NMOS-DMOS兼容工藝T.Fujihira

等人研制出用于汽車低面(low-side)開關(guān)的自隔離NMOS-DMOS工藝（1991年）2023/7/17/112CMOS-DMOS兼容工藝基于0.18μm標準CMOS工藝的擴展漏MOS結(jié)構(gòu)2023/7/18/112CMOS-DMOS兼容工藝

基于標準0.5μm標準CMOS工藝采用智能電壓擴展技術(shù)的RESURF結(jié)構(gòu)LDMOS。2023/7/19/112CMOS-DMOS與標準CMOS工藝對比次序(a)標準CMOS工藝(b)CMOS-DMOS兼容工藝1P-襯底P-襯底2N阱注入N阱注入3場氧化N-drift注入4N-溝道區(qū)注入P-drift注入5P-溝道區(qū)注入場氧化6柵氧化及多晶硅淀積N-溝道區(qū)注入7NMOS和PMOS源漏注入P-溝道區(qū)注入8…柵氧化及多晶硅淀積9…NMOS和PMOS源漏注入10……2023/7/110/112Bipolar-CMOS-DMOS兼容工藝Bipolar-CMOS-DMOS兼容工藝（簡稱BCD工藝）是一種將Bipolar、CMOS和DMOS晶體管集成在同一塊硅襯底上的工藝。BCD工藝集成DMOS功率器件，不僅不需要額外的封裝和片外整合就可以直接驅(qū)動負載，而且可以達到提高性能、減小成本和降低功耗的目的。2023/7/111/112ST公司的第一代BCD工藝

ST公司開發(fā)的第一代BCD工藝，是在傳統(tǒng)的結(jié)隔離雙極工藝基礎上，兼容縱向DMOS器件的4μm60V

工藝。第一代BCD工藝只需要12塊掩模版，相比普通的雙極工藝并沒有增加很多。基于第一代BCD工藝的PIC產(chǎn)品為L6202和L6203，均為集成DMOS的橋驅(qū)動IC，最大驅(qū)動電流可以達到

3A。2023/7/112/112ST公司的第二代BCD工藝

相比第一代：光刻精度4μm->2.5μm單位面積集成器件650個/mm2->1500個/mm2功率器件的特征導通電阻下降接近一半2023/7/113/112BCD發(fā)展狀況

目前BCD工藝已被廣泛運用于電源管理、顯示驅(qū)動、汽車電子、工業(yè)控制等PIC領(lǐng)域。眾多國內(nèi)外的功率半導體廠商加入到BCD工藝這一領(lǐng)域：STMicroelectronicsPhilipsBCDsemiconductorTexasInstrumentsNationalSemiconductorOnsemiPowerIntegration等等公司。2023/7/114/112ST公司ST公司從1986年開發(fā)出第一代BCD工藝之后，其工藝水平

得到不斷改進和提高。目前ST公司已開發(fā)出一系列用于功

率集成電路制造的BCD工藝，如BCD3、BCD4、BCD5、BCD6。繼BCD6之后，BCD工藝已發(fā)展到采用特征線寬為0.18μm

的BCD8技術(shù)，同時在VLSICMOS工藝基礎上集成功率LDMOS器件（包括N型和P型溝道）。目前ST公司的BCD

系列工藝的PIC產(chǎn)品廣泛運用于通信、消費類電子、汽車電

子等領(lǐng)域。2023/7/115/112國家半導體公司

國家半導體（NationalSemiconductor）公司開發(fā)一系列BCD工藝，其相應產(chǎn)品主要集中在電源管理方面，是全球第一大的穩(wěn)壓器及電壓參考電路供應商。2023/7/116/112BCD工藝幾個發(fā)展方向

目前BCD工藝還向以下幾個方向發(fā)展：

SOI方向與微電子機械系統(tǒng)（MEMS）結(jié)合與SOC系統(tǒng)結(jié)合2023/7/117/112BCD工藝幾個發(fā)展方向SOI方向：利用SOI良好的隔離優(yōu)勢進行高性能和高穩(wěn)定性的PIC產(chǎn)品的實現(xiàn)。目前SOI材料襯底的成本較普通的硅片要高3～6倍，限制

SOI-BCD的進一步發(fā)展。為了將SOI電路的成本降低，ST公司、Atmel公司、Philips

公司等開展相關(guān)研究推出一系列改進的工藝，實現(xiàn)高密度復雜低壓控制電路與高壓DMOS器件的集成。

2023/7/118/112BCD工藝幾個發(fā)展方向與微電子機械系統(tǒng)（MEMS）結(jié)合：MEMS是硅片上制造的傳感器，除特殊刻蝕工藝外其他與功率集成電路的工藝基本相同，從而使它成為目前功率集成電路實現(xiàn)模擬采集的關(guān)注熱點。處于成本考慮，目前功率集成電路和MEMS還是分開制造，然后放在一個基片上進行封裝。2023/7/119/112BCD工藝幾個發(fā)展方向與SOC系統(tǒng)結(jié)合：將微處理器、存儲器、電源管理和數(shù)字信號處理等單元集成在一起的高智能功率系統(tǒng)。這種復雜度的提高，使得基于BCD工藝的電路也開始向模塊化、單元化方向發(fā)展，通過調(diào)用標準單元庫使得SPIC設計更加靈活、方便，縮短設計時間和減小設計費用。2023/7/120/112PIC的隔離技術(shù)自隔離PN結(jié)隔離介質(zhì)隔離隔離技術(shù)比較2023/7/121/112自隔離

自隔離技術(shù)是利用晶體管和襯底之間形成的“天然”PN結(jié)反偏來實現(xiàn)隔離的。

2023/7/122/112PN結(jié)隔離

PN結(jié)隔離技術(shù)是雙極型集成電路中最早采用的隔離技術(shù)，利用N-外延層和P-襯底形成PN結(jié)提供襯底隔離，再用深擴散將每個器件分隔開來。PN結(jié)隔離技術(shù)根據(jù)外延厚度的不同，又可以分為兩種不同的實現(xiàn)方案，一種是采用厚外延技術(shù)，一種是采用薄外延技術(shù)。

2023/7/123/112薄外延PN結(jié)隔離

采用薄外延技術(shù)的PN結(jié)隔離實現(xiàn)的功率器件一般為橫向RESURF結(jié)構(gòu)高壓器件。

2023/7/124/112薄外延PN結(jié)隔離特點高低壓器件可同時實現(xiàn)優(yōu)化；高壓器件的耐壓可以簡單地通過增大或減小漂移區(qū)的長度而改變，因此一種制造工藝便可獲得不同耐壓的最佳化高壓器件；可以實現(xiàn)強抗閂鎖能力的CMOS電路和高性能雙極器件的集成；淺隔離結(jié)易于制作，不會消耗過多芯片有效面積。2023/7/125/112厚外延PN結(jié)隔離

采用厚外延技術(shù)的PN結(jié)隔離實現(xiàn)的功率器件一般為縱向VDMOS結(jié)構(gòu)為主。2023/7/126/112厚外延PN結(jié)隔離VDMOSHVPMOSNMOSPMOS2023/7/127/112厚外延PN結(jié)隔離這種技術(shù)主要優(yōu)點是能利用縱向DMOS管的高電流處理能力。當芯片中采用電流處理能力較大的縱向器件（VDMOS、

NPN和IGBT等）且電極從芯片表面引出時，為了使器件發(fā)揮更佳的性能，降低縱向器件的導通電阻，一般還增加N+埋層和深N+注入工藝。2023/7/128/112介質(zhì)隔離

介質(zhì)隔離就是采用某些半導體工藝技術(shù)使器件間被介質(zhì)隔離，目前已被應用于如FED顯示驅(qū)動、PDP顯示驅(qū)動、汽車電子、馬達驅(qū)動等領(lǐng)域。2023/7/129/112介質(zhì)隔離由于介質(zhì)隔離的寬度不受外延層厚度和擊穿電壓的影響，所以隔離區(qū)可以很小，大大減小硅片的面積，提高封裝密度；由于介質(zhì)隔離的效果非常好，相對PN結(jié)沒有寄生管，寄生電容也非常低，從而減小了串擾和閂鎖效應的發(fā)生，使得設計大大簡化；由于介質(zhì)隔離在高溫下保持較好的隔離性能，從而提高了器件的開關(guān)速度，以便應用于更高速高性能的數(shù)字和模擬電路中；介質(zhì)隔離具有優(yōu)越的電磁兼容（EMC）性和抗輻照性能。2023/7/130/112介質(zhì)隔離同樣介質(zhì)隔離也存在缺點，對于采用SiO2隔離的工藝而言，由于SiO2熱導率比單晶Si要低，在PIC運用時更易造成局部過熱效應，導致器件產(chǎn)生二次擊穿，從而影響PIC性能和可靠性。這就要求設計人員在版圖設計時特別注意。2023/7/131/112隔離技術(shù)比較隔離方式PN結(jié)隔離自隔離介質(zhì)隔離實現(xiàn)成本較高低高工藝難度低低高工藝層次多少多適合器件縱向、橫向器件皆可橫向器件縱向、橫向器件皆可隔離性能較好一般最好干擾和閂鎖抑制較好一般最好隔離占芯片面積大較小最小2023/7/132/112PIC功率器件PN結(jié)的終端技術(shù)弱化表面場（ReducedSurfaceField）技術(shù)場限環(huán)（FieldLimitingRing）技術(shù)場板（FieldPlate）及有關(guān)技術(shù)表面變摻雜（VariationofLateralDoping）技術(shù)輕摻雜（LightlyDopingDrain）技術(shù)2023/7/133/112弱化表面場技術(shù)

RESURF（ReducedSurfaceField）技術(shù)是一種常見的設計橫向高壓器件的工藝技術(shù)，一般稱為弱化表面場技術(shù)或電場緩沖技術(shù)。采用RESURF技術(shù)，可以明顯改善高壓橫向LDMOS、

LIGBT等功率器件的性能（如與耐壓有折衷關(guān)系的fT

和導通電阻Ron等）。2023/7/134/112RESURF技術(shù)原理(a)厚外延結(jié)構(gòu)(b)薄外延RESURF結(jié)構(gòu)2023/7/135/112場限環(huán)（FieldLimitingRing）技術(shù)

為了抑制邊緣曲率效應引起的電場集中，一般在元胞一定距離外，擴散一個或多個浮空P+環(huán)包圍所有的元胞，這就是場限環(huán)技術(shù)。2023/7/136/112場板（FieldPlate）及有關(guān)技術(shù)場板技術(shù)是另一種改變表面電場分布、提高器件耐壓的常用終端結(jié)構(gòu)，既可運用于縱向器件，也可運用于橫向器件。而且，場板技術(shù)經(jīng)常和場限環(huán)、RESURF技術(shù)結(jié)合起來一起使用，來改善表面擊穿特性。場板可以有效地抑制表面電荷引起的低擊穿，增強表面擊穿電壓。從目前的工藝來看，場板主要可分為金屬場板（MetalFieldPlate，簡稱MFP）和阻性場板（ResistiveFieldPlate，簡稱RFP）。2023/7/137/112表面變摻雜技術(shù)

表面變摻雜（VariationofLateralDoping,簡稱VLD）技術(shù)，可以有效地降低表面峰值電場，其電場分布將變得十分平坦，從而提高器件的擊穿電壓。一般的VLD技術(shù)是在結(jié)的邊緣采用多次硼注入工藝和擴散工藝，從而使橫向摻雜濃度發(fā)生變化，表面電場得以減弱。2023/7/138/112表面變摻雜技術(shù)2023/7/139/112輕摻雜技術(shù)

在集成電路工藝中，特別在深亞微米工藝中，輕摻雜

LDD（LightlyDopingDrain）技術(shù)可有效降低橫向電場強度和熱載流子效應。對于PIC而言，LDD技術(shù)同樣可以減小高電場引入的熱載流子效應，從而提高源漏穿通電壓。2023/7/140/112輕摻雜技術(shù)2023/7/141/112輕摻雜技術(shù)2023/7/142/112Bipolar-CMOS-DMOS技術(shù)BCD工藝概念BCD工藝的種類和發(fā)展現(xiàn)狀BCD工藝的最新研究進展SOI技術(shù)2023/7/143/112BCD工藝概念BCD工藝是目前單片功率集成的最常用工藝技術(shù)。它將雙極、CMOS和DMOS晶體管集成在同一硅襯底上的工藝。一套設計良好的將Bipolar、CMOS和DMOS整合在一起的BCD工藝流程，不僅應該讓三類器件在集成之后仍舊發(fā)揮各自的優(yōu)勢，而且相比原有的基礎工藝不應增加太多的工藝步驟。2023/7/144/112BCD工藝的種類和發(fā)展現(xiàn)狀

由于BCD工藝集成的功率器件變化很多，因而以BCD命名的工藝已成為世界上種類最多的工藝系列之一。根據(jù)采用隔離技術(shù)不同，BCD工藝可分為自隔離、

PN結(jié)隔離和介質(zhì)隔離；根據(jù)采用器件不同，BCD工藝基本可分為以雙極工藝為主的BCD工藝和以CMOS工藝為主的BCD工藝2023/7/145/112兩類不同BCD工藝的典型例子以CMOS工藝為主以BJT工藝為主2023/7/146/112BCD工藝發(fā)展分支高壓BCD高功率BCD高密度BCDRF-BCDSOI-BCD2023/7/147/112高壓BCD高壓BCD的運用范圍主要集中于100V～

700V的高壓PIC中。目前集成更多復雜的數(shù)字功能以控制復雜的高壓輸出極是發(fā)展的一個趨勢，減小光刻尺寸將是高壓BCD工藝的發(fā)展方向。2023/7/148/112高壓BCD例子離線BCD技術(shù)的電源芯片2023/7/149/112高功率BCD高功率BCD主要用于40～90V電壓范圍的大電流應用領(lǐng)域。由于該類PIC芯片要處理很大的電流，這就要求功率器件導通電阻要小，因而功率器件所占的芯片面積很大。高功率BCD的發(fā)展方向重點是優(yōu)化功率器件降低導通電阻同時降低成本。在實際過程中，減小工藝光刻尺寸并不能無限制的降低器件導通電阻（如VDMOS器件）。采用Trench技術(shù)的DMOS器件能進一步降低導通電阻，從而節(jié)省芯片面積和降低生產(chǎn)成本。2023/7/150/112高功率BCD例子ST公司的0.8μmBCD4工藝2023/7/151/112高密度BCD受成本、面積和可靠性方面的不斷需求提高，BCD工藝開始向更高集成度方向，這就促使了高密度BCD的發(fā)展。高密度BCD是指通過提高加工精度以減小器件和連線的線條寬度從而能在單位芯片面積上實現(xiàn)更多電路功能，這與目前VLSI電路和標準CMOS工藝發(fā)展方向一致。2023/7/152/112高密度BCD例子典型的高密度BCD工藝有ST公司的BCD5、BCD6和

BCD8工藝，其中BCD5工藝的特征尺寸為0.6μm，

BCD6工藝的特征尺寸為0.35μm，BCD8工藝的特征尺寸為0.18μm，這些工藝都能集成微處理器、非易失型存儲器（如EEPROM）等。2023/7/153/112BCD6工藝2023/7/154/112近年來一些BCD工藝及其電學參數(shù)SOIBCDBCD4BCD5BCD6BCD8Litho(μm)1.00.80.60.350.18DualGateOxideNNYYYCMOSLg(μm)1.00.80.60.350.18CMOS(V)5553.3/51.83.3or5DMOS(Lat./Vert.)LL&VLLLPowerN&PLDMOSYNYYYDMOS(V)30/100/20030/4570/80/9016/20/30/4570/805/12/2045/705/12/2045NVM（非易失性存儲器）--YYYMetalLevels(lastthick)1-22-32-33-4-54-5-62023/7/155/112RF-BCD隨著無線便攜式產(chǎn)品的飛速發(fā)展，RF-BCD已成為目前研究的一個熱點。通過對BCD工藝優(yōu)化，滿足現(xiàn)代射頻集成電路在功率、高速和低成本的需求。ST半導體還在0.18μmCMOS平臺上實現(xiàn)N型和P型互補的RFLDMOS器件，截止頻率分別達到18GHz和

12GHz，擊穿電壓分別為15V和14V。2023/7/156/112BCD工藝的最新研究進展BCD工藝今后的發(fā)展趨勢主要集中在：用于LCD和OLED的HVCMOS-BCD工藝用于RF功率放大器的RF-BCD工藝高性能的SOI-BCD工藝隨著工藝的日益發(fā)展，不同類型的BCD工藝開始慢慢走到了一起，如高密度的BCD工藝采用SOI技術(shù)。2023/7/157/112A-BCD9工藝-0.13μm

采用三柵、最大支持6層金屬的工藝流程，集成功率器件的耐壓達到100V。EHVMOS器件的漂移區(qū)均采用STI結(jié)構(gòu)，這是一種A-BCD工藝新的技術(shù)。2023/7/158/112SOI技術(shù)SOI（Silicon-On-Insulator）表示絕緣襯底上的硅，它將硅做在絕緣層襯底（如藍寶石等）上，或在頂層硅和背襯底之間插入一層埋氧化層。通過在絕緣體上形成半導體薄膜，SOI材料具有了體硅所無法比擬的優(yōu)點，用SOI技術(shù)制造的器件比體硅器件更具有優(yōu)越性。SOI技術(shù)被國際上公認為“二十一世紀的硅集成電路技術(shù)”，具有很大的發(fā)展前景。2023/7/159/112SOI材料的制備

目前SOI材料制備技術(shù)主要以二氧化硅為絕緣層，以硅為襯底層和有源層的SOI材料。其中其中發(fā)展較快的有：注氧隔離（SeparationbyImplantationofOxygen，SIMOX）硅片直接鍵合（Silicon

Direct

Bonding，SDB）智能剝離（Smart-cut）外延層轉(zhuǎn)移（EpoxyLayerTransfer，ELTRAN）等技術(shù)。2023/7/160/112注氧隔離技術(shù)2023/7/161/112注氧隔離技術(shù)SIMOX技術(shù)是在高溫條件下，將高劑量氧離子注入到單晶硅中形成隔離層，在超高溫退火條件下形成頂層硅、二氧化硅埋層、體硅三層結(jié)構(gòu)的新型半導體材料。2023/7/162/112注氧隔離技術(shù)采用SIMOX技術(shù)制備的硅膜均勻性較好，通過調(diào)整氧離子注入能量和劑量的方法可精確控制表面硅層的厚度以及

SiO2埋層的厚度，一般在50～600nm范圍。采用SIMOX技術(shù)制備的離子注入機必須采用大束流注入機，以滿足氧離子大劑量注入的要求。由于氧離子注入深度有限，一般生成的SOI材料硅膜較薄。注入能量為500keV時，SiO2埋層深度為0.5μm；注入能量為1MeV時，SiO2埋層深度為1μm。2023/7/163/112注氧隔離技術(shù)如果要獲得較厚的硅膜，可以采用ESIMOX（EpoxySIMOX）技術(shù)進行實現(xiàn)。即通過在SIMOX的基片上長外延的方法來獲得較厚的頂層硅；SIMOX技術(shù)還存在的缺點就是會引起較多的缺陷以及

Si/SiO2界面質(zhì)量不佳。2023/7/164/112硅片直接鍵合技術(shù)2023/7/165/112硅片直接鍵合技術(shù)硅片直接鍵合SDB技術(shù)也是制備SOI材料的常用方法之一。

SDB技術(shù)是將二片鏡片拋光硅片經(jīng)過適當表面清洗與處理，可以在室溫下直接鍵合，再經(jīng)加熱增加其鍵合強度而成為一個整體。當兩個表面十分平整的硅片放在一起，非?？拷鼤r由于受硅片之間的范德瓦爾斯力的作用，兩個硅片就粘接在一起；然后通過加熱退火，增加硅片之間的鍵合強度。SDB技術(shù)可實現(xiàn)不同晶向、不同摻雜類型、不同雜質(zhì)濃度、不同硅片厚度和帶有SiO2的鍵合，因而具有很強的靈活性。2023/7/166/112硅片直接鍵合技術(shù)

優(yōu)缺點：硅膜質(zhì)量高；氧化層厚度和硅膜厚度可以隨意調(diào)整；適合于大功率器件以及MEMS技術(shù)；硅膜減薄一直是制約該技術(shù)發(fā)展的重要障礙；一般采用機械研磨、化學拋光和等離子輔助化學腐蝕等方法，硅膜厚度的均勻性較難控制。鍵合要用兩片體硅片制成一片SOI片，成本較高。2023/7/167/112智能剝離（Smart-cut）技術(shù)針對SOI材料減薄難點以及硅片直接鍵合技術(shù)效率偏低問題（需要消耗兩塊硅片才能得到一塊SOI材料片），

1995年Bruel就提出采用Smart-cut技術(shù)來解決這個難點。它是在硅片直接鍵合技術(shù)上增加薄層轉(zhuǎn)移技術(shù)。這種方法制得的硅膜均勻性相當好，厚度偏差控制在

10nm以內(nèi)。特別適用于制備薄硅膜、厚埋氧層材料。2023/7/168/112智能剝離（Smart-cut）技術(shù)首先利用H+在硅片中形成氣泡層，H+的能量精確控制硅層厚度。2023/7/169/112智能剝離（Smart-cut）技術(shù)將注H+硅片和硅基片鍵合2023/7/170/112智能剝離（Smart-cut）技術(shù)2023/7/171/112智能剝離（Smart-cut）技術(shù)

鍵合之后，進行兩步熱處理：首先在大約500℃退火使得硅膜和整塊晶片分開；隨后在大約1100℃進行第二次熱處理以加強轉(zhuǎn)移層和基片之間的結(jié)合強度；最后對表面進行化學機械拋光，形成光滑表面的SOI材料基片。2023/7/172/112外延層轉(zhuǎn)移（ELTRAN）技術(shù)外延層轉(zhuǎn)移ELTRAN技術(shù)也是一種薄層轉(zhuǎn)移技術(shù)，它和鍵合技術(shù)一起使用可以得到十分平整的硅膜。ELTRAN技術(shù)的原理就是利用多孔硅表面可以生長平整的外延層，同時引入多孔硅以獲得可控的鍵合晶片的分裂。該技術(shù)能靈活的控制硅膜和埋氧層厚度，從幾十μm

到幾十nm都可以通過改變生長條件而得到，工藝控制較為容易。2023/7/173/112外延層轉(zhuǎn)移（ELTRAN）技術(shù)2023/7/174/112外延層轉(zhuǎn)移（ELTRAN）技術(shù)2023/7/175/112外延層轉(zhuǎn)移（ELTRAN）技術(shù)2023/7/176/112四種SOI制備技術(shù)優(yōu)缺點SDB技術(shù)的SOI材料缺陷密度低，更接近傳統(tǒng)硅片，但界面缺陷和頂層硅的厚度不易控制，適用于制造厚埋氧層材料；SIMOX技術(shù)的SOI材料缺陷密度較高，但表面硅層和埋層二氧化硅厚度可精細控制，只能制備薄硅膜和薄埋氧層的材料；Smart-cut材料是利用H+離子注人，適用于制備薄硅膜和厚埋氧層的材料；ELTRAN技術(shù)的適用范圍最廣。2023/7/177/112SOI-BCD工藝SOI-BCD工藝是在SOI材料硅片上利用挖槽回填介質(zhì)的方法

實現(xiàn)各器件的橫向隔離，然后在絕緣層上硅膜的有源區(qū)制造

高密度的功率集成電路。目前SOI工藝采用的隔離技術(shù)有硅

島隔離、LOCOS隔離、淺槽隔離和厚膜SOI基深槽介質(zhì)隔離

等技術(shù)。SOI隔離比PN結(jié)隔離可以顯著減小隔離區(qū)的寬度，從而減小

了PIC芯片面積，降低了成本。但由于SOI材料本身成本較

高，所以SOI工藝的PIC產(chǎn)品成本還較高。2023/7/178/112SOI-BCD工藝

根據(jù)SOI技術(shù)實現(xiàn)，SOI-BCD工藝分為兩類：一類為全隔離的SOI-BCD結(jié)構(gòu)，埋氧層存在于硅片全部；另一類為PartialSOI-BCD結(jié)構(gòu)，硅片功率器件的下面是

沒有埋氧層的。2023/7/179/112全隔離SOI-BCD工藝2023/7/180/112全隔離SOI-BCD工藝2023/7/181/112PartialSOI-BCD工藝

為了在SOI-BCD工藝更好的發(fā)揮縱向功率器件的性能，有的SOI-BCD工藝集成兩個以上的共電源縱向功率器件，這種結(jié)構(gòu)被稱為PartialSOI-BCD結(jié)構(gòu)。2023/7/182/112PartialSOI-BCD工藝這種結(jié)構(gòu)比其他的常規(guī)深槽SOI結(jié)構(gòu)難度更大，但是大大提高了輸出級功率處理能力，有較強的抗干擾能力，適用于惡劣環(huán)境下的運用。目前日本部分研究機構(gòu)正在開展相關(guān)的研究，并取得一定的研究成果。國內(nèi)方面，中電集團二十四所也提出了兩種PartialSOI-BCD結(jié)構(gòu)，一種采用硅片鍵合技術(shù)，另一種采用SIMOX技術(shù)，并將這兩種結(jié)構(gòu)命名為Semi-SOI結(jié)構(gòu)。2023/7/183/112SPIC工藝例子SPIC工藝特點SPIC外延工藝流程SPIC外延工藝步驟可實現(xiàn)器件2023/7/184/112SPIC工藝特點從SPIC的特點出發(fā)，SPIC要在CMOS和Bipolar基礎上集成功率器件。如果功率管采用縱向器件，那么工藝必須采用外延工藝（或者SOI

工藝），同時還必須增加埋層、隔離等工藝，

從而大大增加工藝兼

容的難度，同時由于隔離的存在使芯片面積變得很大。若采用橫向功率器件，理論上BiCMOS工藝不需要增加任何層次就

可以生成橫向功率器件，但是這樣的橫向功率器件一般耐壓和導通

電阻等性能很難調(diào)整到所需的設計值，特別在500V以上的高耐壓情

況下，PN結(jié)曲率半徑會對橫向擊穿電壓產(chǎn)生很大影響。2023/7/185/112500V的SPIC外延工藝流程2023/7/186/112SPIC外延工藝步驟BLP注入外延版12023/7/187/112SPIC外延工藝步驟P+隔離P阱版2版32023/7/188/112SPIC外延工藝步驟N阱

淡硼P-區(qū)版4版52023/7/189/112SPIC外延工藝步驟場氧多晶硅淀積版6版72023/7/190/112SPIC外延工藝步驟PMOS源漏區(qū)注入NMOS源漏區(qū)注入版8版92023/7/191/112SPIC外延工藝步驟金屬鋁版11版10引線孔2023/7/192/112可實現(xiàn)器件HV-LDMOS一般二極管齊納二極管標準CMO