高二物理競賽課件電路算術(shù)運算電路

電路算術(shù)運算電路

電路算術(shù)運算電路

@在兩個1位二進(jìn)制數(shù)相加時，不考慮低位來的進(jìn)位的相加

---半加

@在兩個二進(jìn)制數(shù)相加時，考慮低位進(jìn)位的相加

---全加加法器分為半加器和全加器兩種。半加器全加器1、半加器和全加器兩個4位二進(jìn)制數(shù)相加:（1）1位半加器（HalfAdder）

不考慮低位進(jìn)位，將兩個1位二進(jìn)制數(shù)A、B相加的器件。

半加器的真值表

邏輯表達(dá)式1000C011110101000SBA

半加器的真值表BABAS+=如用與非門實現(xiàn)最少要幾個門?C=AB

邏輯圖（2）全加器（FullAdder）

1110100110010100全加器真值表

全加器能進(jìn)行加數(shù)、被加數(shù)和低位來的進(jìn)位信號相加，并根據(jù)求和結(jié)果給出該位的進(jìn)位信號。111011101001110010100000CiSiCi-1BiAi

你能用74151\74138設(shè)計全加器嗎?

用這兩種器件組成邏輯函數(shù)產(chǎn)生電路,有什么不同?

于是可得全加器的邏輯表達(dá)式為加法器的應(yīng)用1110100110010100全加器真值表111011101001110010100000CSCBAABC有奇數(shù)個1時S為1；ABC有偶數(shù)個1和全為0時S為0。-----用全加器組成三位二進(jìn)制代碼奇偶校驗器用全加器組成八位二進(jìn)制代碼奇偶校驗器，電路應(yīng)如何連接？（1）串行進(jìn)位加法器如何用1位全加器實現(xiàn)兩個四位二進(jìn)制數(shù)相加？

A3

A2A1

A0+B3

B2

B1

B0=?低位的進(jìn)位信號送給鄰近高位作為輸入信號，采用串行進(jìn)位加法器運算速度不高。2、多位數(shù)加法器0定義兩個中間變量Gi和Pi：Gi=AiBi

（2）超前進(jìn)位加法器

提高運算速度的基本思想：設(shè)計進(jìn)位信號產(chǎn)生電路，在輸入每位的加數(shù)和被加數(shù)時，同時獲得該位全加的進(jìn)位信號，而無需等待最低位的進(jìn)位信號。定義第i位的進(jìn)位信號（Ci

）：Ci=Gi＋Pi

Ci-1

4位全加器進(jìn)位信號的產(chǎn)生：C0=G0+P0C-1

C1=G1+P1C0C1=G1+P1G0+P1P0C-1

C2=G2+P2C1

C2=G2+P2G1+P2

P1G0+P2

P1P0C-1

C3=G3+P3C2=G3+P3

（G2+P2C1)=G3+P3G2+P3P2C1

=G3+P3G2+P3P2(G1+P1C0)

C3=G3+P3G2+P3P2G1+P3P2P1(G0+P0C-1)[Gi=AiBiCi=Gi＋Pi

Ci-1

集成超前進(jìn)位產(chǎn)生