微電子工藝雙極

微電子工藝雙極第1頁(yè)，課件共25頁(yè)，創(chuàng)作于2023年2月2思考題1.與分立器件工藝有什么不同？2.埋層的作用是什么？3.需要幾塊光刻掩膜版(mask)?4.每塊掩膜版的作用是什么？5.器件之間是如何隔離的？6.器件的電極是如何引出的？第2頁(yè)，課件共25頁(yè)，創(chuàng)作于2023年2月3P-Sub襯底準(zhǔn)備（P型）光刻n+埋層區(qū)氧化n+埋層區(qū)注入清潔表面1.襯底準(zhǔn)備

2.第一次光刻——N+隱埋層擴(kuò)散孔光刻

第3頁(yè)，課件共25頁(yè)，創(chuàng)作于2023年2月4P-Sub生長(zhǎng)n-外延隔離氧化光刻p+隔離區(qū)p+隔離注入p+隔離推進(jìn)N+N+N-N-3.外延層淀積4.第二次光刻——P+隔離擴(kuò)散孔光刻第4頁(yè)，課件共25頁(yè)，創(chuàng)作于2023年2月5光刻硼擴(kuò)散區(qū)P-SubN+N+N-N-P+P+P+硼擴(kuò)散5.第三次光刻——P型基區(qū)擴(kuò)散孔光刻第5頁(yè)，課件共25頁(yè)，創(chuàng)作于2023年2月6光刻磷擴(kuò)散區(qū)磷擴(kuò)散P-SubN+N+N-N-P+P+P+PP6.第四次光刻——N+發(fā)射區(qū)擴(kuò)散孔光刻氧化第6頁(yè)，課件共25頁(yè)，創(chuàng)作于2023年2月7光刻引線孔清潔表面P-SubN+N+N-N-P+P+P+PP7.第五次光刻——引線接觸孔光刻

氧化第7頁(yè)，課件共25頁(yè)，創(chuàng)作于2023年2月8蒸鍍金屬反刻金屬P-SubN+N+N-N-P+P+P+PP8.第六次光刻——金屬化內(nèi)連線光刻

第8頁(yè)，課件共25頁(yè)，創(chuàng)作于2023年2月9NPN晶體管剖面圖ALSiO2BPP+P-SUBN+ECN+-BLN-epiP+Epitaxiallayer外延層BuriedLayer第9頁(yè)，課件共25頁(yè)，創(chuàng)作于2023年2月10埋層的作用1.減小串聯(lián)電阻（集成電路中的各個(gè)電極均從上表面引出，外延層電阻率較大且路徑較長(zhǎng)）BP-SubSiO2光刻膠N+埋層N–-epiP+P+P+SiO2N–-epiPPN+N+N+鈍化層N+CECEBB2.減小寄生pnp晶體管的影響第10頁(yè)，課件共25頁(yè)，創(chuàng)作于2023年2月11隔離的實(shí)現(xiàn)1.P+隔離擴(kuò)散要擴(kuò)穿外延層，與p型襯底連通。因此，將n型外延層分割成若干個(gè)“島”。2.P+隔離接電路最低電位，使“島”與“島”之間形成兩個(gè)背靠背的反偏二極管。BP-SubSiO2光刻膠N+埋層N–-epiSiO2P+P+P+SiO2N–-epiPPN+N+N+N+CECEBB鈍化層第11頁(yè)，課件共25頁(yè)，創(chuàng)作于2023年2月12光刻掩膜版匯總埋層區(qū)隔離墻硼擴(kuò)區(qū)磷擴(kuò)區(qū)引線孔金屬連線第12頁(yè)，課件共25頁(yè)，創(chuàng)作于2023年2月13外延層電極的引出歐姆接觸電極：金屬與摻雜濃度較低的外延層相接觸易形成整流接觸（金半接觸勢(shì)壘二極管）。因此，外延層電極引出處應(yīng)增加濃擴(kuò)散。BP-SubSiO2光刻膠N+埋層N–-epiP+P+P+SiO2N–-epiPPN+N+N+鈍化層N+CECEBB金屬與半導(dǎo)體接觸？形成歐姆接觸的方法？低勢(shì)壘，高復(fù)合，高摻雜第13頁(yè)，課件共25頁(yè)，創(chuàng)作于2023年2月1415.2雙極型集成電路的基本制造工藝

在雙極型集成電路的基本制造工藝中，要不斷地進(jìn)行光刻、擴(kuò)散、氧化的工作。

第14頁(yè)，課件共25頁(yè)，創(chuàng)作于2023年2月15雙極型集成電路基本制造工藝步驟（1）襯底選擇

對(duì)于典型的PN結(jié)隔離雙極集成電路，襯底一般選用P型硅。芯片剖面如圖。第15頁(yè)，課件共25頁(yè)，創(chuàng)作于2023年2月16雙極型集成電路基本制造工藝步驟（2）第一次光刻——N+隱埋層擴(kuò)散孔光刻

一般來(lái)講，由于雙極型集成電路中各元器件均從上表面實(shí)現(xiàn)互連，所以為了減少寄生的集電極串聯(lián)電阻效應(yīng)，在制作元器件的外延層和襯底之間需要作N+隱埋層。第16頁(yè)，課件共25頁(yè)，創(chuàng)作于2023年2月17第一次光刻——N+隱埋層擴(kuò)散孔光刻

從上表面引出第一次光刻的掩模版圖形及隱埋層擴(kuò)散后的芯片剖面見(jiàn)圖。第17頁(yè)，課件共25頁(yè)，創(chuàng)作于2023年2月18雙極型集成電路基本制造工藝步驟（3）外延層淀積

外延層淀積時(shí)應(yīng)該考慮的設(shè)計(jì)參數(shù)主要有：外延層電阻率ρepi和外延層厚度Tepi。外延層淀積后的芯片剖面如圖。

第18頁(yè)，課件共25頁(yè)，創(chuàng)作于2023年2月19雙極型集成電路基本制造工藝步驟（4）第二次光刻——P+隔離擴(kuò)散孔光刻

隔離擴(kuò)散的目的是在硅襯底上形成許多孤立的外延層島，以實(shí)現(xiàn)各元件間的電隔離。目前最常用的隔離方法是反偏PN結(jié)隔離。一般P型襯底接最負(fù)電位，以使隔離結(jié)處于反偏，達(dá)到各島間電隔離的目的。第19頁(yè)，課件共25頁(yè)，創(chuàng)作于2023年2月20第二次光刻——P+隔離擴(kuò)散孔光刻

隔離擴(kuò)散孔的掩模版圖形及隔離擴(kuò)散后的芯片剖面圖如圖所示。第20頁(yè)，課件共25頁(yè)，創(chuàng)作于2023年2月21雙極型集成電路的基本制造工藝步驟（5）第三次光刻——P型基區(qū)擴(kuò)散孔光刻

基區(qū)擴(kuò)散孔的掩模版圖形及基區(qū)擴(kuò)散后的芯片剖面圖如圖所示。

第21頁(yè)，課件共25頁(yè)，創(chuàng)作于2023年2月22雙極型集成電路的基本制造工藝步驟（6）第四次光刻——N+發(fā)射區(qū)擴(kuò)散孔光刻此次光刻還包括集電極、N型電阻的接觸孔和外延層的反偏孔。第22頁(yè)，課件共25頁(yè)，創(chuàng)作于2023年2月23第四次光刻——N+發(fā)射區(qū)擴(kuò)散孔光刻

N+發(fā)射區(qū)擴(kuò)散孔的掩模圖形及N+發(fā)射區(qū)擴(kuò)散后的芯片剖面圖如圖所示。

第23頁(yè)，課件共25頁(yè)，創(chuàng)作于2023年2月24雙極型集成電路的基本制造工藝步驟（7）第五次光刻——引線