數(shù)字電子技術(shù)基礎(chǔ) 第三章

數(shù)字電子技術(shù)基礎(chǔ)第三章第1頁，課件共115頁，創(chuàng)作于2023年2月2.1概述常用的門電路在邏輯功能上有:與門、或門、非門、與非門、或非門、與或非門、異或門等幾種。圖3.1.1獲得高、低電平的基本原理單開關(guān)電路互補(bǔ)開關(guān)電路第2頁，課件共115頁，創(chuàng)作于2023年2月圖3.1.2正邏輯與負(fù)邏輯第3頁，課件共115頁，創(chuàng)作于2023年2月一些概念1、片上系統(tǒng)（SoC）2、雙極型TTL電路3、CMOS1961年美國TI公司,第一片數(shù)字集成電路（IntegratedCircuits,IC）。VLSI(VeryLargeScaleIntegration)第4頁，課件共115頁，創(chuàng)作于2023年2月3.2半導(dǎo)體二極管門電路3.2.1半導(dǎo)體二極管的開關(guān)特性圖3.2.1二極管開關(guān)電路第5頁，課件共115頁，創(chuàng)作于2023年2月圖3.2.2二極管的伏安特性可近似用PN結(jié)方程和下圖所示的伏安特性曲線來描述。其中：i為流過二極管的電流。v為加到二極管兩端的電壓。

第6頁，課件共115頁，創(chuàng)作于2023年2月圖3.2.3二極管伏安特性的幾種近似方法第7頁，課件共115頁，創(chuàng)作于2023年2月圖3.2.4二極管的動態(tài)電流波形第8頁，課件共115頁，創(chuàng)作于2023年2月3.2.2二極管與門缺點(diǎn)：1、輸出的高、低電平數(shù)值和輸入的高、低電平數(shù)值不相等。相差一個(gè)二極管的導(dǎo)通壓降。2、輸出端對地接上負(fù)載電阻時(shí)，負(fù)載電阻的改變有時(shí)會影響輸出的高電平。一般僅用作集成電路內(nèi)部的邏輯單元。第9頁，課件共115頁，創(chuàng)作于2023年2月3.2.3二極管或門

存在輸出偏移的問題。只用于集成電路內(nèi)部的邏輯單元。無法制作具有標(biāo)準(zhǔn)化輸出電平的集成電路。第10頁，課件共115頁，創(chuàng)作于2023年2月3.3CMOS門電路3.3.1MOS管的開關(guān)特性 在CMOS集成電路中，以金屬-氧化物-半導(dǎo)體場效應(yīng)晶體管（Metal-Oxide-SemiconductorField-EffectTransistor，簡稱MOS管）作為開關(guān)器件。一、MOS管的結(jié)構(gòu)和工作原理圖3.3.1MOS管的結(jié)構(gòu)和符號第11頁，課件共115頁，創(chuàng)作于2023年2月二、MOS管的輸入特性和輸出特性圖3.3.2MOS管共源接法及其輸出特性曲線

(a)共源接法(b)輸出特性曲線幾個(gè)概念：

1)截止區(qū)。

2)可變電阻區(qū)

3）恒流區(qū)第12頁，課件共115頁，創(chuàng)作于2023年2月圖2.2.13MOS管的轉(zhuǎn)移特性第13頁，課件共115頁，創(chuàng)作于2023年2月三、MOS管的基本開關(guān)電路圖3.3.4MOS管的基本開關(guān)電路第14頁，課件共115頁，創(chuàng)作于2023年2月四、MOS管的開關(guān)等效電路圖3.3.5MOS管的開關(guān)等效電路

(a)截止?fàn)顟B(tài)(b)導(dǎo)通狀態(tài)第15頁，課件共115頁，創(chuàng)作于2023年2月五、MOS管的四種類型1、N溝道增強(qiáng)型2、P溝道增強(qiáng)型3、N溝道耗盡型4、P溝道耗盡型第16頁，課件共115頁，創(chuàng)作于2023年2月圖3.3.6P溝道增強(qiáng)型MOS管第17頁，課件共115頁，創(chuàng)作于2023年2月圖3.3.7P溝道增強(qiáng)型MOS管的漏極特性第18頁，課件共115頁，創(chuàng)作于2023年2月圖3.3.8用P溝道增強(qiáng)型MOS管接成的開關(guān)電路第19頁，課件共115頁，創(chuàng)作于2023年2月圖3.3.9N溝道耗盡型MOS管的符號圖3.3.10P溝道耗盡型MOS管的符號基本概念：1）夾斷電壓2）電壓極性第20頁，課件共115頁，創(chuàng)作于2023年2月3.3.2CMOS反相器的電路結(jié)構(gòu)和工作原理一、CMOS反相器的電路結(jié)構(gòu)圖2.6.1CMOS反相器

（a）結(jié)構(gòu)示意圖（b）電路圖第21頁，課件共115頁，創(chuàng)作于2023年2月二、電壓傳輸特性和電流傳輸特性圖3.3.12CMOS反相器的電壓傳輸特性基本概念：反相器的閾值電壓第22頁，課件共115頁，創(chuàng)作于2023年2月圖3.3.13CMOS反相器的電流傳輸特性第23頁，課件共115頁，創(chuàng)作于2023年2月三、輸入端噪聲容限第24頁，課件共115頁，創(chuàng)作于2023年2月三、輸入端噪聲容限圖3.3.15不同VDD下CMOS反相器的噪聲容限第25頁，課件共115頁，創(chuàng)作于2023年2月圖3.3.15CMOS反相器輸入端噪聲容限與VDD的關(guān)系越高，噪聲容限越大第26頁，課件共115頁，創(chuàng)作于2023年2月3.3.3CMOS反相器的靜態(tài)輸入特性和輸出特性一、輸入特性圖3.3.16CMOS反相器的輸入保護(hù)電路

（a）CC4000系列的輸入保護(hù)電路

（b）74HC系列的輸入保護(hù)電路第27頁，課件共115頁，創(chuàng)作于2023年2月圖3.3.17CMOS反相器的輸入特性

（a）圖3.3.17(a)電路的輸入特性

（b）圖3.3.17(b)電路的輸入特性第28頁，課件共115頁，創(chuàng)作于2023年2月二、輸出特性1、低電平輸出特性圖3.3.18vO=VOL時(shí)CMOS反相器的工作狀態(tài)第29頁，課件共115頁，創(chuàng)作于2023年2月圖3.3.19CMOS反相器的低電平輸出特性第30頁，課件共115頁，創(chuàng)作于2023年2月2.高電平輸出特性圖3.3.20vO=VOH時(shí)CMOS反相器的工作狀態(tài)第31頁，課件共115頁，創(chuàng)作于2023年2月圖3.3.21CMOS反相器的高電平輸出特性第32頁，課件共115頁，創(chuàng)作于2023年2月3.3.4CMOS反相器的動態(tài)特性一、傳輸延遲時(shí)間tPHL、tPLH圖3.3.22CMOS反相器傳輸延遲時(shí)間的定義傳輸延遲時(shí)間：輸出電壓變化落后于輸入電壓變化的時(shí)間。tPHL：輸出由高電平跳變?yōu)榈碗娖降膫鬏斞舆t時(shí)間。tPLH：輸出由低電平跳變?yōu)楦唠娖降膫鬏斞舆t時(shí)間。tPD:經(jīng)常用平均傳輸延遲時(shí)間tPD來表示tPHL和tPLH（通常相等）第33頁，課件共115頁，創(chuàng)作于2023年2月二、交流噪聲容限圖3.3.23CMOS反相器的交流噪聲容限反相器對窄脈沖的噪聲容限—交流噪聲容限遠(yuǎn)高于直流噪聲容限。交流噪聲容限受電源電壓和負(fù)載電容的影響。第34頁，課件共115頁，創(chuàng)作于2023年2月三、動態(tài)功耗動態(tài)功耗：當(dāng)CMOS反相器從一種穩(wěn)定工作狀態(tài)突然轉(zhuǎn)變到另一種穩(wěn)定的過程中，將產(chǎn)生附加的功耗。PD=PC+PTPD為總動態(tài)功耗PC為對負(fù)載電容充放電所消耗的功率PT為兩個(gè)MOS管在短時(shí)間內(nèi)道童所消耗的瞬時(shí)導(dǎo)通功耗圖3.3.24CMOS反相器對負(fù)載電容的充、放電電流第35頁，課件共115頁，創(chuàng)作于2023年2月三、動態(tài)功耗圖3.3.26CMOS反相器的靜態(tài)漏電流

（a）vI=0（b）vI=VDD第36頁，課件共115頁，創(chuàng)作于2023年2月三、動態(tài)功耗PC:負(fù)載電容充放電功耗CL:負(fù)載電容f=1/T為輸入信號的重復(fù)頻率VDD:電源電壓PT:瞬時(shí)導(dǎo)通功耗CPD:功耗電容，由制造商給出。 不是一個(gè)實(shí)際的電容。f=1/T為輸入信號的重復(fù)頻率VDD:電源電壓例3.3.1P91第37頁，課件共115頁，創(chuàng)作于2023年2月3.3.5其他類型的CMOS門電路一、其他邏輯功能的CMOS門電路反相器、或非門、與非門、或門、與或非門、異或門等。圖3.3.27CMOS與非門第38頁，課件共115頁，創(chuàng)作于2023年2月圖3.3.29帶緩沖級的CMOS與非門電路輸入端增設(shè)反相器作為緩沖器。第39頁，課件共115頁，創(chuàng)作于2023年2月圖3.3.28CMOS或非門圖3.3.30帶緩沖級的CMOS或非門電路第40頁，課件共115頁，創(chuàng)作于2023年2月二、漏極開路輸出門電路（OD門）為了滿足輸出電平變換、吸收大負(fù)載電流以及實(shí)現(xiàn)線與連接等需要。圖3.3.31漏極開路輸出的與非門CC40107例3.3.2P96RL不能過大也不能過小。計(jì)算方法如下：RL<=(VDD-VOH)/(nIOH+mIIH)RL>=(VDD-VOL)/(IOL(max)+m’IIL)第41頁，課件共115頁，創(chuàng)作于2023年2月三、CMOS傳輸門圖3.3.35CMOS傳輸門的電路結(jié)構(gòu)和邏輯符號第42頁，課件共115頁，創(chuàng)作于2023年2月圖3.3.36CMOS傳輸門中兩個(gè)MOS管的工作狀態(tài)第43頁，課件共115頁，創(chuàng)作于2023年2月圖3.3.38CMOS雙向模擬開關(guān)的電路結(jié)構(gòu)和符號圖3.3.39CMOS模擬開關(guān)接

負(fù)載電阻的情況C=0時(shí)Vo=0。C=1時(shí)Vo=RL*Vi/(RL+RTG)RTG越小越好，并且希望不受輸入電壓變化。第44頁，課件共115頁，創(chuàng)作于2023年2月四、三態(tài)輸出的CMOS門電路圖3.3.40CMOS三態(tài)門電路結(jié)構(gòu)之一高阻態(tài)。此電路結(jié)構(gòu)總是接在集成電路的輸出端。第45頁，課件共115頁，創(chuàng)作于2023年2月圖3.3.xx

CMOS三態(tài)門電路結(jié)構(gòu)之二

（a）用或非門控制（b）用與非門控制第46頁，課件共115頁，創(chuàng)作于2023年2月圖3.3.xxCMOS三態(tài)門電路結(jié)構(gòu)之三可連接成總線結(jié)構(gòu)。還能實(shí)現(xiàn)數(shù)據(jù)的雙向傳輸。第47頁，課件共115頁，創(chuàng)作于2023年2月3.3.6CMOS電路的正確使用一、輸入電路的靜電防護(hù)1、在存儲和運(yùn)輸CMOS器件時(shí)最好采用金屬屏蔽層作包裝材料，避免產(chǎn)生靜電。2、組裝、調(diào)試時(shí)，應(yīng)使電烙鐵和其他工具、儀表、工作臺面等良好接地。操作人員的服裝、手套等選用無靜電的原料制作。3、不用的輸入端不應(yīng)懸空。第48頁，課件共115頁，創(chuàng)作于2023年2月二、輸入電路的過流保護(hù)由于輸入保護(hù)電路中的鉗位二極管電流容量有限，一般為1mA。1、輸入端接低內(nèi)阻信號源時(shí)，串保護(hù)電阻。2、輸入端有大電容時(shí)，串保護(hù)電阻。3、輸入端接長天線時(shí)，串保護(hù)電阻。第49頁，課件共115頁，創(chuàng)作于2023年2月三、CMOS電路鎖定效應(yīng)的防護(hù)鎖定效應(yīng)（Latch-Up）：又稱可控硅效應(yīng)，是CMOS電路中的一個(gè)特有的問題。發(fā)生鎖定效應(yīng)后會造成器件永久失效。寄生三極管由寄生三極管形成的可控硅效應(yīng)。保護(hù)措施：1、在輸入和輸出端設(shè)置鉗位電路。2、在電源輸入端加去耦電路。3、當(dāng)系統(tǒng)由幾個(gè)電源分別供電時(shí)，各電源的開、關(guān)順序必須合理。第50頁，課件共115頁，創(chuàng)作于2023年2月3.3.7CMOS集成電路的各種系列4000系列HC/HCT系列AHC/AHCT系列VHC/VHCT系列LVC系列ALVC系列第51頁，課件共115頁，創(chuàng)作于2023年2月3.4其他類型的MOS集成電路3.4.1PMOS電路是最初的MOS電路,采用P溝道MOS管組成。兩個(gè)嚴(yán)重的缺點(diǎn)：1、工作速度比較低。2、使用負(fù)電源，輸出電平為負(fù)，不便與TTL電路連接。3.4.2NMOS電路增強(qiáng)型負(fù)載耗盡型負(fù)載（又稱為HMOS電路）第52頁，課件共115頁，創(chuàng)作于2023年2月3.5TTL門電路3.5.1雙極型三極管的開關(guān)特性一、雙極型三極管的結(jié)構(gòu)

圖3.5.1雙極型三極管的兩種類型

(a)NPN型(b)PNP型第53頁，課件共115頁，創(chuàng)作于2023年2月二、雙極型三極管的輸入特性和輸出特性

圖3.5.2雙極型三極管的特性曲線

(a)輸入特性曲線(b)輸出特性曲線飽和區(qū)：截至區(qū)：第54頁，課件共115頁，創(chuàng)作于2023年2月三、雙極型三極管的基本開關(guān)電路圖3.5.3雙極型三極管的基本開關(guān)電路第55頁，課件共115頁，創(chuàng)作于2023年2月圖3.5.4用圖解法分析圖2.2.7電路

(a)電路圖(b)作圖方法負(fù)載線第56頁，課件共115頁，創(chuàng)作于2023年2月四、雙極型三極管的開關(guān)等效電路圖3.5.5雙極型三極管的開關(guān)等效電路

(a)截止?fàn)顟B(tài)(b)飽和導(dǎo)通狀態(tài)第57頁，課件共115頁，創(chuàng)作于2023年2月五、雙極型三極管的動態(tài)開關(guān)特性圖3.5.6雙極型三極管的動態(tài)開關(guān)特性三極管在截至與飽和導(dǎo)通兩種狀態(tài)間迅速轉(zhuǎn)換時(shí)，三極管內(nèi)部電荷的建立和消散都需要一定的時(shí)間。存在輸出對應(yīng)輸入的滯后。第58頁，課件共115頁，創(chuàng)作于2023年2月六、三極管反相器P114圖3.5.7例3.5.1P115計(jì)算電路設(shè)計(jì)是否合理。第59頁，課件共115頁，創(chuàng)作于2023年2月3.5.2TTL反相器的電路結(jié)構(gòu)和工作原理一、電路結(jié)構(gòu)圖3.5.9TTL反相器的典型電路TTL電路：三極管-三極管邏輯電路（）Transistor-TransistorLogic第60頁，課件共115頁，創(chuàng)作于2023年2月二、電壓傳輸特性圖3.5.10TTL反相器的電壓傳輸特性AB段：截止區(qū)。BC段：線性區(qū)。CD段：轉(zhuǎn)折區(qū)。中點(diǎn)為閾值電壓或門檻電壓VTH。DE段：飽和區(qū)。第61頁，課件共115頁，創(chuàng)作于2023年2月三、輸入端噪聲容限第62頁，課件共115頁，創(chuàng)作于2023年2月3.5.3TTL反相器的靜態(tài)輸入特性和輸出特性一、輸入特性圖3.5.11TTL反相器的輸入端等效電路圖3.5.12TTL反相器的輸入特性第63頁，課件共115頁，創(chuàng)作于2023年2月二、輸出特性1、高電平輸出特性圖3.5.13TTL反相器高電平輸出等效電路圖3.5.16TTL反相器高電平輸出特性第64頁，課件共115頁，創(chuàng)作于2023年2月2、低電平輸出特性圖3.5.15TTL反相器低電平輸出特性圖3.5.16TTL反相器低電平輸出特性第65頁，課件共115頁，創(chuàng)作于2023年2月例3.5.2計(jì)算G1門可驅(qū)動多少同樣的門電路負(fù)載第66頁，課件共115頁，創(chuàng)作于2023年2月三、輸入端負(fù)載特性圖3.5.19TTL反相器輸入端負(fù)載特性圖3.5.18TTL反相器輸入端經(jīng)電阻接地時(shí)的等效電路第67頁，課件共115頁，創(chuàng)作于2023年2月例3.5.3計(jì)算Rp的最大允許值第68頁，課件共115頁，創(chuàng)作于2023年2月3.5.4TTL反相器的動態(tài)特性圖3.5.21TTL反相器的動態(tài)電壓波形一、傳輸延遲時(shí)間74系列從導(dǎo)通轉(zhuǎn)換到截止時(shí)的開關(guān)時(shí)間較長。tPLH略大于tPHL。如SN7404的典型參數(shù)：tPHL=8nstPLH=12ns第69頁，課件共115頁，創(chuàng)作于2023年2月二、交流噪聲容限（a）正脈沖噪聲容限（b）負(fù)脈沖噪聲容限圖3.5.22TTL反相器的交流噪聲容限

第70頁，課件共115頁，創(chuàng)作于2023年2月三、電源的動態(tài)尖峰電流圖3.5.23TTL反相器電源電流的計(jì)算

（a）vO＝VOL

的情況（b）vO＝VOH的情況第71頁，課件共115頁，創(chuàng)作于2023年2月圖3.5.24TTL反相器的電源動態(tài)尖峰電流第72頁，課件共115頁，創(chuàng)作于2023年2月圖3.5.25TTL反相器電源尖峰電流的計(jì)算第73頁，課件共115頁，創(chuàng)作于2023年2月圖3.5.26電源尖峰電流的近似波形第74頁，課件共115頁，創(chuàng)作于2023年2月例3.5.4計(jì)算f=5MHz下電源電流的平均值P127第75頁，課件共115頁，創(chuàng)作于2023年2月3.5.5其他類型的TTL門電路一、其他邏輯功能的門電路1、與非門圖3.5.27TTL與非門電路第76頁，課件共115頁，創(chuàng)作于2023年2月圖3.5.28多發(fā)射極三極管

（a）結(jié)構(gòu)示意圖（b）符號及等效電路第77頁，課件共115頁，創(chuàng)作于2023年2月2、或非門圖3.5.29TTL或非門電路第78頁，課件共115頁，創(chuàng)作于2023年2月3、與或非門圖3.5.30TTL與或非門第79頁，課件共115頁，創(chuàng)作于2023年2月4、異或門圖3.5.31TTL異或門第80頁，課件共115頁，創(chuàng)作于2023年2月二、集電極開路輸出的門電路（OC門）圖3.5.32推拉式輸出級并聯(lián)的情況為了實(shí)現(xiàn)線與。輸出級采用集電極開路的三極管結(jié)構(gòu)。第81頁，課件共115頁，創(chuàng)作于2023年2月圖3.5.33集電極開路與非門的電路和圖形符號第82頁，課件共115頁，創(chuàng)作于2023年2月圖3.5.34OC門輸出并聯(lián)的接法及邏輯圖第83頁，課件共115頁，創(chuàng)作于2023年2月例3.5.5P133-P134求RL和合適取值第84頁，課件共115頁，創(chuàng)作于2023年2月三、三態(tài)輸出門電路（TS門）圖3.5.38三態(tài)輸出門的電路圖和圖形符號

（a）控制端高電平有效（b）控制端低電平有效第85頁，課件共115頁，創(chuàng)作于2023年2月3.5.6TTL數(shù)字集成電路的各種系列最初：TI公司的54/74基本系列。74H、74L、74S、74LS、74ALS、74F等改進(jìn)系列。第86頁，課件共115頁，創(chuàng)作于2023年2月圖3.5.xx

74H系列與非門(74H00)的電路結(jié)構(gòu)第87頁，課件共115頁，創(chuàng)作于2023年2月圖3.5.39抗飽和三極管優(yōu)點(diǎn)：減少傳輸延時(shí)。缺點(diǎn)：增加了電路功耗。增大了輸出低電平（最大可到0.5V左右）第88頁，課件共115頁，創(chuàng)作于2023年2月圖3.5.4074S系列與非門(74S00)的電路結(jié)構(gòu)第89頁，課件共115頁，創(chuàng)作于2023年2月圖3.5.4174S系列反相器的電壓傳輸特性第90頁，課件共115頁，創(chuàng)作于2023年2月圖3.5.4274LS系列與非門(74LS00)的電路結(jié)構(gòu)采用大幅提高電路中電阻阻值的方法降低功耗。相比74S，74LS系列降低了80%的功耗。第91頁，課件共115頁，創(chuàng)作于2023年2月3.6其他類型的雙極型數(shù)字集成電路除了TTL電路外，還有：二極管-三極管邏輯（Diode-TransistorLogic,DTL）高閾值邏輯（HighThresholdLogic，HTL）發(fā)射極耦合邏輯(EmitterCoupledLogic,ECL)集成注入邏輯（IntegratedInhactionLogic，I2L）第92頁，課件共115頁，創(chuàng)作于2023年2月3.6.1ECL電路一、ECL電路的結(jié)構(gòu)與工作原理非飽和型的高速邏輯電路，是發(fā)射極耦合邏輯電路。問：為什么D1,D2能做溫度補(bǔ)償？圖3.6.1ECL或/或非門的電路及邏輯符號第93頁，課件共115頁，創(chuàng)作于2023年2月圖3.6.2ECL或/或非門的電壓傳輸特性第94頁，課件共115頁，創(chuàng)作于2023年2月二、ECL電路的主要特點(diǎn)優(yōu)點(diǎn)：一、目前工作速度最快。二、輸出內(nèi)阻低、帶負(fù)載能力強(qiáng)。三、設(shè)有互補(bǔ)輸出端，可將輸出端并聯(lián)實(shí)現(xiàn)線與。缺點(diǎn)一、功耗大。二、輸出電平穩(wěn)定性差。三、噪聲容限比較低。第95頁，課件共115頁，創(chuàng)作于2023年2月3.6.2I2L電路一、I2L電路的結(jié)構(gòu)與工作原理圖3.6.3I2L電路的基本邏輯單元

（a）結(jié)構(gòu)和電路圖（b）簡化的電路圖第96頁，課件共115頁，創(chuàng)作于2023年2月圖3.6.4I2L或/或非門電路第97頁，課件共115頁，創(chuàng)作于2023年2月I2L電路的主要特點(diǎn)優(yōu)點(diǎn)：一、電路結(jié)構(gòu)簡單。二、各邏輯單元之間不需要隔離。三、I2L電路能夠在低電壓、微電流下工作。缺點(diǎn)：一、抗干擾能力差。二、開關(guān)速度較慢。第98頁，課件共115頁，創(chuàng)作于2023年2月3.7Bi-CMOS電路是雙極型-CMOS（Bipolar-CMOS）電路的簡稱。圖3.7.1Bi－CMOS反相器

（a）最簡單的電路結(jié)構(gòu)（b）常用的電路結(jié)構(gòu)第99頁，課件共115頁，創(chuàng)作于2023年2月圖3.7.2Bi－CMOS與非門電路圖3.7.3Bi－CMOS或非門電路第100頁，課件共115頁，創(chuàng)作于2023年2月3.8TTL電路與CMOS電路的接口圖3.8.1驅(qū)動門與負(fù)載門的連接必須同時(shí)滿足下列各式：VOH(min)≥VIH(min)VOL(max)≤VIL(max)|IOH(max)|≥nIIH(max)IOL(max)≥m|IIL(max)|第101頁，課件共115頁，創(chuàng)作于2023年2月一、用TTL電路驅(qū)動CMOS電路圖3.8.3用接入上拉電阻提高TTL電路輸出的高電平第102頁，課件共115頁，創(chuàng)作于2023年2月二、用CMOS電路驅(qū)動TTL電路圖3.8.4通過電流放大器驅(qū)動TTL電路

第103頁，課件共115頁，創(chuàng)作于2023年2月從XILINXXPowerEstimator談起FPGAXILINX,（Field－ProgrammableGateArray），即現(xiàn)場可編程門陣列。目前以硬件描述語言（Verilog或VHDL）所完成的電路設(shè)計(jì)，可以經(jīng)過簡單的綜合與布局，快速的燒錄至FPGA上進(jìn)行測試，是現(xiàn)代IC設(shè)計(jì)驗(yàn)證的技術(shù)主流。ALTERA--QuartusII,XILINX--ISE第104頁，課件共115頁，創(chuàng)作于2023年2月Package—芯片封裝DIP雙列直插式封裝(DualInlinePackage），中、小規(guī)模芯片封裝。100pin以下。PQFP/PFP組件式封裝（PlasticQuadFlatPackage），大規(guī)模到超大規(guī)模芯片封裝。必須用SMD（表面安裝設(shè)備技術(shù)）將芯片與主板焊接起來。PGA插針網(wǎng)格陣列封裝。BGA球柵陣列封裝。封裝形式有數(shù)十種。第105頁，課件共115頁，創(chuàng)作于2023年2月芯片封裝圖片DIP雙排引腳，塑封直插式TSSOP（塑封貼片狀，比SOP更薄，腳更密）QFP（塑封貼片狀，四面腳，腳向外翻）PGA（腳為陣列式針狀，腳位全部向下）BGA（無引腳，腳為錫點(diǎn)式）第106頁，課件共115頁，創(chuàng)作于2023年2月各種I/O接口標(biāo)準(zhǔn)-LVDSLVDS--Low-VoltageDifferentialSignaling低壓差分信號

1994年由美國國家半導(dǎo)體公司提出的一種信號傳輸模式，是一種電平標(biāo)準(zhǔn)，廣泛應(yīng)用于液晶屏接口。它在提供高數(shù)據(jù)傳輸率的同時(shí)會有很低的功耗，另外它還有許多其他的優(yōu)勢：

1、低電壓電源的兼容性

2、低噪聲

3、高噪聲抑制能力

4、可靠的信號傳輸

5、能夠集成到系統(tǒng)級IC內(nèi)使用LVDS技術(shù)的的產(chǎn)品數(shù)據(jù)速率可以從幾百M(fèi)bps到2Gbps。它是電流驅(qū)動的，通過在接收端放置一個(gè)負(fù)載而得到電壓，當(dāng)電流正向流動，接收端輸出為1，反之為0他的擺幅為250mv-450mv第107頁，課件共115頁，創(chuàng)作于2023年2月各種I/O接口標(biāo)準(zhǔn)--LVCMOSLVCMOSCMOS：ComplementaryMetalOxideSemiconductorPMOS+NMOS

Vcc：5V；VOH>=4.45V；VOL<=0.5V；VIH>=3.5V；VIL<=1.5V。

相對TTL有了更大的噪聲容限，輸入阻抗遠(yuǎn)大于TTL輸入阻抗。對應(yīng)3.3VLVTTL，出現(xiàn)了LVCMOS，可以與3.3V

的LVTTL直接相互驅(qū)動。

3.3VLVCMOS：

Vcc：3.3V；VOH>=3.2V；VOL<=0.1V；VIH>=2.0V；VIL<=0.7V。

2.5VLVCMOS：

Vcc：2.5V；VOH>=2V；VOL<=0.1V；VIH>=1.7V；VIL<=0.7V。

CMOS使用注意：CMOS結(jié)構(gòu)內(nèi)部寄生有可控硅結(jié)構(gòu)，當(dāng)輸入或輸入管腳高于VCC一定值(比如一些芯片是0.7V)

時(shí)，電流足夠大的話，可能引起閂鎖效應(yīng)，導(dǎo)致芯片的燒毀。第108頁，課件共115頁，創(chuàng)作于2023年2月各種I/O接口標(biāo)準(zhǔn)--LVPECLECL：EmitterCoupledLogic發(fā)射極耦合邏輯電路(差分結(jié)構(gòu))

Vcc=0V；Vee：-5.2V；VOH=-0.88V；VOL=-1.72V；VIH=-1.24V；VIL=-1.36V。

速度快，驅(qū)動能力強(qiáng)，噪聲小，很容易達(dá)到幾百M(fèi)的應(yīng)用。但是功耗大，需要負(fù)電源。為簡化電源，出現(xiàn)了PECL(ECL結(jié)構(gòu)，改用正電壓供電)和LVPECL。

PECL：Pseudo/PositiveECL

Vcc=5V；