數(shù)模與模數(shù)轉(zhuǎn)換接口技術(shù)

數(shù)模與模數(shù)轉(zhuǎn)換接口技術(shù)第1頁，課件共63頁，創(chuàng)作于2023年2月A/D及D/A轉(zhuǎn)換器的性能指標(biāo)分辨率（Resolution）

分辨率是指A/D轉(zhuǎn)換器能分辨的最小輸出模擬增量，取決于輸入數(shù)字量的二進(jìn)制位數(shù)。

轉(zhuǎn)換精度（ConversionAccuracy）

轉(zhuǎn)換精度指滿量程時ADC的實際模擬輸出值和理論值的接近程度。

量程(滿刻度范圍——FULLScaleRange)

量程是指輸入模擬電壓的變化范圍。例如某轉(zhuǎn)換器具有10V的單極性范圍或-5～+5V的雙極性范圍。則它們的量程都為10V。滿刻度只是個名義值，實際的A/D，D/A轉(zhuǎn)換器的最大輸出值總是比滿刻度值小1/2n，n為轉(zhuǎn)換器的位數(shù)。例如12位的A/D轉(zhuǎn)換器，其滿刻度值為10V，而實際的最大輸出值為:A/D轉(zhuǎn)換器的主要技術(shù)指標(biāo)第2頁，課件共63頁，創(chuàng)作于2023年2月線性度（Linearity）線性度是指ADC的實際轉(zhuǎn)換特性曲線和理想直線之間的最大偏移差。轉(zhuǎn)換時間（ConversionTime）從發(fā)出啟動轉(zhuǎn)換開始直至獲得穩(wěn)定的二進(jìn)代碼所需的時間稱為轉(zhuǎn)換時間，轉(zhuǎn)換時間與轉(zhuǎn)換器工作原理及其位數(shù)有關(guān)，同種工作原理的轉(zhuǎn)換器，通常位數(shù)越多，其轉(zhuǎn)換時間越長。第3頁，課件共63頁，創(chuàng)作于2023年2月

D/A轉(zhuǎn)換器的主要技術(shù)指標(biāo)

D/A轉(zhuǎn)換器的主要技術(shù)指標(biāo)與A/D轉(zhuǎn)換器基本相同，只是轉(zhuǎn)換時間的概念略有不同，D/A轉(zhuǎn)換器的轉(zhuǎn)換時間又叫建立時間，它是指當(dāng)輸入的二進(jìn)制代碼從最小值突然跳變至最大值時，其模擬輸出電壓相應(yīng)的滿度跳躍并達(dá)到穩(wěn)定所需的時間。一般而言，D/A的轉(zhuǎn)換時間比A/D要短得多。第4頁，課件共63頁，創(chuàng)作于2023年2月DAC芯片類型及接口方法各種類型的DAC芯片都具有數(shù)字量輸入端和模擬量輸出端及基準(zhǔn)電壓端。數(shù)字輸入端有以下幾種類型：①無數(shù)據(jù)鎖存器，②帶單數(shù)據(jù)鎖存器，③帶雙數(shù)據(jù)鎖存器，④可接收串行數(shù)字輸入。第1種在與單片機(jī)接口時，要外加鎖存器，第2種和第3種可直接與單片機(jī)接口，第4種與單片機(jī)接口十分簡單，接收數(shù)據(jù)較慢，適用于遠(yuǎn)距離現(xiàn)場控制的場合。模擬量輸出有兩種方式：電壓輸出及電流輸出。電壓輸出的DAC芯片相當(dāng)于一個電壓源，其內(nèi)阻很小，選用這種芯片時，與它匹配的負(fù)載電阻應(yīng)較大。電流輸出的芯片相當(dāng)于電流源，其內(nèi)阻較大，選用這種芯片時，負(fù)載電阻不可太大。

第5頁，課件共63頁，創(chuàng)作于2023年2月在實際應(yīng)用中，常選用電流輸出的DAC芯片實現(xiàn)電壓輸出，如圖所示：第6頁，課件共63頁，創(chuàng)作于2023年2月無內(nèi)部數(shù)據(jù)鎖存器的DAC芯片，尤其是分辯率高于8位的DAC芯片，在設(shè)計與8位單片機(jī)接口時，要外加數(shù)據(jù)鎖存器作為緩沖器。下圖是一種單緩沖器接口。第7頁，課件共63頁，創(chuàng)作于2023年2月在10位DAC芯片與8位單片機(jī)之間接入兩個鎖存器，鎖存器A鎖存10位數(shù)據(jù)中的低8位，鎖存器B鎖存高2位。單片機(jī)分兩次輸出數(shù)據(jù)，先輸出低8位數(shù)據(jù)到鎖存器A，后輸出高2位數(shù)據(jù)到鎖存器B。設(shè)鎖存器A和鎖存器B的地址分別為002CH和002DH，則執(zhí)行下列指令后完成一次D/A轉(zhuǎn)換：MOVDPTR，#002CHMOVA，#DATA8MOVX@DPTR，A；輸出低8位INCDPTRMOVA，#DATA2MOVX@DPTR，A；輸出高2位這種接口存在一個問題，就是在輸出低8位數(shù)據(jù)和高2位數(shù)據(jù)之間，會產(chǎn)生“毛剌”現(xiàn)象，如圖3.3(b)所示。假設(shè)兩個鎖存器原來的數(shù)據(jù)為0001111000，現(xiàn)在要求轉(zhuǎn)換的數(shù)據(jù)為0100001011，新數(shù)據(jù)分兩次輸出，第一次輸出低8位，這時DAC將把新的8位數(shù)據(jù)的與原來數(shù)據(jù)的高2位一起組成0000001011轉(zhuǎn)換成輸出電壓，而該電壓是不需要的，即所謂“毛刺”。第8頁，課件共63頁，創(chuàng)作于2023年2月避免產(chǎn)生毛刺的方法之一是采用雙組緩沖器結(jié)構(gòu)，如下圖所示。第9頁，課件共63頁，創(chuàng)作于2023年2月單片機(jī)先把低8位數(shù)據(jù)選通輸入鎖存器1中，然后將高2位數(shù)據(jù)選通輸入鎖存器3中，并同時選通鎖存器2，使鎖存器2與鎖存器3組成10位鎖存器向DAC同時送入10位數(shù)據(jù)由DAC轉(zhuǎn)換成輸出電壓。當(dāng)?shù)刂啡鐖D中所示時，執(zhí)行以下程序完成一次D/A轉(zhuǎn)換：MOVDPTR，#6000HMOVA，#DATA8MOVX@DPTR，A；輸出低8位數(shù)據(jù)INCDPTRMOVA，#DATA2MOVX@DPTR，A；輸出高2位,并同時輸出10位數(shù)據(jù)第10頁，課件共63頁，創(chuàng)作于2023年2月D/A轉(zhuǎn)換器芯片DAC0832

DAC0832是一個8位D/A轉(zhuǎn)換器芯片，單電源供電，從+5V～+15V均可正常工作，基準(zhǔn)電壓的范圍為±10V，電流建立時間為1μs，CMOS工藝，低功耗20mm。其內(nèi)部結(jié)構(gòu)由1個8位輸入寄存器、1個8位DAC寄存器和1個8位D/A轉(zhuǎn)換器組成。第11頁，課件共63頁，創(chuàng)作于2023年2月DAC0832的內(nèi)部結(jié)構(gòu)DAC0832是典型的帶內(nèi)部雙數(shù)據(jù)緩沖器的8位D/A芯片。圖中LE是寄存命令，當(dāng)LE=1時，寄存器輸出隨輸入變化，當(dāng)LE=0時，數(shù)據(jù)鎖存在寄存器中。當(dāng)ILE端為高電平，CS與WR1同時為低電平時，使得LE1=1；當(dāng)WR1變?yōu)楦唠娖綍r，輸入寄存器便將輸入數(shù)據(jù)鎖存。當(dāng)XFER與WR2同時為低電平時，使得LE2=1，DAC寄存器的輸出隨寄存器的輸入變化，WR2上升沿將輸入寄存器的信息鎖存在該寄存器中。第12頁，課件共63頁，創(chuàng)作于2023年2月DAC0832的工作方式

DAC0832利用WR1、WR2、ILE、XFER控制信號可以構(gòu)成三種不同的工作方式。直通方式——WR1=WR2=0時，數(shù)據(jù)可以從輸入端經(jīng)兩個寄存器直接進(jìn)入D/A轉(zhuǎn)換器。2)單緩沖方式——兩個寄存器之一始終處于直通，即WR1=0或WR2=0，另一個寄存器處于受控狀態(tài)。3)雙緩沖方式——兩個寄存器均處于受控狀態(tài)。這種工作方式適合于多模擬信號同時輸出的應(yīng)用場合。

第13頁，課件共63頁，創(chuàng)作于2023年2月單緩沖方式的接口與應(yīng)用1．單緩沖方式連接

所謂單緩沖方式就是使DAC0832的兩個輸入寄存器中有一個處于直通方式，而另一個處于受控鎖存方式。為使DAC寄存器處于直通方式，應(yīng)使WR2=0和XFER=0。為此可把這兩個信號固定接地，或如電路中把WR2與WR1相連，把XFER與CS相連。為使輸入寄存器處于受控鎖存方式，應(yīng)把WR1接8051的WR，ILE接高電平。此外還應(yīng)把CS接高位地址線或地址譯碼輸出，以便于對輸入寄存器進(jìn)行選擇。

第14頁，課件共63頁，創(chuàng)作于2023年2月DAC0832單緩沖方式接口

第15頁，課件共63頁，創(chuàng)作于2023年2月2．單緩沖方式應(yīng)用舉例--波形發(fā)生器在一些控制應(yīng)用中，需要有一個線性增長的電壓（鋸齒波）來控制檢測過程、移動記錄筆或移動電子束等。對此可通過在DAC0832的輸出端接運算放大器，由運算放大器產(chǎn)生鋸齒波來實現(xiàn)，其電路連接如圖所示。第16頁，課件共63頁，創(chuàng)作于2023年2月圖中的DAC0832工作于單緩沖方式，其中輸入寄存器受控，而DAC寄存器直通。假定輸入寄存器地址為7FFFH，產(chǎn)生鋸齒波的程序清單如下： MOVA，#00H ；取下限值 MOVDPTR，#7FFFH ；指向0832口地址MM：MOVX@DPTR，A ；輸出INCA ；延時 NOP NOP NOP SJMPMM ；反復(fù)執(zhí)行上述程序就可得到如下圖所示的鋸齒波。

第17頁，課件共63頁，創(chuàng)作于2023年2月幾點說明：(1)程序每循環(huán)一次，A加1，因此實際上鋸齒波的上升邊是由256個小階梯構(gòu)成的，但由于階梯很小，所以宏觀上看就如圖中所畫的先行增長鋸齒波。

第18頁，課件共63頁，創(chuàng)作于2023年2月（2）可通過循環(huán)程序段的機(jī)器周期數(shù)，計算出鋸齒波的周期。并可根據(jù)需要，通過延時的方法來改變波形周期。若要改變鋸齒波的頻率，可在AJMPMM指令前加入延遲程序即可。延時較短時可用NOP指令實現(xiàn)（本程序就是如此），需要延時較長時，可以使用一個延長子程序。延遲時間不同，波形周期不同，鋸齒波的斜率就不同。（3）通過A加1，可得到正向的鋸齒波，反之A減1可得到負(fù)向的鋸齒波。（4）程序中A的變化范圍是0～255，因此得到的鋸齒波是滿幅度的。如要求得到非滿幅鋸齒波，可通過計算求的數(shù)字量的處置和終值，然后在程序中通過置初值和終值的方法實現(xiàn)。第19頁，課件共63頁，創(chuàng)作于2023年2月產(chǎn)生矩形波電壓的參考程序：ORG1100HSTART:MOVDPTR,#7FFFH；送DAC0832口地址LOOP:MOVA,#dataH；送高電平數(shù)據(jù)MOVX@DPTR,ALCALLDELAYH；調(diào)用延時子程序MOVA,#dataL；送低電平數(shù)據(jù)MOVX@DPTR,ALCALLDELAYL；調(diào)用延時子程序SJMPLCALL

第20頁，課件共63頁，創(chuàng)作于2023年2月執(zhí)行上述程序就可得到如下圖所示的矩形波第21頁，課件共63頁，創(chuàng)作于2023年2月幾點說明：（1）以上程序產(chǎn)生的是矩形波，其低點平的寬度由延時子程序DELAYL所延時的時間來決定，高電平的寬度則由DELAYH所延時的時間決定。（2）改變延時子程序DELAYL和的DELAYH延時時間，就可改變矩形波上下沿的寬度。若DELAYL=DELAYH（兩者延時一樣），則輸出的是方波。（3）改變上限值或下限值便可改變矩形波的幅值；單極性輸出時為0～-5V或0～+5V；雙極性輸出時為-5V～+5V。

第22頁，課件共63頁，創(chuàng)作于2023年2月雙緩沖方式的接口與應(yīng)用

在多路D/A轉(zhuǎn)換的情況下，若要求同步轉(zhuǎn)換輸出，必須采用雙緩沖方式。DAC0832采用雙緩沖方式時，數(shù)字量的輸入鎖存和D/A轉(zhuǎn)換輸出是分兩步進(jìn)行的。第一，

CPU分時向各路D/A轉(zhuǎn)換器輸入要轉(zhuǎn)換的數(shù)字量并鎖存在各自的輸入寄存器中。第二，CPU對所有的D/A轉(zhuǎn)換器發(fā)出控制信號，使各路輸入寄存器中的數(shù)據(jù)進(jìn)入DAC寄存器，實現(xiàn)同步轉(zhuǎn)換輸出。 下圖為兩片DAC0832與8031接實現(xiàn)的雙緩沖方式連接電路，能實現(xiàn)兩路同步輸出。第23頁，課件共63頁，創(chuàng)作于2023年2月

8051與DAC0832的雙緩沖方式接口

第24頁，課件共63頁，創(chuàng)作于2023年2月實現(xiàn)兩路同步輸出的程序如下：MOVDPTR，#0DFFFH；送0832（1）輸入鎖存器地址MOVA，#data1；data1送0832（1）輸入鎖存器MOVX@DPTR，A ；MOVDPTR，#0BFFFH；送0832（2）輸入鎖存器地址MOVA，#data2；data2送0832（2）輸入鎖存器MOVX@DPTR，A ；MOVDPTR，#7FFFH；送兩路DAC寄存器地址MOVX@DPTR，A；兩路數(shù)據(jù)同步轉(zhuǎn)換輸出第25頁，課件共63頁，創(chuàng)作于2023年2月8051與12位DAC的接口

DAC1208的內(nèi)部結(jié)構(gòu)和原理與DAC0832相似，DAC1208也是雙緩沖器結(jié)構(gòu)，輸入控制線與DAC0832也很相似，和用來控制輸入寄存器，和用來控制DAC寄存器，但增加了一條控制線BYTE1/BYTE2，用來區(qū)分輸入8位寄存器和4位寄存器，當(dāng)BYTE1/BYTE2=1時，兩個寄存器都被選中，BYTE1/BYTE2=0時，只選中4位輸入寄存器。第26頁，課件共63頁，創(chuàng)作于2023年2月DAC1208內(nèi)部結(jié)構(gòu)框圖

第27頁，課件共63頁，創(chuàng)作于2023年2月

8051和DAC1208的連接第28頁，課件共63頁，創(chuàng)作于2023年2月

MOV40H,#0FFH;模擬電壓高8位數(shù)據(jù)

MOV41H,#0FH;模擬電壓低4位數(shù)據(jù)

MOVDPTR,#07FFFH;選通1208高8位輸入寄存器地址

MOVR1,#40H MOVA,@R1 MOVX@DPTR,A;輸出高8位數(shù)據(jù)

MOVDPTR,#07EFFH;選通1208低4位輸入寄存器地址

MOVR1,#41H MOVA,@R1 MOVX@DPTR,A;輸出低4位地址數(shù)據(jù)

MOVDPTR,#0FFFFH;選通1208DAC寄存器地址

MOVX@DPTR,A;完成12位D/A轉(zhuǎn)換

SJMP$DAC1208的DAC寄存器地址為FFFFH。DAC1208采用雙緩沖器工作方式，送數(shù)時應(yīng)先送高8位數(shù)據(jù)DI11～DI4，再送低4位數(shù)據(jù)DI3～DI0，送完12位數(shù)據(jù)后再打開DAC寄存器，設(shè)12位數(shù)據(jù)存放在內(nèi)部RAM區(qū)的40H和41H單元中，高8位存于40H，低4位存于41H，轉(zhuǎn)換程序如下：第29頁，課件共63頁，創(chuàng)作于2023年2月串行DAC與8051單片機(jī)的接口

串行接口的DAC芯片MAX517與8051單片機(jī)的接口簡單，與標(biāo)準(zhǔn)I2C總線兼容，具有高達(dá)400kbps的通信速率?；鶞?zhǔn)輸入可為雙極性，輸出放大為雙極性工作方式，8引腳DIP封裝引腳排列如下：第30頁，課件共63頁，創(chuàng)作于2023年2月

MAX517采用I2C串行總線，大大簡化了與單片機(jī)的接口電路設(shè)計。I2C總線采用８位、雙向串行數(shù)據(jù)傳送方式，標(biāo)準(zhǔn)傳送速率為100kB/s，快速方式下可達(dá)400kB/s；同步時鐘可以作為停止或重新啟動串行口發(fā)送的握手方式；連接到同一總線的集成電路數(shù)目只受400pF的最大總線電容限制。MAX517數(shù)據(jù)傳輸時序如圖所示。第31頁，課件共63頁，創(chuàng)作于2023年2月MAX517與8051單片機(jī)的接口電路

第32頁，課件共63頁，創(chuàng)作于2023年2月

8051單片機(jī)的P3.0和P3.1分別定義為I2C串行總線的SCL和SDA信號，采用IO端口模擬方式實現(xiàn)I2C串行總線工作時序。執(zhí)行驅(qū)動程序后連續(xù)啟動MAX517進(jìn)行D/A轉(zhuǎn)換，利用示波器可以看到MAX517輸出電壓的變化波形。第33頁，課件共63頁，創(chuàng)作于2023年2月ADC接口技術(shù)階梯波比較式ADC工作原理：轉(zhuǎn)換開始時，計數(shù)器復(fù)0，DAC的輸出為Vd=0。若輸入電壓Vi為正，則比較器輸出Vc為正，與門打開，計數(shù)器對時鐘脈沖進(jìn)行計數(shù)，DAC輸出即隨計數(shù)脈沖的增加而增加，如圖所示，當(dāng)Vd>Vi時，比較器輸出變負(fù)，與門關(guān)閉，停止計數(shù)。計數(shù)器的計數(shù)值正比于輸入電壓，完成了從輸入模擬量——電壓到計數(shù)器的計數(shù)值——數(shù)字量的轉(zhuǎn)換。第34頁，課件共63頁，創(chuàng)作于2023年2月

ADC0809內(nèi)部邏輯結(jié)構(gòu)ADC0809引腳圖

典型A/D轉(zhuǎn)換器芯片ADC0809第35頁，課件共63頁，創(chuàng)作于2023年2月ADC0809內(nèi)部多路開關(guān)可選通8個模擬通道，允許8路模擬量分時輸入，共用一個A/D轉(zhuǎn)換器進(jìn)行轉(zhuǎn)換，這是一種經(jīng)濟(jì)的多路數(shù)據(jù)采集方法。地址鎖存與譯碼電路完成對A、B、C3個地址位進(jìn)行鎖存和譯碼，其譯碼輸出用于通道選擇，其轉(zhuǎn)換結(jié)果通過三態(tài)輸出鎖存器存放、輸出，因此可以直接與系統(tǒng)數(shù)據(jù)總線相連。通道選擇表

第36頁，課件共63頁，創(chuàng)作于2023年2月ADC0809的工作時序圖

第37頁，課件共63頁，創(chuàng)作于2023年2月

ADC0809芯片為28引腳為雙列直插式封裝，其引腳排列如圖所示。主要信號引腳的功能如下：IN7～I(xiàn)N0——模擬量輸入通道A、B、C——地址線。通道端口選擇線，A為低地址，C為高地址，引腳圖中為ADDA，ADDB和ADDC。其地址狀態(tài)與通道對應(yīng)關(guān)系見表9-1。ALE——地址鎖存允許信號。對應(yīng)ALE上跳沿，A、B、C地址狀態(tài)送入地址鎖存器中。第38頁，課件共63頁，創(chuàng)作于2023年2月START——轉(zhuǎn)換啟動信號。START上升沿時，復(fù)位ADC0809；START下降沿時啟動芯片，開始進(jìn)行A/D轉(zhuǎn)換；在A/D轉(zhuǎn)換期間，START應(yīng)保持低電平。本信號有時簡寫為ST.D7～D0——數(shù)據(jù)輸出線。為三態(tài)緩沖輸出形式，可以和單片機(jī)的數(shù)據(jù)線直接相連。D0為最低位，D7為最高OE——輸出允許信號。用于控制三態(tài)輸出鎖存器向單片機(jī)輸出轉(zhuǎn)換得到的數(shù)據(jù)。OE=0，輸出數(shù)據(jù)線呈高阻；OE=1，輸出轉(zhuǎn)換得到的數(shù)據(jù)。第39頁，課件共63頁，創(chuàng)作于2023年2月CLK——時鐘信號。ADC0809的內(nèi)部沒有時鐘電路，所需時鐘信號由外界提供，因此有時鐘信號引腳。通常使用頻率為500KHz的時鐘信號。EOC——轉(zhuǎn)換結(jié)束信號。EOC=0,正在進(jìn)行轉(zhuǎn)換；EOC=1,轉(zhuǎn)換結(jié)束。使用中該狀態(tài)信號即可作為查詢的狀態(tài) 標(biāo)志，又可作為中斷請求信號使用。Vcc——+5V電源。Vref——參考電源參考電壓用來與輸入的模擬信號進(jìn)行比較，作為逐次逼近的基準(zhǔn)。其典型值為+5V(Vref(+)=+5V,Vref(-)=-5V)。第40頁，課件共63頁，創(chuàng)作于2023年2月8051單片機(jī)與ADC0809的接口第41頁，課件共63頁，創(chuàng)作于2023年2月采用線選法規(guī)定其端口地址用單片機(jī)的P2.7引腳作為片選信號,因此端口地址為7FFFH。片選信號和信號一起經(jīng)或非門產(chǎn)生ADC0809的啟動信號START和地址鎖存信號ALE；片選信號和信號一起經(jīng)或非門產(chǎn)生ADC0809輸出允許信號OE，OE=1時選通三態(tài)門使輸出鎖存器中的轉(zhuǎn)換結(jié)果送入數(shù)據(jù)總線。ADC0809的EOC信號經(jīng)反相后接到8051的引腳用于產(chǎn)生轉(zhuǎn)換完成的中斷請求信號。ADC0809芯片的3位模擬量輸入通道地址碼輸入端A、B、C分別接到8031的P0.0、P0.1和P0.2，故只要向端口地址7FFFH分別寫入數(shù)據(jù)00H～07H，即可啟動模擬量輸入通道0～7進(jìn)行A/D轉(zhuǎn)換。第42頁，課件共63頁，創(chuàng)作于2023年2月轉(zhuǎn)換數(shù)據(jù)的傳送A/D轉(zhuǎn)換后得到的數(shù)據(jù)應(yīng)及時傳送給單片機(jī)進(jìn)行處理。數(shù)據(jù)傳送的關(guān)鍵問題是如何確認(rèn)A/D轉(zhuǎn)換的完成，因為只有確認(rèn)完成后，才能進(jìn)行傳送。為此可采用下述三種方式。（1）定時傳送方式對于一種A/D轉(zhuǎn)換其來說，轉(zhuǎn)換時間作為一項技術(shù)指標(biāo)是已知的和固定的。例如ADC0809轉(zhuǎn)換時間為128μs，相當(dāng)于6MHz的MCS-51單片機(jī)共64個機(jī)器周期?？蓳?jù)此設(shè)計一個延時子程序，A/D轉(zhuǎn)換啟動后即調(diào)用此子程序，延遲時間一到，轉(zhuǎn)換肯定已經(jīng)完成了，接著就可進(jìn)行數(shù)據(jù)傳送。（2）查詢方式A/D轉(zhuǎn)換芯片由表明轉(zhuǎn)換完成的狀態(tài)信號，例如ADC0809的EOC端。因此可以用查詢方式，測試EOC的狀態(tài)，即可卻只轉(zhuǎn)換是否完成，并接著進(jìn)行數(shù)據(jù)傳送。（3）中斷方式

把表明轉(zhuǎn)換完成的狀態(tài)信號（EOC）作為中斷請求信號，以中斷方式進(jìn)行數(shù)據(jù)傳送。

第43頁，課件共63頁，創(chuàng)作于2023年2月

不管使用上述那種方式，只要一旦確定轉(zhuǎn)換完成，即可通過指令進(jìn)行數(shù)據(jù)傳送。首先送出口地址并以RD信號有效時，OE信號即有效，把轉(zhuǎn)換數(shù)據(jù)送上數(shù)據(jù)總線，供單片機(jī)接受。不管使用上述那種方式，只要一旦確認(rèn)轉(zhuǎn)換結(jié)束，便可通過指令進(jìn)行數(shù)據(jù)傳送。所用的指令為：MOVDPTR,#7FFFHMOVXA,@DPTR 該指令在送出有效口地址的同時，發(fā)出有效信號RD，使0809的輸出允許信號OE有效，從而打開三態(tài)門輸出，使轉(zhuǎn)換后的數(shù)據(jù)通過數(shù)據(jù)總線送入A累加器中。

第44頁，課件共63頁，創(chuàng)作于2023年2月

需要說明的是，ADC0809的三個地址端A、B、C既可如前所述與數(shù)據(jù)線相連，也可與地址線相連，例如與A0～A2相連。這時啟動A/D轉(zhuǎn)換的指令與上述類似，只不過A的內(nèi)容為任意數(shù)。例如當(dāng)A、B、C分別與A0、A1、A2相連時，啟動A/D轉(zhuǎn)換只需要一條MOVX指令。在此之前，要將P2.7清零并將最低三位與所選擇的通道對應(yīng)的口地址送入數(shù)據(jù)指針DPTR中。例如要選擇IN7通道時，可采用如下兩條指令啟動A/D轉(zhuǎn)換：MOVDPTR,#7FFFH；送入0809的口地址MOVX@DPTR,A；啟動A/D轉(zhuǎn)換（IN7）

注意：此處A中內(nèi)容與A/D轉(zhuǎn)換無關(guān)，可為任意值。

第45頁，課件共63頁，創(chuàng)作于2023年2月A/D轉(zhuǎn)換應(yīng)用舉例采用中斷工作方式對8路模擬輸入信號依次進(jìn)行A/D轉(zhuǎn)換并把轉(zhuǎn)換結(jié)果存入內(nèi)部數(shù)據(jù)存儲器的程序，設(shè)數(shù)據(jù)存儲器的首地址為30H，采用前面的接口電路。初始化程序： MOVR0，#30H；數(shù)據(jù)區(qū)首地址 MOVR4，#08H；八路模擬信號 MOVR2，#00H；模擬通道0 SETBEA；開中斷 SETBEX1；允許外中斷1 SETBIT1；邊沿觸發(fā) MOVDPTR,#7FFFH；ADC0809端口地址 MOVA，R2 MOVX@DPTR，A；啟動ADC0809 SJMP$；等待第46頁，課件共63頁，創(chuàng)作于2023年2月中斷服務(wù)程序：

MOVXA，@DPTR；輸入轉(zhuǎn)換結(jié)果 MOV@R0，A；存入內(nèi)存 INCR0；數(shù)據(jù)區(qū)地址加1 INCR2；修改輸入通道 MOVA，R2 MOVX@DPTR，A；啟動下一路通道 DJNZR4，LOOP；八路未完，循環(huán) CLREX1；八路完畢，關(guān)中斷 LOOP：RETI；中斷返回

第47頁，課件共63頁，創(chuàng)作于2023年2月積分型A/D轉(zhuǎn)換器工作原理

雙積分型A/D轉(zhuǎn)換器工作原理雙積分型A/D轉(zhuǎn)換是一種間接A/D轉(zhuǎn)換技術(shù)。首先將模擬電壓轉(zhuǎn)換成積分時間，然后用數(shù)字脈沖計時方法轉(zhuǎn)換成計數(shù)脈沖數(shù)，最后將此代表模擬輸入電壓大小的脈沖數(shù)轉(zhuǎn)換成二進(jìn)制或BCD碼輸出。第48頁，課件共63頁，創(chuàng)作于2023年2月雙積分A/D轉(zhuǎn)換電路原理及工作波型圖第49頁，課件共63頁，創(chuàng)作于2023年2月1.準(zhǔn)備期：開關(guān)S1、S2、S3斷開，S4接通，積分電容C被短路，輸出為0。2.采樣期：開關(guān)S2、S3、S4斷開，S1閉合，積分器對輸入模擬電壓+Vi進(jìn)行積分，積分時間固定為T1，在采樣期結(jié)束的t2時刻，積分器輸出電壓為：

式中為被測模擬電壓在T1時間內(nèi)的平均值。3.比較期：從t2時刻開始，開關(guān)S1、S2、S4斷開，S3閉合，將與被測模擬電壓極性相反的標(biāo)準(zhǔn)電壓-Er接到積分器的輸入端(若被測模擬電壓為-Vi，則S1、S3、S4斷開，S2閉合，將+Er接到積分器的輸入端)，使積分器進(jìn)行反向積分。當(dāng)積分器的輸出回到0時，比較器的輸出發(fā)生跳變。設(shè)在t3時刻積分器回0，此時有：

式中T2=t3-t2為比較周期。第50頁，課件共63頁，創(chuàng)作于2023年2月在T2周期內(nèi)對一個周期為τ的時鐘脈沖進(jìn)行計數(shù)，得：

由于T1、Er、τ都是恒定值，從而計數(shù)值N就正比于被測模擬電壓值，實現(xiàn)了A/D轉(zhuǎn)換。第51頁，課件共63頁，創(chuàng)作于2023年2月雙積分A/D轉(zhuǎn)換器芯片ICL7135ICL7135是一種常用的4位半BCD碼雙積分型單片集成ADC芯片,其分辯率相當(dāng)于14位二進(jìn)制數(shù)，它的轉(zhuǎn)換精度高,轉(zhuǎn)換誤差為±1LSB，并且能在單極性參考電壓下對雙極性輸入模擬電壓進(jìn)行A/D轉(zhuǎn)換，模擬輸入電壓范圍為0～±1.9999V。芯片采用了自動校零技術(shù),可保證零點在常溫下的長期穩(wěn)定性，模擬輸入可以是差動信號,輸入阻抗極高。第52頁，課件共63頁，創(chuàng)作于2023年2月ICL7135的輸出時序圖B8、B4、B2、B1：BCD碼數(shù)據(jù)輸出，B8為最高位，B1為最低位。D5、D4、D3、D2、D1：BCD碼數(shù)據(jù)的位驅(qū)動信號輸出端，分別選通萬、千、百、十、個位。第53頁，課件共63頁，創(chuàng)作于2023年2月ICL7135與單片機(jī)8031的接口電路

第54頁，課件共63頁，創(chuàng)作于2023年2月ICL7135轉(zhuǎn)換結(jié)果輸出是動態(tài)的，因此必須通過并行接口才能與單片機(jī)連接。圖中74LS157為4位2選1的數(shù)據(jù)多路開關(guān)，74LS157的端輸入為低電平時，1A、2A、3A輸入信息在1Y、2Y、3Y輸出；端為高電平時，1B、2B、3B輸入信息在1Y、2Y、3Y輸出。因此，當(dāng)7135的高位選通信號D5輸出為高電平時，萬位數(shù)據(jù)B1和極性、過量程、欠量程標(biāo)志輸入到8051單片機(jī)的P0.0～P0.3，當(dāng)D5為低電平時，7135的B8、B4、B2、B1輸出低位轉(zhuǎn)換結(jié)果的BCD碼，此時BCD碼數(shù)據(jù)線B8、B4、B2、B1輸入到8051單片機(jī)的P0.0～P0.3。第55頁，課件共63頁，創(chuàng)作于2023年2月

ICL7135的時鐘頻率為125kHz，每秒進(jìn)行3次A/D轉(zhuǎn)換。ICL7135的數(shù)據(jù)輸出選通脈沖線接到8051外部中斷INT0端，當(dāng)ICL7135完成一次A/D轉(zhuǎn)換以后，產(chǎn)生5個數(shù)據(jù)選通脈沖，分別將各位的BCD碼結(jié)果和標(biāo)志D1～D5打入8051的P0口。由于ICL7135的A/D轉(zhuǎn)換是自動進(jìn)行的,完成一次A/D轉(zhuǎn)換后,選通脈沖的產(chǎn)生和8051中斷的開放是不同步的。為了保證讀出數(shù)據(jù)的完整性,單片機(jī)8051只對最高位(萬位)的中斷請求作出響應(yīng)，低位數(shù)據(jù)的輸入則采用查詢的方法，A/D轉(zhuǎn)換結(jié)果送入單片機(jī)8051片內(nèi)RAM的20H,21H和22H單元。第56頁，課件共63頁，創(chuàng)作于2023年2月三積分式ADC的工作原理為了提高雙分積式ADC的分辨率，出現(xiàn)了多積分式ADC。下面簡單介紹三重積分式ADC的工作原理