場(chǎng)效應(yīng)器件物理MOS結(jié)構(gòu)課件

XIDIANUNIVERSITY10.金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管基礎(chǔ)10.1MOS結(jié)構(gòu)場(chǎng)效應(yīng)器件物理2023/7/2512023/7/25XIDIANUNIVERSITY1.1MOS電容本節(jié)內(nèi)容1.1.1能帶圖1.1.2耗盡層厚度1.1.3電荷分布1.1.4功函數(shù)差1.1.5平帶電壓1.1.6閾值電壓2023/7/25XIDIANUNIVERSITY1.1MOS電容

MOS電容結(jié)構(gòu)氧化層厚度氧化層介電常數(shù)Al或高摻雜的多晶Sin型Si或p型SiSiO2MOS結(jié)構(gòu)具有Q隨V變化的電容效應(yīng)，形成MOS電容2023/7/25XIDIANUNIVERSITY1.1MOS電容平行板電容平行板電容：上下兩金屬極板，中間為絕緣材料單位面積電容:C`=外加電壓V，電容器存儲(chǔ)的電荷：Q=，氧化層兩側(cè)電場(chǎng)E=MOS結(jié)構(gòu)：具有Q隨V變化的電容效應(yīng)，

形成MOS電容2023/7/25XIDIANUNIVERSITY1.1MOS電容實(shí)際的鋁線-氧化層-半導(dǎo)體（M:約10000AO:250AS:約0.5~1mm）2023/7/25XIDIANUNIVERSITY1.1MOS電容理想MOS電容結(jié)構(gòu)特點(diǎn)絕緣層是理想的，不存在任何電荷，絕對(duì)不導(dǎo)電；半導(dǎo)體足夠厚，不管加什么柵電壓，在到達(dá)接觸點(diǎn)之前總有一個(gè)零電場(chǎng)區(qū)（硅體區(qū)）絕緣層與半導(dǎo)體界面處不存在界面陷阱電荷；金屬與半導(dǎo)體之間不存在功函數(shù)差。2023/7/25XIDIANUNIVERSITY1.1MOS電容能帶圖能帶圖：描述靜電偏置下MOS結(jié)構(gòu)的內(nèi)部狀態(tài)，分價(jià)帶、導(dǎo)帶、禁帶晶體不同，能帶結(jié)構(gòu)不同，能帶寬窄，禁帶寬度大小不同金屬（價(jià)帶、導(dǎo)帶交疊：EF）、氧化物（Eg大）、半導(dǎo)體（Eg?。┌雽?dǎo)體摻雜類(lèi)型不同、濃度不同，EF的相對(duì)位置不同導(dǎo)帶底能級(jí)禁帶中心能級(jí)費(fèi)米能級(jí)價(jià)帶頂能級(jí)2023/7/25XIDIANUNIVERSITY1.1MOS電容

表面能帶圖:p型襯底(1)負(fù)柵壓情形導(dǎo)帶底能級(jí)禁帶中心能級(jí)費(fèi)米能級(jí)價(jià)帶頂能級(jí)負(fù)柵壓——多子積累狀態(tài)金屬一側(cè)積累負(fù)電荷，半導(dǎo)體一側(cè)感應(yīng)等量正電荷外柵壓產(chǎn)生從半導(dǎo)體指向金屬的電場(chǎng)電場(chǎng)作用下，體內(nèi)多子順電場(chǎng)方向被吸引到S表面積累能帶變化：空穴在表面堆積，能帶上彎，2023/7/25XIDIANUNIVERSITY1.1MOS電容

表面能帶圖:p型襯底(1)零柵壓情形零柵壓—平帶狀態(tài)理想MOS電容：絕緣層是理想的，不存在任何電荷；Si和SiO2界面處不存在界面陷阱電荷；金半功函數(shù)差為0。系統(tǒng)熱平衡態(tài)，能帶平，表面凈電荷為02023/7/25XIDIANUNIVERSITY1.1MOS電容

表面能帶圖:p型襯底(2)小的正柵壓情形(耗盡層)小的正柵壓——多子耗盡狀態(tài)電場(chǎng)作用下，表面多子被耗盡，留下帶負(fù)電的受主離子，不可動(dòng)，且由半導(dǎo)體濃度的限制，形成一定厚度的負(fù)空間電荷區(qū)xd能帶變化：P襯表面正空穴耗盡，濃度下降，能帶下彎

xd：空間電荷區(qū)（耗盡層、勢(shì)壘區(qū)）的寬度正柵壓↑，增大的電場(chǎng)使更多的多子耗盡，xd↑，能帶下彎增加2023/7/25XIDIANUNIVERSITY1.1MOS電容

表面能帶圖:p型襯底(2)大的正柵壓——反型狀態(tài)能帶下彎程度↑，表面EFi到EF下，表面具n型。柵壓增加，更多的多子被耗盡，P襯表面Na-增多，同時(shí)P襯體內(nèi)的電子被吸引到表面，表面出現(xiàn)電子積累，反型層形成柵壓↑，反型層電荷數(shù)增加，反型層電導(dǎo)受柵壓調(diào)制閾值反型后，xd↑最大值XdT不再擴(kuò)展。大的正柵壓情形2023/7/25XIDIANUNIVERSITY1.1MOS電容

表面能帶圖:n型襯底(1)正柵壓情形零柵壓情形2023/7/25XIDIANUNIVERSITY1.1MOS電容

表面能帶圖:n型襯底(2)(耗盡層)n型(反型層+耗盡層)n型小的負(fù)柵壓情形大的負(fù)柵壓情形2023/7/25XIDIANUNIVERSITY1.1.1能帶圖

需掌握內(nèi)容N型和P型半導(dǎo)體表面狀態(tài)隨外加?xùn)艍旱奈锢碜兓^(guò)程會(huì)畫(huà)相應(yīng)各狀態(tài)能帶圖2023/7/25XIDIANUNIVERSITY1.1.2耗盡層厚度

本節(jié)內(nèi)容耗盡層厚度公式耗盡層厚度在不同半導(dǎo)體表面狀態(tài)的特點(diǎn)和原因半導(dǎo)體表面狀態(tài)和表面勢(shì)的關(guān)系空間電荷層電荷與表面勢(shì)的關(guān)系2023/7/25XIDIANUNIVERSITY1.1MOS電容

空間電荷區(qū)厚度:表面耗盡情形費(fèi)米勢(shì)：半導(dǎo)體體內(nèi)費(fèi)米能級(jí)與禁帶中心能級(jí)之差的電勢(shì)表示，表面勢(shì)：半導(dǎo)體表面電勢(shì)與體內(nèi)電勢(shì)之差，能級(jí)的高低代表了電子勢(shì)能的不同，能級(jí)越高，電子勢(shì)能越高表面能帶有彎曲，說(shuō)明表面和體內(nèi)比：電子勢(shì)能不同，即電勢(shì)不同，采用單邊突變結(jié)的耗盡層近似，耗盡層厚度：P型襯底禁帶中心能級(jí)費(fèi)米能級(jí)2023/7/25XIDIANUNIVERSITY1.1MOS電容

表面電荷面電荷密度一塊材料，假如有均勻分布的電荷，濃度為N，表面積為S，厚度為d材料總電荷：Q=表面S單位面積內(nèi)的電荷（面電荷密度）：Q`=MOS電容，耗盡層和反型層均在氧化層下方產(chǎn)生，表面積即柵氧化層面積耗盡層電荷面電荷密度：Q`SD=eNaXd反型層電荷面電荷密度：

Q`inv=ensXnSdNd2023/7/25XIDIANUNIVERSITYΦs大小S表面狀態(tài)S表面電荷QS隨Φs的關(guān)系Φs<0

多子積累Q`S∝exp(Φs/Vt)Φs=0平帶0<Φs<Φfp

耗盡Q`SD(Na-）∝Φs1/2Φs=Φfp

本征Q`SD(Na-）Φfp<Φs<2Φfp0<Φfn<Φfp弱反型Q`SD

∝Φs1/2Q`inv∝exp(Φs/Vt)Φs>＝2ΦfpΦfp<Φfn強(qiáng)反型Q`SD

∝Φs1/2Q`inv∝exp(Φs/Vt)1.1MOS電容表面空間電荷層電荷與表面勢(shì)的關(guān)系2023/7/25XIDIANUNIVERSITY1.1MOS電容表面反型層電子濃度與表面勢(shì)的關(guān)系反型層電荷濃度：隨表面勢(shì)指數(shù)增加P型襯底閾值反型點(diǎn)：表面勢(shì)=2倍費(fèi)米勢(shì)，表面處電子濃度=體內(nèi)空穴濃度閾值電壓：使半導(dǎo)體表面達(dá)到閾值反型點(diǎn)時(shí)的柵電壓2023/7/25XIDIANUNIVERSITY1.1MOS電容

空間電荷區(qū)厚度:表面反型情形閾值反型點(diǎn)表面電荷特點(diǎn)：濃度：

ns=PP0；厚度：

反型層厚度Xinv<<耗盡層厚度Xd反型層電荷Q`inv=ensXinv<<Q`dep=eNaXdP型襯底例如：若Na=1016/cm3，柵氧厚度為30nm，計(jì)算可得：Φfp=0.348V，Xd≈0.3μm，Xd≈4nm，由此得Q`dep=-5.5×10-8/cm2,Q`inv=-6.5×10-10/cm2因此表面電荷面密度為：Q`-=Q`dep+Q`inv≈Q`dep2023/7/25XIDIANUNIVERSITY1.1MOS電容

表面能帶圖:p型襯底(2)閾值反型后，VG↑半導(dǎo)體表面進(jìn)入強(qiáng)反型狀態(tài)

xd達(dá)到最大值XdT不再擴(kuò)展：表面處總的負(fù)電荷面密度Q`-=Q`dep+Q`inv閾值反型點(diǎn)后，若VG↑→ΦS↑（相對(duì)變大）反型層電子電荷濃度在ns=PP0基礎(chǔ)上隨ΦS指數(shù)迅速大量增加而Q`dep與ΦS1/2,ΦS較大時(shí)，Q`dep增加微弱，近似不變→表面耗盡層寬度Xd基本不變，在閾值反型點(diǎn)開(kāi)始達(dá)到最大XdTMOS電容，閾值反型后，表面負(fù)電荷的增加主要由反型電子貢獻(xiàn)Q`dep=eNaXd，

2023/7/251.1MOS電容表面反型層電子濃度與表面勢(shì)的關(guān)系2023/7/25XIDIANUNIVERSITY閾值反型點(diǎn)后：表面勢(shì)增加0.12V，則ns=100PP0，而Xdep只增加約8%，很小2023/7/25XIDIANUNIVERSITY1.1MOS電容

空間電荷區(qū)厚度:n型襯底情形費(fèi)米勢(shì)半導(dǎo)體襯底施主摻雜濃度n型襯底閾值反型點(diǎn)：表面勢(shì)=2倍費(fèi)米勢(shì)，表面處空穴濃度=體內(nèi)電子濃度閾值電壓：使半導(dǎo)體表面達(dá)到閾值反型點(diǎn)時(shí)的柵電壓表面空間電荷區(qū)厚度2023/7/25XIDIANUNIVERSITY1.1MOS電容

空間電荷區(qū)厚度:與摻雜濃度的關(guān)系實(shí)際器件參數(shù)區(qū)間2023/7/25XIDIANUNIVERSITY1.1.2耗盡層厚度

需掌握內(nèi)容耗盡層厚度在不同半導(dǎo)體表面狀態(tài)的特點(diǎn)和原因耗盡層厚度公式半導(dǎo)體表面狀態(tài)和表面勢(shì)的關(guān)系閾值反型點(diǎn)的定義常用器件摻雜范圍2023/7/25XIDIANUNIVERSITY1.1.4功函數(shù)差

本節(jié)內(nèi)容功函數(shù)和功函數(shù)差定義功函數(shù)差對(duì)半導(dǎo)體表面的影響N+POLY或P+POLY與硅的功函數(shù)差常用結(jié)構(gòu)的功函數(shù)概況2023/7/25XIDIANUNIVERSITY1.1MOS電容

功函數(shù)差:MOS接觸前的能帶圖金屬的功函數(shù)金屬的費(fèi)米能級(jí)硅的電子親和能功函數(shù)：起始能量等于EF的電子，由材料內(nèi)部逸出體

外到真空所需最小能量。金屬的功函數(shù)：半導(dǎo)體的功函數(shù)金半功函數(shù)差（電勢(shì)表示）XIDIANUNIVERSITY1.1MOS電容

功函數(shù)差:MOS結(jié)構(gòu)的能帶圖2023/7/25修正的金屬功函數(shù)修正的硅的電子親和能二氧化硅的電子親和能二氧化硅的禁帶寬度2023/7/25XIDIANUNIVERSITY1.1MOS電容

功函數(shù)差:MOS結(jié)構(gòu)的能帶圖MOS緊密接觸，假設(shè)有外部導(dǎo)線連接M和S,

MOS成為統(tǒng)一的電子系統(tǒng)，

0柵壓下熱平衡狀態(tài)的能帶圖？MOS成為統(tǒng)一系統(tǒng)，0柵壓下熱平衡狀態(tài)有統(tǒng)一的EF

SiO2的能帶傾斜半導(dǎo)體一側(cè)能帶彎曲變化原因：金屬半導(dǎo)體Φms不為02023/7/25XIDIANUNIVERSITY1.1MOS電容

功函數(shù)差:MOS結(jié)構(gòu)的能帶圖條件：零柵壓，熱平衡接觸之后能帶圖的變化過(guò)程：EF代表電子填充能級(jí)的水平，電子趨于填充低能級(jí)MOS變?yōu)橐粋€(gè)統(tǒng)一電子系統(tǒng)后，發(fā)生電子的轉(zhuǎn)移，直到EF統(tǒng)一能帶下彎：半導(dǎo)體一側(cè)電子增多SiO2的能帶傾斜：金屬電子通過(guò)外導(dǎo)線到了半導(dǎo)體表面，則金屬帶正電，

半導(dǎo)體表面帶負(fù)電零柵壓下氧化物二側(cè)的電勢(shì)差零柵壓下半導(dǎo)體的表面勢(shì)2023/7/25XIDIANUNIVERSITY1.1MOS電容

功函數(shù)差:計(jì)算公式功函數(shù)差使二者能帶發(fā)生彎曲，彎曲量之和是金屬半導(dǎo)體的功函數(shù)差。2023/7/25XIDIANUNIVERSITY1.1MOS電容

功函數(shù)差:n＋摻雜多晶硅柵<0簡(jiǎn)并：degenerate退化，衰退P-Si近似相等n+摻雜至簡(jiǎn)并2023/7/25XIDIANUNIVERSITY1.1MOS電容

功函數(shù)差:p＋摻雜多晶硅柵≥0p+摻雜至簡(jiǎn)并2023/7/25XIDIANUNIVERSITY1.1MOS電容

功函數(shù)差:n型襯底情形負(fù)柵壓的大小2023/7/25XIDIANUNIVERSITY1.1MOS電容

功函數(shù)差:與摻雜濃度的關(guān)系2023/7/25XIDIANUNIVERSITY1.1.4功函數(shù)差

需掌握內(nèi)容功函數(shù)和功函數(shù)差定義MOS系統(tǒng)接觸前的能帶圖MOS系統(tǒng)接觸后的能帶圖變化和原因不用金屬,而用N+POLY或P+POLY功函數(shù)差如何算?常用結(jié)構(gòu)的功函數(shù)概況2023/7/25XIDIANUNIVERSITY1.1.5平帶電壓

本節(jié)內(nèi)容半導(dǎo)體表面能帶彎曲可能原因和物理過(guò)程平帶電壓定義平帶電壓推導(dǎo)平帶電壓影響因素2023/7/25XIDIANUNIVERSITY1.1MOS電容

平帶電壓:能帶彎曲的動(dòng)因MOS結(jié)構(gòu)中半導(dǎo)體表面能帶彎曲的動(dòng)因金屬與半導(dǎo)體之間加有電壓（柵壓）半導(dǎo)體與金屬之間存在功函數(shù)差氧化層中存在的正電荷可動(dòng)電荷：工藝引入的金屬離子陷阱電荷：輻照界面態(tài)：SiSio2界面Si禁帶中的能級(jí)氧化層中SiSio2界面存在的正的固定電荷2023/7/25XIDIANUNIVERSITY1.1MOS電容

平帶電壓:固定電荷的影響SiSiO2界面存在的正的固定電荷固定電荷面密度大小與摻雜類(lèi)型和濃度基本無(wú)關(guān)，而與硅晶面111，110，100共價(jià)鍵密度大小順序相同。通常為氧化條件的函數(shù)，可通過(guò)在氬氣和氮?dú)庵袑?duì)氧化物退火來(lái)改變這種電荷密度。氧化層中固定電荷在位置上表現(xiàn)的很靠近氧化物－半導(dǎo)體界面形成原因：推測(cè)和SiSiO2界面的形成有關(guān)，界面存在過(guò)剩硅離子2023/7/25XIDIANUNIVERSITY1.1MOS電容

平帶電壓:固定電荷成因氧化層內(nèi)的所有正電荷總的面電荷密度用QSS`等效，位置上靠近氧化層和半導(dǎo)體界面QSS`對(duì)MOS系統(tǒng)的影響正Qss`在M和S表面感應(yīng)出負(fù)電荷S表面出現(xiàn)負(fù)電荷（耗盡的Na-、電子），能帶下彎，P襯表面向耗盡、反型過(guò)渡MOS電容電荷塊圖：采用方形塊近似表示電荷分布，上為正電荷，下為負(fù)電荷若金屬和半導(dǎo)體內(nèi)部電場(chǎng)為0，根據(jù)高斯定律，器件中的總電荷必須為0，即正負(fù)電荷的面積應(yīng)相等2023/7/25XIDIANUNIVERSITY1.1MOS電容能帶彎曲的原因0柵壓下半導(dǎo)體表面能帶彎曲的原因半導(dǎo)體與金屬之間存在功函數(shù)差氧化層中存在的正電荷思考：如何讓彎曲的能帶變平？2023/7/25XIDIANUNIVERSITY1.1MOS電容

平帶電壓:定義平帶電壓VFB

（flat-bandvoltage）定義：使半導(dǎo)體表面能帶無(wú)彎曲需施加的柵電壓作用：抵消金屬與半導(dǎo)體之間的功函數(shù)差和氧化層中的正電荷對(duì)半導(dǎo)體表面的影響電中性條件：Q`m+

Q`ss

=0等勢(shì)體金屬和半導(dǎo)體體區(qū)電場(chǎng)為0，根據(jù)高斯定律，器件中正負(fù)電荷相等2023/7/25XIDIANUNIVERSITY1.1MOS電容

平帶電壓:公式Vox0+s0=-

ms若

ms<0，因Q`ss>0，則VFB<0,如果沒(méi)有功函數(shù)差及氧化層電荷,平帶電壓為多少?2023/7/25XIDIANUNIVERSITY1.1.5平帶電壓

需掌握內(nèi)容平帶電壓定義半導(dǎo)體表面能帶彎曲可能原因和物理過(guò)程平帶電壓推導(dǎo)過(guò)程和公式XIDIANUNIVERSITY1.1MOS電容

閾值電壓:主要內(nèi)容2023/7/25XIDIANUNIVERSITY閾值電壓定義閾值電壓表達(dá)式和推導(dǎo)閾值電壓影響因素閾值電壓正負(fù)和器件類(lèi)型的關(guān)系XIDIANUNIVERSITY1.1MOS電容

閾值電壓:定義2023/7/25XIDIANUNIVERSITY閾值電壓：半導(dǎo)體表面達(dá)到閾值反型點(diǎn)時(shí)所需的柵壓VG，

VT：VTN,VTP下標(biāo)N/P指的是反型溝道的導(dǎo)電類(lèi)型半導(dǎo)體表面強(qiáng)反型，導(dǎo)電能力強(qiáng)，可認(rèn)為MOSFET溝道形成VG≥VTN：Φs≥2Φfp，襯底表面強(qiáng)反型，溝道形成，器件導(dǎo)通VG<VTN：Φs<2Φfp，襯底表面未強(qiáng)反型，溝道未形成，器件截止表面勢(shì)=費(fèi)米勢(shì)的2倍1.1MOS電容閾值電壓影響因素VTN是MOSFET強(qiáng)反型溝道是否存在的臨界點(diǎn)，重要參數(shù)VTN越小越好，可減小工作電壓，降低功耗不能太小，否則器件的開(kāi)和關(guān)不好控制XIDIANUNIVERSITY2023/7/25XIDIANUNIVERSITY1.1MOS電容

閾值電壓:公式推導(dǎo)功函數(shù)差Vox0+s0=-

ms|Q'SDmax|=eNaXdTXIDIANUNIVERSITY2023/7/251.1MOS電容閾值電壓影響因素:柵電容COX影響：COX越大，則VTN越小；物理過(guò)程：COX越大，同樣VG在半導(dǎo)體表面感應(yīng)的電荷越多，閾值反型點(diǎn)（半導(dǎo)體表面的負(fù)電荷總量不變）所需VG越小，易反型COX提高途徑：45nm工藝前，減薄柵氧化層厚度;45nm工藝后，選擇介電常數(shù)大的絕緣介質(zhì)XIDIANUNIVERSITY2023/7/25XIDIANUNIVERSITY1.1MOS電容閾值電壓影響因素:摻雜濃度|Q'SDmax|=eNaXdTNa影響：Na越小，則VTN越??；物理過(guò)程：Na越小，達(dá)到反型所需耗盡的多子越少，

Q'SDmax越小，半導(dǎo)體表面易反型。

問(wèn)題：假定半導(dǎo)體非均勻摻雜，影響VT的是哪部分半導(dǎo)體的濃度？氧化層下方的半導(dǎo)體摻雜濃度影響VT可通過(guò)離子注入改變半導(dǎo)體表面的摻雜濃度，調(diào)整VT。2023/7/25XIDIANUNIVERSITY1.1MOS電容閾值電壓影響因素:氧化層電荷QSS`影響：QSS`越大，則VTN越?。晃锢磉^(guò)程：QSS`越大，其在半導(dǎo)體表面感應(yīng)出的負(fù)電荷越多，達(dá)到反型所需柵壓越小，易反型注意：QSS`對(duì)VT影響的大小與襯底摻雜濃度有關(guān)，Na

越大，QSS`的影響越小。2023/7/25XIDIANUNIVERSITY1.1MOS電容閾值電壓影響因素:功函數(shù)差影響：越負(fù)，則VTN越小；物理過(guò)程：越負(fù)，往半導(dǎo)體表面轉(zhuǎn)移的負(fù)電荷越多，閾值