ISE10.1軟件操作技巧步驟

-`1新建工程1雙擊ISE圖標(biāo) ，打開ISE,進(jìn)入主界面感謝閱讀2新建一個(gè)工程會看到如下對話框-`建立一個(gè)工程名，注意文件的存儲路徑必須是英文，不能含有漢字，選擇next，進(jìn)入下一個(gè)對話框感謝閱讀選擇相應(yīng)的FPGA的型號，選擇next，一直選擇next，直到finish，然后將會看到如下界面謝謝閱讀-`3在工程suorce for的下面的空白處單擊，添加新的文件。如下圖所示。謝謝閱讀選擇newsource之后將會看到如下對話框-`給文件添加工程名，選擇VerilogModule,注意filename的工程名要加后綴.v,選擇next，一直到finish。然后將會看到如下界面感謝閱讀2添加程序選擇合適的程序輸入進(jìn)去，注意保存。-`2再在sourcefor的空白處單擊，新建一個(gè)new source精品文檔放心下載選擇后，將會看到如下對話框-`選擇testbenchwaveform，filename的文件名加下劃線，作為與其他文件的區(qū)分。然后一直next，直到看到如下對話框。謝謝閱讀在InitialLengthofTestBench中可以選擇所要仿真的時(shí)間長度。點(diǎn)擊finish后就會看到如下界面。謝謝閱讀-`有藍(lán)色部分的是可以選擇的，你能選擇你所需要仿真的數(shù)據(jù)。謝謝閱讀3仿真程序1選定后，點(diǎn)擊Source框下的的Sourcefor，如下圖所示。感謝閱讀選擇Sourcefor選項(xiàng)下地BehavooralSimulation。感謝閱讀Processes框下的Processes然后再在Source框下選擇lizi.v。打開XilinxISESimiltor下的子文件，雙擊SimilateBehavioralModel，進(jìn)行仿真。精品文檔放心下載-`在最下面的欄目中將會顯示程序運(yùn)行得進(jìn)度，以及是否會出現(xiàn)錯(cuò)誤。感謝閱讀仿真完成后就會出現(xiàn)如下界面4給文件加核-`Source框下的空白處右擊，添加一個(gè)sourcefor文件，與前面相同,然后會看到如下對話框。感謝閱讀選擇你所需要添加的核，注意filename的文件名必須是你所添加的核的文件名。謝謝閱讀然后選擇next，會出現(xiàn)如下對話框。選擇你添加的核，點(diǎn)擊next，直到出現(xiàn)如下對話框-`在Nemberof ControlParts下選擇所需要添加的核的個(gè)數(shù)，然后finish.感謝閱讀添加成功的核會顯示在Source框中，如下圖所示精品文檔放心下載添加其他核的步驟也是這樣，不同的是改變NemberofControlParts選項(xiàng)中的數(shù)字。精品文檔放心下載5Constraints1添加時(shí)鐘，在Processes中選擇UserConstraints下的“FloorplanIO”并雙擊。在彈出的對話框中，然后將時(shí)鐘CLK托動到“AJ15”然后關(guān)閉對話框保存就可以完成對時(shí)鐘的添加了。（如果是組合邏輯，就不需要時(shí)鐘約束）感謝閱讀-`6synthesizeyourdesignISE里進(jìn)行綜合，在processes窗口中雙擊Synthesize—XST，如果有錯(cuò)誤就按照報(bào)錯(cuò)點(diǎn)修改，直到?jīng)]有錯(cuò)誤。謝謝閱讀7implementyourdesign雙擊“ImplementDesign”實(shí)現(xiàn)設(shè)計(jì)。8GenerateProgrammingFile謝謝閱讀雙擊“GenerateProgrammingFile”生成bit文件謝謝閱讀9AnalyzeDesignUsingChipscope精品文檔放心下載1試在Processes窗口中選擇雙擊“AnalyzeDesignUsingChipscope”進(jìn)入ChipScopeProAnalyzer窗口，點(diǎn)擊圖標(biāo)檢查連接情況。感謝閱讀-`2然后下載bit文件到板子上，單擊菜單欄中的“Device”，在下拉菜單中選擇所用器件，在所用器件名上右擊然后選“Configure”，在彈出的對話框中單擊“Sel