2023年研究生類研究生入學(xué)考試專業(yè)課電氣與電子信息-數(shù)字電子技術(shù)題庫

2023年研究生類研究生入學(xué)考試專業(yè)課電氣與電子信息-數(shù)字電子技術(shù)題庫卷I一.歷年考點試題黑鉆版(共50題)1.CMOS門電路在______時最耗電?A.輸出為邏輯0時B.輸出為邏輯1時C.輸出翻轉(zhuǎn)時D.輸出高阻態(tài)時2.以下關(guān)于時序電路和組合電路、同步電路和異步電路的解釋，______是正確的。A.時序電路是依靠觸發(fā)信號觸發(fā)的電路，組合電路不是依靠觸發(fā)信號觸發(fā)的電路，同步電路觸發(fā)信號由同一個時鐘驅(qū)動，異步電路觸發(fā)信號使用不同時鐘驅(qū)動B.時序電路是觸發(fā)信號由同一個時鐘驅(qū)動的電路，組合電路不是依靠觸發(fā)信號觸發(fā)的電路，同步電路是依靠觸發(fā)信號觸發(fā)的電路；異步電路觸發(fā)信號使用不同時鐘驅(qū)動C.時序電路不是依靠觸發(fā)信號觸發(fā)的電路，組合電路是依靠觸發(fā)信號觸發(fā)的電路，同步電路的觸發(fā)信號由同一個時鐘驅(qū)動，異步電路的觸發(fā)信號使用不同時鐘驅(qū)動D.時序電路是依靠觸發(fā)信號觸發(fā)的電路，組合電路是觸發(fā)信號使用不同時鐘驅(qū)動的電路，同步電路是觸發(fā)信號由同一個時鐘驅(qū)動；異步電路是依靠時鐘觸發(fā)的電路3.如圖1所示的邏輯電路，寫出Y的最簡與或式、最簡或與式、最簡與非-與非式、最簡或非-或非式、最簡與或非式。

4.邏輯函數(shù)F1=∑A，B，C，D(2，3，5，8，11，13)和F2=∏A，B，C，D(2，4，7，10，12，13)之間滿足______關(guān)系。A.對偶B.相等C.香農(nóng)展開D.反演5.A的原碼為011010，則2A對應(yīng)的8位原碼形式為______，-A的8位補(bǔ)碼為______。6.可編程邏輯器件EPROM2716有11根地址線A10～A0，8根數(shù)據(jù)線D7～D0，為片選端，低電平有效。此器件的存儲容量是______。A.210×8B.211×16C.211×8D.210×167.(473)10的BCD碼是______。A.010001110011B.111011010C.110001110011D.0100111100118.4個邏輯變量的最小項最多有______個，任意兩個最小項之積為______。9.根據(jù)圖1(a)所示電路和附圖1(b)中所給出的激勵波形，分析并畫出對應(yīng)輸出y的波形圖(設(shè)起始狀態(tài)為QD，QJK=00)。

10.在由上升沿觸發(fā)的T觸發(fā)器(T=1)組成的異步二進(jìn)制加法計數(shù)器中，方法是把進(jìn)位信號從低位的______端引出接高位的CP端。11.(1)將T觸發(fā)器轉(zhuǎn)換為JK觸發(fā)器：(2)用如圖1所示的D觸發(fā)器、JK觸發(fā)器、SR觸發(fā)器和T觸發(fā)器設(shè)計一個4位異步加法計數(shù)器，其中D觸發(fā)器的輸出為最低位，T觸發(fā)器的輸出為最高位。

12.用JK觸發(fā)器設(shè)計一個序列信號發(fā)生電路，使之在一系列CP脈沖信號作用下能夠周期性地輸出“010110”序列信號。(1)給出狀態(tài)分配方案；(2)畫出狀態(tài)轉(zhuǎn)換圖；(3)列出狀態(tài)轉(zhuǎn)換表；(4)畫出次態(tài)卡諾圖；(5)寫出狀態(tài)方程；(6)畫出邏輯圖；(7)檢查自啟動。13.一個8位移位寄存器的移位脈沖的頻率是1MHz，將8位二進(jìn)制數(shù)并行地移入這個移位寄存器需要______。A.經(jīng)過8個觸發(fā)器的傳輸延遲時間B.8μsC.經(jīng)過1個觸發(fā)器的傳輸延遲時間D.1μs14.一個邏輯0和一個高阻相與結(jié)果是什么?一個邏輯1和一個高阻相或結(jié)果是什么?并說明為什么。15.如圖(a)所示電路由74LS153雙四選一數(shù)據(jù)選擇組成，試寫出輸出Z的表達(dá)式，并分別用集成芯片74LS138最小項譯碼器[見圖(b)]和74LS151八選一數(shù)據(jù)選擇器[見圖(c)]實現(xiàn)該電路。

16.兩個二進(jìn)制數(shù)進(jìn)行算術(shù)運算，下面______說法是不正確的。A.兩個無符號數(shù)相加，如果最高位產(chǎn)生進(jìn)位輸出，則肯定發(fā)生溢出B.兩個最高位不同的補(bǔ)碼進(jìn)行相加運算，肯定不會產(chǎn)生溢出C.兩個補(bǔ)碼進(jìn)行相加運算，如果最高位產(chǎn)生進(jìn)位輸出，則肯定發(fā)生溢出D.兩個補(bǔ)碼的減法運算可以用加法器來實現(xiàn)17.在圖所示電路中，若要滿足給定的輸入/輸出關(guān)系，請將另一個輸入端的狀態(tài)標(biāo)明。

18.一個8位二進(jìn)制減法計數(shù)器，初始狀態(tài)為00000000，問經(jīng)過268個輸入脈沖后，此計數(shù)器的狀態(tài)為______。A.11001111B.11110100C.11110010D.1111001119.若要將一異或非門當(dāng)做反相器(非門)使用，則輸入端A、B端的連接方式是______。A.A或B中有一個接“1”B.A或B中有一個接“0”C.A和B并聯(lián)使用D.不能實現(xiàn)20.在圖所示由TTL門電路組成的環(huán)形振蕩器中，已知G1、G2門的平均傳輸時延相同，為tpd=25ns，現(xiàn)測得該振蕩器的振蕩頻率f=6.25MHz，則G3門的tpd是______ns；而輸出波形的振幅Uom約為______V。

A.30；2B.30；3C.20；3D.25；2.521.如圖所示正脈沖的脈沖寬度、脈沖重復(fù)頻率、脈沖占空比為______。

A.tp、1/T、tp/TB.tp、1/T、tp/(T-tp)C.tp、1/T、(T-tp)/rD.tp、T、tp/(T-tp)22.欲將寬1μs的脈沖轉(zhuǎn)換成寬1ms的脈沖，應(yīng)采用______。A.單穩(wěn)態(tài)觸發(fā)器B.無穩(wěn)態(tài)觸發(fā)器C.雙穩(wěn)態(tài)觸發(fā)器D.施密特觸發(fā)器23.試用卡諾圖求出函數(shù)F=F1·F2，并將F化簡成最簡與非-與非表達(dá)式。已知函數(shù)F1和F2如下(要求分別畫出F1、F2及F的卡諾圖)：

F1(A,B,C,D)=∑m(1,3,5,6,7,9,11,12,13,14,15)

F2(A,B,C,D)=∏M(2,3,8,9,10,14)24.觸發(fā)器的時鐘輸入的作用是______。A.復(fù)位B.使輸出狀態(tài)取決于輸入控制信號C.置位D.改變輸出狀態(tài)25.ADC輸出為12位二進(jìn)制數(shù)，輸入信號最大值為10V，其分辨率是______。26.用一個1位二進(jìn)制全加器、若干D觸發(fā)器及其他門電路設(shè)計以下電路：(1)設(shè)計一個串行4位二進(jìn)制加法器，它有3個輸入端：X1、X2和X3，其中X1、X2為加數(shù)和被加數(shù)，數(shù)據(jù)從低位開始輸入。X3為字同步信號，當(dāng)輸入到第4個數(shù)碼時，字同步信號X3=1，表示一個字(4位)相加結(jié)束，電路回到初始狀態(tài)；(2)若存在并行輸入的4位數(shù)A3A2A1A0(A3為高位)，請將它們轉(zhuǎn)為上述串行加法器的輸入數(shù)據(jù)X1，同時產(chǎn)生字同步信號X3；(3)上述串行加法器的和輸出為串行輸出，請將它轉(zhuǎn)化為并行輸出S3S2S1S0(其中S3為高位)。要求有解題步驟，畫出電路圖。27.4位比較器(74LS85)輸入端和輸出端分別為______和______。當(dāng)對數(shù)據(jù)進(jìn)行比較時先比較______位。A.8和3；最高B.4和3；最高C.8和3；最低D.4和3；最低28.將下列邏輯函數(shù)化簡成最簡或非-或非表達(dá)式：

29.(63)O的二進(jìn)制補(bǔ)碼是______，格雷碼是______。30.如圖1所示電路是一種由運算放大器及電壓反饋支路構(gòu)成的施密特觸發(fā)器，若要運算放大器的開環(huán)差模電壓增益Aud=uO/ud與反饋系數(shù)的乘積大于1，這時，電路的電壓傳輸特性即uO=f(uI)應(yīng)是圖2所示中的______。

A.DB.CC.AD.B31.試判斷下列三個3變量(A，B，C)函數(shù)F1、F2及F3之間的關(guān)系是______；而其中有冒險現(xiàn)象的函數(shù)為______。

(1)；(2)；(3)A.F3=F1F2；F2B.F3=F1+F2；F1C.F2=F3+F1；F1D.F3=F1+F2；F1、F2、F332.已知某種計數(shù)值中有算數(shù)運算41/3=13成立，則該算數(shù)運算中操作數(shù)的基數(shù)是______。33.分析圖所示組合邏輯電路的功能。已知輸入B3B2B1B0為5421BCD碼(7483是二進(jìn)制超前進(jìn)位加法器芯片。7485是4位二進(jìn)制數(shù)比較器芯片，A3和B3為高位)。

34.下列說法中，______是正確的。A.寄存器一般是邊沿觸發(fā)的，僅在時鐘的邊沿改變狀態(tài)；鎖存器一般指電平觸發(fā)的觸發(fā)器，特點是當(dāng)控制端有效時，輸入端的變化會隨時傳遞到輸出端B.同步計數(shù)器各觸發(fā)器的CP脈沖相同，異步計數(shù)器的各CP脈沖不同，異步計數(shù)器的速度可能比同步計數(shù)器速度快C.異或門當(dāng)反相器使用時，把多余輸入端接低電平D.組合邏輯電路如果產(chǎn)生了可以采用增加冗余項方法消除的險象，這種險象屬于功能險象35.TTL門電路組成的JK觸發(fā)器，時鐘端接5kHz脈沖，J與K懸空，則輸出Q的頻率為______。A.2.5kHzB.5kHzC.10kHzD.無法預(yù)測36.如圖所示組合電路的輸出F的表達(dá)式為______。

A．

B．

C．

D．37.八進(jìn)制數(shù)34.2的等值二進(jìn)制數(shù)為______；十進(jìn)制數(shù)98的等值二進(jìn)制數(shù)為______，8421BCD碼為______。38.欲產(chǎn)生序列信號11010111，則至少需要______級觸發(fā)器。A.2B.3C.4D.539.有一個5421BCD碼表示的數(shù)據(jù)為101000010011，其表示的十進(jìn)制數(shù)是多少?40.畫出如圖1所示電路在給定D1和CP作用下Q1、Q2和Y的輸出波形，說明該電路的功能。

41.能進(jìn)行脈沖整形的電路有______，若將一個正弦波電壓信號轉(zhuǎn)換成同一頻率的矩形波，應(yīng)采用______電路。42.如圖所示，試寫出TTL門電路對輸入信號的邏輯輸出表達(dá)式。

43.時序電路包括______電路和______電路，它們的基本組成單元分別是______和______。44.電路如圖1所示，試完成下列各項：(1)試用圖1(a)所示74LS161和適當(dāng)?shù)倪壿嬮T設(shè)計一個電路，實現(xiàn)圖1(b)所示的狀態(tài)轉(zhuǎn)換圖，要求使用置數(shù)端LD完成；(2)在(1)電路基礎(chǔ)上，添加最少的邏輯門實現(xiàn)圖1(c)所示波形，其中CP為外加時鐘，P為電路的輸出。寫出設(shè)計過程，并在圖中標(biāo)出輸出信號P端。

45.數(shù)字電路中的三極管一般工作于______區(qū)和______區(qū)。46.試判斷等式f(x1，x2，…，xk)=(0，x2，…，xk)+x1f(1，x2，…，xk)是否成立?47.如圖所示是用555定時器組成的多諧振蕩電路，如果uI端接4V電壓，試求輸出uO的頻率。

48.移位寄存器由8級觸發(fā)器組成，用它構(gòu)成的扭環(huán)形計數(shù)器具有______種有效狀態(tài)；用它構(gòu)成的環(huán)形計數(shù)器具有______種有效狀態(tài)，構(gòu)成線性反饋移位寄存器具有______種有效狀態(tài)。A.16，8，511B.4，8，15C.16，8，255D.8，16，12749.為構(gòu)成4096×16的RAM區(qū)，共需1024×4位的RAM芯片______片。A.64B.8C.16D.3250.兩個TTL門電路的輸出端是否可以直接相連，為什么?如果設(shè)計中必須直接相連，應(yīng)該用什么器件?卷I參考答案一.歷年考點試題黑鉆版1.參考答案：C當(dāng)CMOS門電路發(fā)生狀態(tài)翻轉(zhuǎn)時，會伴隨著負(fù)載電容的充放電，而狀態(tài)保持時的靜態(tài)功耗遠(yuǎn)小于翻轉(zhuǎn)時的動態(tài)功耗，所以翻轉(zhuǎn)時最耗電。2.參考答案：A3.參考答案：解：畫出卡諾圖如圖2所示。

由電路圖可知，所以，

與或式為：

或與式為：

與非-與非式為：

或非-或非式為：

與或非式為：4.參考答案：A5.參考答案：00110100

111001106.參考答案：C7.參考答案：A8.參考答案：16

09.參考答案：解：畫出所示電路圖對應(yīng)的波形圖如圖2所示。

對應(yīng)輸出Y的波形如圖3所示。

10.參考答案：11.參考答案：(1)如表所示，因為

(2)只要把4個D觸發(fā)器異步串聯(lián)起來，讓前一個的負(fù)相端驅(qū)動下一個觸發(fā)器就能得到異步加法計數(shù)器。

對于sR觸發(fā)器，，當(dāng)驅(qū)動時鐘為1時，令S=0，R=1，那么SR觸發(fā)器就相當(dāng)于D觸發(fā)器；JK觸發(fā)器與SR觸發(fā)器相同，有，當(dāng)驅(qū)動時鐘為1時令J=0，K=1，JK觸發(fā)器就相當(dāng)于D觸發(fā)器；T觸發(fā)器有，當(dāng)驅(qū)動時鐘為1時令T=0，就相當(dāng)于D觸發(fā)器。所以可畫出電路圖如圖2所示。

12.參考答案：解：首先進(jìn)行邏輯抽象。

(1)輸出Y“010110”為6個狀態(tài)，則可取S0～S5為從000～101的6個狀態(tài)。

(2)狀態(tài)轉(zhuǎn)換圖如圖1所示。

(3)狀態(tài)轉(zhuǎn)換表如表所示。

(4)次態(tài)卡諾圖如圖2所示。

(5)將(4)中的卡諾圖分解，如圖3所示。

從卡諾圖可得狀態(tài)方程：

(6)由狀態(tài)方程可得觸發(fā)方程：

(7)將兩個無效狀態(tài)110和111分別代入(5)中的狀態(tài)方程，所得次態(tài)分別為111和100，可以自啟動。13.參考答案：D14.參考答案：邏輯0與高阻相與結(jié)果是邏輯0，因為這時相當(dāng)于對高阻態(tài)接下拉電阻，輸出結(jié)果為下拉輸出值，為邏輯0。邏輯1和高阻態(tài)相或，結(jié)果是邏輯1，因為這時相當(dāng)于對高阻態(tài)接上拉電阻，輸出結(jié)果為上拉高電平，即邏輯1。15.參考答案：解：由題圖可知，當(dāng)C=0時，左半邊工作；當(dāng)C=1時，右半邊工作。將C、B、A作為控制信號，D作為輸出信號，可得：

所求該電路的實現(xiàn)如圖所示。

16.參考答案：C17.參考答案：解：如圖所示。

18.參考答案：B19.參考答案：D20.參考答案：B21.參考答案：A22.參考答案：A23.參考答案：解：畫出卡諾圖如圖所示。

得出邏輯函數(shù)并且化簡成最簡與非-與非表達(dá)式：

24.參考答案：B25.參考答案：44mV。分辨率為10/212V。26.參考答案：解：X3=0時，進(jìn)行串行加法計算；X3=1時，全部歸0。前一位的進(jìn)位是后一位的進(jìn)位。

串行4位二進(jìn)制加法器設(shè)計電路如圖1所示。

轉(zhuǎn)換輸入數(shù)據(jù)的電路如圖2所示。

并行輸出電路如圖3所示。

27.參考答案：A28.參考答案：解：

取其對偶式：

則有：

化為最簡或非-或非表達(dá)式：29.參考答案：(101100)B

(101010)B30.參考答案：A31.參考答案：D32.參考答案：933.參考答案：解：由題7485是4位二進(jìn)制數(shù)比較器芯片，7483是二進(jìn)制超前進(jìn)位加法器芯片，當(dāng)．B3B2B1B0大于4時，Y3Y2Y1Y0=B3B2B1B0+110；當(dāng)B3B2B1B0小于4時，Y3Y2Y1Y0=B3B2B1B0。根據(jù)5421BCD碼和8421BCD碼的轉(zhuǎn)換特性，該電路實現(xiàn)的功能是把B3B2B1B0從5421碼轉(zhuǎn)換成8421碼。34.參考答案：A35.參考答案：BTTL門電路的懸空端相當(dāng)于接高電平。所以根據(jù)JK觸發(fā)器的狀態(tài)轉(zhuǎn)移方程，即JK觸發(fā)器的狀態(tài)會隨著時鐘信號上升沿的到來而翻轉(zhuǎn)，所以頻率應(yīng)為CP的一半。36.參考答案：C37.參考答案：11100.01

1100010

1001100038.參考答案：B39.參考答案：解：在5421BCD碼中，1010對應(yīng)十進(jìn)制7，0001對應(yīng)十進(jìn)制1，0011對應(yīng)十進(jìn)制