機載航空電子中一種多格式視頻疊加模塊的設(shè)計

機載航空電子中一種多格式視頻疊加模塊的設(shè)計

0高性能多格式視頻選擇疊加技術(shù)隨著工程技術(shù)和視頻技術(shù)的快速發(fā)展，國內(nèi)空乘服務(wù)系統(tǒng)的綜合顯示和處理技術(shù)也得到了很好的發(fā)展?，F(xiàn)代飛機的性能不斷提高,飛行員需要處理和感知的信息越來越多。為了使飛行員能夠科學合理地獲取不同時段所關(guān)心的信息,需要將不同信息融合疊加在特定的位置上。這些信息來自于飛機不同部位的傳感器終端,并且以不同的格式傳輸?shù)骄C合顯示處理系統(tǒng)。為了這些信息能夠適時地融合疊加在主畫面上,需要研究高性能多格式視頻選擇疊加技術(shù)。高性能多格式視頻疊加模塊是機載綜合顯示處理系統(tǒng)中實現(xiàn)多種格式視頻信息疊加的平臺。以標準XMC背板結(jié)構(gòu)形式連接在CPU模塊上,接收CPU模塊發(fā)送的高速視頻數(shù)據(jù)和顯示命令,加速顯示在多功能顯示器上。接收多種外視頻信息,諸如氣象雷達信息、觀察瞄準信息、態(tài)勢信息等。這些外視頻信息以不同格式傳輸,如PAL、XGA、DVI和LVDS視頻信號等。并將接收和解碼的任何一種外視頻信息疊加在主畫面相應(yīng)位置上,為飛行員提供融合后的有效視頻信息。1視頻疊加子系統(tǒng)設(shè)計視頻疊加模塊是高性能多格式視頻疊加技術(shù)的硬件平臺,位于航空電子系統(tǒng)的綜合顯示處理子系統(tǒng)中,完成主畫面的生成和三種不同外視頻信號的選擇疊加功能。主要功能電路包括圖形處理器電路、外視頻解碼電路、視頻選擇疊加電路和視頻輸出控制電路等。視頻疊加模塊組成框圖如圖1所示。圖1視頻疊加模塊組成框圖(參見下頁)2視頻映射模塊的硬件設(shè)計2.1視頻數(shù)據(jù)和命令的網(wǎng)絡(luò)物理連接圖形處理器電路是視頻疊加模塊的核心部分,實現(xiàn)主畫面的加速顯示功能,和PPC8640CPU模塊直接通訊,接收CPU模塊發(fā)送的視頻數(shù)據(jù)和顯示命令,加速渲染到多功能顯示器上,為飛行員提供飛行和導(dǎo)航等主要信息(或者數(shù)字地圖信息)。它和CPU模塊通過PCI_E總線物理連接,實現(xiàn)了視頻數(shù)據(jù)和命令的高速交換傳輸。圖形處理器采用AMD公司的E4690芯片(也叫M96芯片),該芯片是為新一代低功耗多媒體系統(tǒng)而設(shè)計的高性能圖形處理器,支持2D/3D硬件加速,支持OpenGL圖形接口標準,內(nèi)建多條并行圖形處理流水線,采用多芯片封裝技術(shù),內(nèi)部集成512MByte的DDR顯存。E4690芯片主要性能如下:1)E4690芯片工作主頻最高600MHz;2)支持2D/3D圖形硬件加速,硬件支持OpenGL圖形接口標準;3)芯片集成了顯示存儲器,容量共512MByte,時鐘頻率最高800MHz;4)提供兩路獨立的顯示輸出通路,支持雙屏顯示,可配置為1路DVI輸出接口和1路數(shù)字RGB輸出接口或者LVDS視頻接口;5)分辨率支持1600×1200,刷新頻率支持60Hz;6)提供PCI-E總線接口,支持×8或×16,配置為×8。2.2視頻解碼模塊視頻解碼電路實現(xiàn)不同視頻格式的解碼功能,分為四個部分:PAL視頻解碼、DVI視頻解碼、VGA視頻解碼和LVDS視頻解碼。不同格式的視頻信號解碼成數(shù)字RGB信號,傳輸?shù)紽PGA中進行疊加處理。PAL視頻和VGA視頻解碼采用芯片ADV7403,該芯片是高品質(zhì)多種格式的視頻解碼器和圖形數(shù)字化器,支持解碼PAL、NTSC和SECAM視頻,支持解碼復(fù)合RGB視頻,支持解碼復(fù)合視頻信號等。本模塊采用兩片ADV7403芯片,分別解碼PAL和VGA信號,這樣可以實現(xiàn)無縫切換。DVI視頻解碼器采用TFP401芯片,它是DVI信號并/串數(shù)字接收器,能將DVI信號轉(zhuǎn)換成數(shù)字RGB信號。LVDS解碼器采用DS90CF384芯片,主要實現(xiàn)M96圖形處理器輸出的LVDS信號轉(zhuǎn)換成數(shù)字RGB信號。2.3視頻選擇疊加電路視頻選擇疊加電路是視頻疊加模塊的重要組成部分,主要功能是將圖形處理器產(chǎn)生的視頻信息作為主畫面或者背景畫面,將三路外視頻中的任何一路選擇疊加在主畫面的需要融合該信息的地方。視頻選擇疊加電路由核心部件FPGA和外圍電路4片SRAM組成,FPGA是視頻疊加邏輯算法的硬件平臺,SRAM是為緩沖外視頻信息而設(shè)計。FPGA接收前端內(nèi)外視頻共四路,后端輸出信號兩路,從FPGA外接的IO管腳數(shù)和綜合性能考慮,本模塊FPGA選擇Xilinx公司的XC4VLX25可編程邏輯芯片,它的門電路數(shù)目約為100萬,并且可分配的塊RAM達到了1296kbits,8個數(shù)字時鐘管理器DCM,用戶可用的IO管腳為448個,1.2V核心電壓。這些性能滿足本設(shè)計對FPGA資源的需求。2.4多功能閱讀器支持的視頻視頻疊加電路FPGA輸出的視頻信息流是融合疊加后的信息,是飛行員某特定時段需要疊加的有效信息。這些有效視頻流的輸出格式是數(shù)字RGB格式,不能直接輸出到多功能顯示器上,需要轉(zhuǎn)換成多功能顯示器支持的視頻格式。視頻編碼電路將實現(xiàn)這個功能,它將FPGA輸出的視頻信息轉(zhuǎn)成兩路輸出,一路為LVDS,一路是XGA信息。LVDS信號直接輸出到多功能顯示器,XGA信號輸出到系統(tǒng)外的視頻記錄儀上。LVDS視頻編碼采用DS90CF383芯片,該芯片可將并行輸入的28位LVTTL/LVCOMS數(shù)據(jù)轉(zhuǎn)換成4路串行LVDS數(shù)據(jù)流。XGA編碼器采用芯片ADV7123,該芯片是一個3通道的高速數(shù)字信號轉(zhuǎn)換成模擬信號的轉(zhuǎn)化器,每通道寬度可達10位,可將數(shù)字RGB轉(zhuǎn)換成模擬的XGA信號。3視頻重疊邏輯與相關(guān)算法的設(shè)計視頻疊加模塊在FPGA中實現(xiàn)的邏輯算法主要有視頻選擇切換和視頻疊加。圖2是FPGA及其外圍連接器件邏輯功能框圖。3.1視頻選擇和切換邏輯視頻疊加模塊在通電完成初始化后,M96圖形處理器接收CPU模塊的顯示數(shù)據(jù)和命令,將主畫面視頻信息流加速顯示到多功能顯示器。當飛行員在某一特定時域,按鍵選擇某一外視頻信息時,按鍵指令將通過CPU模塊被M96圖形處理器捕獲,M96圖形處理器將捕獲的信息傳送給FPGA中的視頻選擇和切換邏輯功能塊,該部分邏輯解析出需要疊加的外視頻通道號。如圖2所示,當視頻選擇和切換邏輯獲悉需要疊加的外視頻是PAL、DVI或者VGA時,它將初始化相應(yīng)的解碼器。當某一路解碼器初始化完成后,視頻信息流將進入FPGA,接下來進行碼流解析,提取有效的視頻像素信息,經(jīng)過FIFO緩沖和SRAM讀寫控制后,有效像素信息被存儲在SRAM中。視頻疊加模塊三路外視頻的分辨率不盡相同,DVI視頻分辨率為1024×768,刷新頻率是60Hz,VGA視頻分辨率為640×480,刷新頻率是60Hz,PAL視頻分辨率為720×576,刷新頻率是50Hz。圖形處理器視頻流的分辨率為1024×768,刷新頻率是60Hz。刷新頻率和主畫面相同的,疊加算法相對簡單。PAL視頻刷新頻率是50Hz,疊加算法的思想較為復(fù)雜,首先需要在奇偶交替的50場畫面的每一場中進行場內(nèi)插值運算,得到50幀圖形,再將順序輸出的5幀圖形的第5幀重復(fù)一次,這樣可以得到60幀的圖形,這個方法能夠獲得穩(wěn)定的60Hz頻率的PAL視頻流。該算法的優(yōu)點在于能夠很好地解決存偶加幀算法出現(xiàn)的字符閃爍問題,也能很好地避免奇偶交替算法帶來的視頻遲滯跳躍現(xiàn)象。3.2畫面視頻多模型的疊加視頻疊加邏輯實現(xiàn)刷新頻率相同的兩種視頻的疊加,分辨率可以不同,并且將兩種視頻疊加在同一坐標系下。本設(shè)計中采用的疊加算法是阿爾法混合疊加,假設(shè)主畫面視頻像素點為I式(1)中a可以取0和1之間的任何值,取0時,疊加結(jié)果是外視頻不被疊加的效果,a為1時,外視頻覆蓋底圖的疊加效果,a為0.5時,效果是半透明疊加。a在0和1之間連續(xù)取值,疊加效果可以在255個灰度等級之間連續(xù)變化。另外,在疊加矢量漢字時,矢量字會在a趨近于0時留下黑色邊框,本設(shè)計采用疊加補充算法,對矢量字邊框像素點周圍四個點進行插值,得到新的像素點取代原像素點,這樣可以消除殘留的黑色邊框,獲得很好的疊加效果。3.3顯示有效像素當視頻像素點經(jīng)過疊加邏輯處理后,得到最終需要顯示的有效像素。此時,輸出控制邏輯將這些有效像素進行數(shù)據(jù)編碼,轉(zhuǎn)換成需要的格式,以符合VESA制式的時序?qū)⒂行袼剌敵龅胶罄m(xù)的編碼器中。4視頻疊加疊加視頻疊加模塊接收多功能顯示器周邊按鍵命令,開始工作時默認顯示主畫面,當按鍵選擇任一路外視頻時,即選擇疊加某一路外視頻信號,并且能夠按照需要實現(xiàn)覆蓋疊加和半透明疊加,視頻疊加效果圖如圖3所示。視頻疊加后圖像內(nèi)容完整,顯示清晰穩(wěn)定,滿足綜合顯示處理系統(tǒng)對視頻信號選擇疊加功能的要求。5飛行信息的圖和所在機構(gòu)視頻疊加模塊是綜合顯示處理系統(tǒng)的重要部件,它以圖形處理器M96和FPGA為核心,實現(xiàn)了大量視頻圖形信息的加速顯示,如數(shù)字地圖和飛行