并行存儲(chǔ)器課件

第三章內(nèi)部存儲(chǔ)器3.1存儲(chǔ)器概述3.2SRAM存儲(chǔ)器3.3DRAM存儲(chǔ)器3.4只讀存儲(chǔ)器和閃速存儲(chǔ)器3.5并行存儲(chǔ)器3.6Cache存儲(chǔ)器返回1第三章內(nèi)部存儲(chǔ)器3.1存儲(chǔ)器概述返回13.1存儲(chǔ)器概述一、分類(lèi)按存儲(chǔ)介質(zhì)分類(lèi)：磁表面/半導(dǎo)體存儲(chǔ)器按存取方式分類(lèi)：隨機(jī)/順序存?。ù艓В┌醋x寫(xiě)功能分類(lèi)：ROM，RAMRAM：雙極型/MOSROM：MROM/PROM/EPROM/EEPROM按信息的可保存性分類(lèi)：永久性和非永久性的按存儲(chǔ)器系統(tǒng)中的作用分類(lèi)：主/輔/緩/控23.1存儲(chǔ)器概述一、分類(lèi)23.1存儲(chǔ)器概述二、存儲(chǔ)器分級(jí)結(jié)構(gòu) 1、目前存儲(chǔ)器的特點(diǎn)是：速度快的存儲(chǔ)器價(jià)格貴，容量?。粌r(jià)格低的存儲(chǔ)器速度慢，容量大。在計(jì)算機(jī)存儲(chǔ)器體系結(jié)構(gòu)設(shè)計(jì)時(shí)，我們希望存儲(chǔ)器系統(tǒng)的性能高、價(jià)格低，那么在存儲(chǔ)器系統(tǒng)設(shè)計(jì)時(shí)，應(yīng)當(dāng)在存儲(chǔ)器容量，速度和價(jià)格方面的因素作折中考慮，建立了分層次的存儲(chǔ)器體系結(jié)構(gòu)如下圖所示。33.1存儲(chǔ)器概述二、存儲(chǔ)器分級(jí)結(jié)構(gòu)33.1.2存儲(chǔ)器分級(jí)結(jié)構(gòu)2、分級(jí)結(jié)構(gòu)高速緩沖存儲(chǔ)器簡(jiǎn)稱(chēng)cache，它是計(jì)算機(jī)系統(tǒng)中的一個(gè)高速小容量半導(dǎo)體存儲(chǔ)器。主存儲(chǔ)器簡(jiǎn)稱(chēng)主存，是計(jì)算機(jī)系統(tǒng)的主要存儲(chǔ)器，用來(lái)存放計(jì)算機(jī)運(yùn)行期間的大量程序和數(shù)據(jù)。外存儲(chǔ)器簡(jiǎn)稱(chēng)外存，它是大容量輔助存儲(chǔ)器。43.1.2存儲(chǔ)器分級(jí)結(jié)構(gòu)2、分級(jí)結(jié)構(gòu)43.1.2存儲(chǔ)器分級(jí)結(jié)構(gòu)分層存儲(chǔ)器系統(tǒng)之間的連接關(guān)系53.1.2存儲(chǔ)器分級(jí)結(jié)構(gòu)分層存儲(chǔ)器系統(tǒng)之間的連接關(guān)系53.1.3主存儲(chǔ)器的技術(shù)指標(biāo)字存儲(chǔ)單元：存放一個(gè)機(jī)器字的存儲(chǔ)單元，相應(yīng)的單元地址叫字地址。字節(jié)存儲(chǔ)單元：存放一個(gè)字節(jié)的單元，相應(yīng)的地址稱(chēng)為字節(jié)地址。存儲(chǔ)容量：指一個(gè)存儲(chǔ)器中可以容納的存儲(chǔ)單元總數(shù)。存儲(chǔ)容量越大，能存儲(chǔ)的信息就越多。存取時(shí)間又稱(chēng)存儲(chǔ)器訪問(wèn)時(shí)間：指一次讀操作命令發(fā)出到該操作完成，將數(shù)據(jù)讀出到數(shù)據(jù)總線上所經(jīng)歷的時(shí)間。通常取寫(xiě)操作時(shí)間等于讀操作時(shí)間，故稱(chēng)為存儲(chǔ)器存取時(shí)間。存儲(chǔ)周期：指連續(xù)啟動(dòng)兩次讀操作所需間隔的最小時(shí)間。通常，存儲(chǔ)周期略大于存取時(shí)間，其時(shí)間單位為ns。存儲(chǔ)器帶寬：?jiǎn)挝粫r(shí)間里存儲(chǔ)器所存取的信息量，通常以位/秒或字節(jié)/秒做度量單位。63.1.3主存儲(chǔ)器的技術(shù)指標(biāo)字存儲(chǔ)單元：存放一個(gè)機(jī)器字的存儲(chǔ)3.2SRAM存儲(chǔ)器主存（內(nèi)部存儲(chǔ)器）是半導(dǎo)體存儲(chǔ)器。根據(jù)信息存儲(chǔ)的機(jī)理不同可以分為兩類(lèi)：靜態(tài)讀寫(xiě)存儲(chǔ)器(SRAM)：存取速度快動(dòng)態(tài)讀寫(xiě)存儲(chǔ)器(DRAM)：存儲(chǔ)容量不如DRAM大。73.2SRAM存儲(chǔ)器主存（內(nèi)部存儲(chǔ)器）是半導(dǎo)體存儲(chǔ)器。根據(jù)3.2SRAM存儲(chǔ)器一、基本的靜態(tài)存儲(chǔ)元陣列1、存儲(chǔ)位元2、三組信號(hào)線地址線數(shù)據(jù)線行線列線控制線83.2SRAM存儲(chǔ)器一、基本的靜態(tài)存儲(chǔ)元陣列83.2SRAM存儲(chǔ)器二、基本的SRAM邏輯結(jié)構(gòu)SRAM芯大多采用雙譯碼方式，以便組織更大的存儲(chǔ)容量。采用了二級(jí)譯碼：將地址分成x向、y向兩部分如圖所示。93.2SRAM存儲(chǔ)器二、基本的SRAM邏輯結(jié)構(gòu)93.2SRAM存儲(chǔ)器存儲(chǔ)體（256×128×8）通常把各個(gè)字的同一個(gè)字的同一位集成在一個(gè)芯片（32K×1）中，32K位排成256×128的矩陣。8個(gè)片子就可以構(gòu)成32KB。地址譯碼器采用雙譯碼的方式（減少選擇線的數(shù)目）。A0~A7為行地址譯碼線A8~A14為列地址譯碼線103.2SRAM存儲(chǔ)器存儲(chǔ)體（256×128×8）103.2SRAM存儲(chǔ)器讀與寫(xiě)的互鎖邏輯 控制信號(hào)中CS是片選信號(hào)，CS有效時(shí)（低電平），門(mén)G1、G2均被打開(kāi)。OE為讀出使能信號(hào)，OE有效時(shí)（低電平），門(mén)G2開(kāi)啟，當(dāng)寫(xiě)命令WE=1時(shí)（高電平），門(mén)G1關(guān)閉，存儲(chǔ)器進(jìn)行讀操作。寫(xiě)操作時(shí)，WE=0，門(mén)G1開(kāi)啟，門(mén)G2關(guān)閉。注意，門(mén)G1和G2是互鎖的，一個(gè)開(kāi)啟時(shí)另一個(gè)必定關(guān)閉，這樣保證了讀時(shí)不寫(xiě)，寫(xiě)時(shí)不讀。113.2SRAM存儲(chǔ)器讀與寫(xiě)的互鎖邏輯113.2SRAM存儲(chǔ)器三、存儲(chǔ)器的讀寫(xiě)周期讀周期讀出時(shí)間Taq讀周期時(shí)間Trc寫(xiě)周期寫(xiě)周期時(shí)間Twc寫(xiě)時(shí)間twd存取周期讀周期時(shí)間Trc=寫(xiě)時(shí)間twd123.2SRAM存儲(chǔ)器三、存儲(chǔ)器的讀寫(xiě)周期12例1P70：圖3.5(a)是SRA的寫(xiě)入時(shí)序圖。其中R/W是讀/寫(xiě)命令控制線，當(dāng)R/W線為低電平時(shí)，存儲(chǔ)器按給定地址把數(shù)據(jù)線上的數(shù)據(jù)寫(xiě)入存儲(chǔ)器。請(qǐng)指出圖3.5(a)寫(xiě)入時(shí)序中的錯(cuò)誤，并畫(huà)出正確的寫(xiě)入時(shí)序圖。解：點(diǎn)擊上圖13例1P70：圖3.5(a)是SRA的寫(xiě)入時(shí)序圖。其中R/W是3.3DRAM存儲(chǔ)器一、DRAM存儲(chǔ)位元的記憶原理 SRAM存儲(chǔ)器的存儲(chǔ)位元是一個(gè)觸發(fā)器，它具有兩個(gè)穩(wěn)定的狀態(tài)。而DRAM存儲(chǔ)器的存儲(chǔ)位元是由一個(gè)MOS晶體管和電容器組成的記憶電路，如圖3.6所示。143.3DRAM存儲(chǔ)器一、DRAM存儲(chǔ)位元的記憶原理143.3DRAM存儲(chǔ)器1、MOS管做為開(kāi)關(guān)使用，而所存儲(chǔ)的信息1或0則是由電容器上的電荷量來(lái)體現(xiàn)——當(dāng)電容器充滿電荷時(shí)，代表存儲(chǔ)了1，當(dāng)電容器放電沒(méi)有電荷時(shí)，代表存儲(chǔ)了0。2、圖(a)表示寫(xiě)1到存儲(chǔ)位元。此時(shí)輸出緩沖器關(guān)閉、刷新緩沖器關(guān)閉，輸入緩沖器打開(kāi)（R/W為低），輸入數(shù)據(jù)DIN=1送到存儲(chǔ)元位線上，而行選線為高，打開(kāi)MOS管，于是位線上的高電平給電容器充電，表示存儲(chǔ)了1。3、圖(b)表示寫(xiě)0到存儲(chǔ)位元。此時(shí)輸出緩沖器和刷新緩沖器關(guān)閉，輸入緩沖器打開(kāi)，輸入數(shù)據(jù)DIN=0送到存儲(chǔ)元位線上；行選線為高，打開(kāi)MOS管，于是電容上的電荷通過(guò)MOS管和位線放電，表示存儲(chǔ)了0。4、圖(c)表示從存儲(chǔ)位元讀出1。輸入緩沖器和刷新緩沖器關(guān)閉，輸出緩沖器/讀放打開(kāi)（R/W為高）。行選線為高，打開(kāi)MOS管，電容上所存儲(chǔ)的1送到位線上，通過(guò)輸出緩沖器/讀出放大器發(fā)送到DOUT,即DOUT=1。5、圖(d)表示(c)讀出1后存儲(chǔ)位元重寫(xiě)1。由于(c)中讀出1是破壞性讀出，必須恢復(fù)存儲(chǔ)位元中原存的1。此時(shí)輸入緩沖器關(guān)閉，刷新緩沖器打開(kāi)，輸出緩沖器/讀放打開(kāi)，DOUT=1經(jīng)刷新緩沖器送到位線上，再經(jīng)MOS管寫(xiě)到電容上。注意，輸入緩沖器與輸出緩沖器總是互鎖的。這是因?yàn)樽x操作和寫(xiě)操作是互斥的，不會(huì)同時(shí)發(fā)生。153.3DRAM存儲(chǔ)器1、MOS管做為開(kāi)關(guān)使用，而所存儲(chǔ)的信3.3DRAM存儲(chǔ)器二、DRAM芯片的邏輯結(jié)構(gòu)下面我們通過(guò)一個(gè)例子來(lái)看一下動(dòng)態(tài)存儲(chǔ)器的邏輯結(jié)構(gòu)如圖。圖3.7(a)示出1M×4位DRAM芯片的管腳圖，其中有兩個(gè)電源腳、兩個(gè)地線腳，為了對(duì)稱(chēng)，還有一個(gè)空腳（NC）。圖3.7(b)是該芯片的邏輯結(jié)構(gòu)圖。與SRAM不同的是：（1）增加了行地址鎖存器和列地址鎖存器。由于DRAM存儲(chǔ)器容量很大，地址線寬度相應(yīng)要增加，這勢(shì)必增加芯片地址線的管腳數(shù)目。為避免這種情況，采取的辦法是分時(shí)傳送地址碼。若地址總線寬度為10位，先傳送地址碼A0～A9，由行選通信號(hào)RAS打入到行地址鎖存器；然后傳送地址碼A10～A19，由列選通信號(hào)CRS打入到列地址鎖存器。芯片內(nèi)部?jī)刹糠趾掀饋?lái)，地址線寬度達(dá)20位，存儲(chǔ)容量為1M×4位。（2）增加了刷新計(jì)數(shù)器和相應(yīng)的控制電路。DRAM讀出后必須刷新，而未讀寫(xiě)的存儲(chǔ)元也要定期刷新，而且要按行刷新，所以刷新計(jì)數(shù)器的長(zhǎng)度等于行地址鎖存器。刷新操作與讀/寫(xiě)操作是交替進(jìn)行的，所以通過(guò)2選1多路開(kāi)關(guān)來(lái)提供刷新行地址或正常讀/寫(xiě)的行地址。163.3DRAM存儲(chǔ)器二、DRAM芯片的邏輯結(jié)構(gòu)163.3DRAM存儲(chǔ)器173.3DRAM存儲(chǔ)器173.3DRAM存儲(chǔ)器三、讀/寫(xiě)周期讀周期、寫(xiě)周期的定義是從行選通信號(hào)RAS下降沿開(kāi)始，到下一個(gè)RAS信號(hào)的下降沿為止的時(shí)間，也就是連續(xù)兩個(gè)讀周期的時(shí)間間隔。通常為控制方便，讀周期和寫(xiě)周期時(shí)間相等。183.3DRAM存儲(chǔ)器三、讀/寫(xiě)周期183.3DRAM存儲(chǔ)器193.3DRAM存儲(chǔ)器193.3DRAM存儲(chǔ)器四、刷新周期刷新周期：DRAM存儲(chǔ)位元是基于電容器上的電荷量存儲(chǔ)，這個(gè)電荷量隨著時(shí)間和溫度而減少，因此必須定期地刷新，以保持它們?cè)瓉?lái)記憶的正確信息。刷新操作有兩種刷新方式：集中式刷新:DRAM的所有行在每一個(gè)刷新周期中都被刷新。例如刷新周期為8ms的內(nèi)存來(lái)說(shuō)，所有行的集中式刷新必須每隔8ms進(jìn)行一次。為此將8ms時(shí)間分為兩部分：前一段時(shí)間進(jìn)行正常的讀/寫(xiě)操作，后一段時(shí)間（8ms至正常讀/寫(xiě)周期時(shí)間）做為集中刷新操作時(shí)間。分散式刷新:每一行的刷新插入到正常的讀/寫(xiě)周期之中。例如p72圖3.7所示的DRAM有1024行，如果刷新周期為8ms，則每一行必須每隔8ms÷1024=7.8us進(jìn)行一次。203.3DRAM存儲(chǔ)器四、刷新周期203.3DRAM存儲(chǔ)器五、存儲(chǔ)器容量的擴(kuò)充1、字長(zhǎng)位數(shù)擴(kuò)展 給定的芯片字長(zhǎng)位數(shù)較短，不滿足設(shè)計(jì)要求的存儲(chǔ)器字長(zhǎng)，此時(shí)需要用多片給定芯片擴(kuò)展字長(zhǎng)位數(shù)。三組信號(hào)線中，地址線和控制線公用而數(shù)據(jù)線單獨(dú)分開(kāi)連接。d=設(shè)計(jì)要求的存儲(chǔ)器容量/選擇芯片存儲(chǔ)器容量[例2]利用1M×4位的SRAM芯片，設(shè)計(jì)一個(gè)存儲(chǔ)容量為1M×8位的SRAM存儲(chǔ)器。解：所需芯片數(shù)量=(1M×8)/(1M×4)=2片213.3DRAM存儲(chǔ)器五、存儲(chǔ)器容量的擴(kuò)充213.3DRAM存儲(chǔ)器2、字存儲(chǔ)容量擴(kuò)展給定的芯片存儲(chǔ)容量較?。ㄗ?jǐn)?shù)少），不滿足設(shè)計(jì)要求的總存儲(chǔ)容量，此時(shí)需要用多片給定芯片來(lái)擴(kuò)展字?jǐn)?shù)。三組信號(hào)組中給定芯片的地址總線和數(shù)據(jù)總線公用，控制總線中R/W公用，使能端EN不能公用，它由地址總線的高位段譯碼來(lái)決定片選信號(hào)。所需芯片數(shù)仍由（d=設(shè)計(jì)要求的存儲(chǔ)器容量/選擇芯片存儲(chǔ)器容量）決定。[例3]利用1M×8位的DRAM芯片設(shè)計(jì)2M×8位的DRAM存儲(chǔ)器解：所需芯片數(shù)d=（2M×8）/（1M×8）=2(片)223.3DRAM存儲(chǔ)器2、字存儲(chǔ)容量擴(kuò)展223.3DRAM存儲(chǔ)器3、存儲(chǔ)器模塊條存儲(chǔ)器通常以插槽用模塊條形式供應(yīng)市場(chǎng)。這種模塊條常稱(chēng)為內(nèi)存條，它們是在一個(gè)條狀形的小印制電路板上，用一定數(shù)量的存儲(chǔ)器芯片，組成一個(gè)存儲(chǔ)容量固定的存儲(chǔ)模塊。如圖所示。內(nèi)存條有30腳、72腳、100腳、144腳、168腳等多種形式。30腳內(nèi)存條設(shè)計(jì)成8位數(shù)據(jù)線，存儲(chǔ)容量從256KB～32MB。72腳內(nèi)存條設(shè)計(jì)成32位數(shù)據(jù)總線100腳以上內(nèi)存條既用于32位數(shù)據(jù)總線又用于64位數(shù)據(jù)總線，存儲(chǔ)容量從4MB～512MB。233.3DRAM存儲(chǔ)器3、存儲(chǔ)器模塊條233.3DRAM存儲(chǔ)器六、高級(jí)的DRAM結(jié)構(gòu)FPMDRAM：快速頁(yè)模式動(dòng)態(tài)存儲(chǔ)器，它是根據(jù)程序的局部性原理來(lái)實(shí)現(xiàn)的。讀周期和寫(xiě)周期中，為了尋找一個(gè)確定的存儲(chǔ)單元地址，首先由低電平的行選通信號(hào)RAS確定行地址，然后由低電平的列選信號(hào)CAS確定列地址。下一次尋找操作，也是由RAS選定行地址，CAS選定列地址，依此類(lèi)推，如下圖所示。243.3DRAM存儲(chǔ)器六、高級(jí)的DRAM結(jié)構(gòu)243.3DRAM存儲(chǔ)器CDRAM帶高速緩沖存儲(chǔ)器（cache）的動(dòng)態(tài)存儲(chǔ)器，它是在通常的DRAM芯片內(nèi)又集成了一個(gè)小容量的SRAM，從而使DRAM芯片的性能得到顯著改進(jìn)。如圖所示出1M×4位CDRAM芯片的結(jié)構(gòu)框圖，其中SRAM為512×4位。253.3DRAM存儲(chǔ)器CDRAM帶高速緩沖存儲(chǔ)器（cache3.3DRAM存儲(chǔ)器SDRAM同步型動(dòng)態(tài)存儲(chǔ)器。計(jì)算機(jī)系統(tǒng)中的CPU使用的是系統(tǒng)時(shí)鐘，SDRAM的操作要求與系統(tǒng)時(shí)鐘相同步，在系統(tǒng)時(shí)鐘的控制下從CPU獲得地址、數(shù)據(jù)和控制信息。換句話說(shuō)，它與CPU的數(shù)據(jù)交換同步于外部的系統(tǒng)時(shí)鐘信號(hào)，并且以CPU/存儲(chǔ)器總線的最高速度運(yùn)行，而不需要插入等待狀態(tài)。其原理和時(shí)序關(guān)系見(jiàn)下一頁(yè)圖和動(dòng)畫(huà)。263.3DRAM存儲(chǔ)器SDRAM同步型動(dòng)態(tài)存儲(chǔ)器。計(jì)算機(jī)系統(tǒng)27273.3DRAM存儲(chǔ)器[例4]CDRAM內(nèi)存條組成實(shí)例。 一片CDRAM的容量為1M×4位，8片這樣的芯片可組成1M×32位4MB的存儲(chǔ)模塊，其組成如下圖所示。283.3DRAM存儲(chǔ)器[例4]CDRAM內(nèi)存條組成實(shí)例。3.3DRAM存儲(chǔ)器七、DRAM主存讀/寫(xiě)的正確性校驗(yàn)DRAM通常用做主存儲(chǔ)器，其讀寫(xiě)操作的正確性與可靠性至關(guān)重要。為此除了正常的數(shù)據(jù)位寬度，還增加了附加位，用于讀/寫(xiě)操作正確性校驗(yàn)。增加的附加位也要同數(shù)據(jù)位一起寫(xiě)入DRAM中保存。其原理如圖所示。293.3DRAM存儲(chǔ)器七、DRAM主存讀/寫(xiě)的正確性校驗(yàn)293.4只讀存儲(chǔ)器和閃速存儲(chǔ)器一、只讀存儲(chǔ)器ROM叫做只讀存儲(chǔ)器。顧名思義，只讀的意思是在它工作時(shí)只能讀出，不能寫(xiě)入。然而其中存儲(chǔ)的原始數(shù)據(jù)，必須在它工作以前寫(xiě)入。只讀存儲(chǔ)器由于工作可靠，保密性強(qiáng)，在計(jì)算機(jī)系統(tǒng)中得到廣泛的應(yīng)用。主要有兩類(lèi)：掩模ROM：掩模ROM實(shí)際上是一個(gè)存儲(chǔ)內(nèi)容固定的ROM，由生產(chǎn)廠家提供產(chǎn)品?？删幊蘎OM：用戶后寫(xiě)入內(nèi)容，有些可以多次寫(xiě)入。一次性編程的PROM多次編程的EPROM和E2PROM。303.4只讀存儲(chǔ)器和閃速存儲(chǔ)器一、只讀存儲(chǔ)器303.4只讀存儲(chǔ)器和閃速存儲(chǔ)器1、掩模ROM掩模ROM的陣列結(jié)構(gòu)和存儲(chǔ)元313.4只讀存儲(chǔ)器和閃速存儲(chǔ)器1、掩模ROM掩模ROM的陣3.4只讀存儲(chǔ)器和閃速存儲(chǔ)器2、掩模ROM的邏輯符號(hào)和內(nèi)部邏輯框圖323.4只讀存儲(chǔ)器和閃速存儲(chǔ)器2、掩模ROM的邏輯符號(hào)和內(nèi)3.4只讀存儲(chǔ)器和閃速存儲(chǔ)器3、可編程ROMEPROM叫做光擦除可編程可讀存儲(chǔ)器。它的存儲(chǔ)內(nèi)容可以根據(jù)需要寫(xiě)入，當(dāng)需要更新時(shí)將原存儲(chǔ)內(nèi)容抹去，再寫(xiě)入新的內(nèi)容。現(xiàn)以浮柵雪崩注入型MOS管為存儲(chǔ)元的EPROM為例進(jìn)行說(shuō)明，結(jié)構(gòu)如右圖所示。333.4只讀存儲(chǔ)器和閃速存儲(chǔ)器3、可編程ROM333.4只讀存儲(chǔ)器和閃速存儲(chǔ)器現(xiàn)以浮柵雪崩注入型MOS管為存儲(chǔ)元的EPROM為例進(jìn)行說(shuō)明，結(jié)構(gòu)如圖(a)所示，圖(b)是電路符號(hào)。若在漏極D端加上約幾十伏的脈沖電壓，使得溝道中的電場(chǎng)足夠強(qiáng)，則會(huì)造成雪崩，產(chǎn)生很多高能量電子。此時(shí)，若在G2柵上加上正電壓，形成方向與溝道垂直的電場(chǎng)，便可使溝道中的電子穿過(guò)氧化層而注入到G1柵，從而使G1柵積累負(fù)電荷。由于G1柵周?chē)际墙^緣的二氧化硅層，泄漏電流極小，所以一旦電子注入到G1柵后，就能長(zhǎng)期保存。

343.4只讀存儲(chǔ)器和閃速存儲(chǔ)器現(xiàn)以浮柵雪崩注入型MOS管為3.4只讀存儲(chǔ)器和閃速存儲(chǔ)器當(dāng)G1柵有電子積累時(shí)，該MOS管的開(kāi)啟電壓變得很高，即使G2柵為高電平，該管仍不能導(dǎo)通，相當(dāng)于存儲(chǔ)了“0”。反之，G1柵無(wú)電子積累時(shí)，MOS管的開(kāi)啟電壓較低，當(dāng)G2柵為高電平時(shí)，該管可以導(dǎo)通，相當(dāng)于存儲(chǔ)了“1”。圖(d)示出了讀出時(shí)的電路，它采用二維譯碼方式：x地址譯碼器的輸出xi與G2柵極相連，以決定T2管是否選中；y地址譯碼器的輸出yi與T1管柵極相連，控制其數(shù)據(jù)是否讀出。當(dāng)片選信號(hào)CS為高電平即該片選中時(shí)，方能讀出數(shù)據(jù)。353.4只讀存儲(chǔ)器和閃速存儲(chǔ)器當(dāng)G1柵有電子積累時(shí)，該MO3.4只讀存儲(chǔ)器和閃速存儲(chǔ)器這種器件的上方有一個(gè)石英窗口，如圖(c)所示。當(dāng)用光子能量較高的紫外光照射G1浮柵時(shí)，G1中電子獲得足夠能量，從而穿過(guò)氧化層回到襯底中，如圖(e)所示。這樣可使浮柵上的電子消失，達(dá)到抹去存儲(chǔ)信息的目的，相當(dāng)于存儲(chǔ)器又存了全“1”。363.4只讀存儲(chǔ)器和閃速存儲(chǔ)器這種器件的上方有一個(gè)石英窗口3.4只讀存儲(chǔ)器和閃速存儲(chǔ)器這種EPROM出廠時(shí)為全“1”狀態(tài)，使用者可根據(jù)需要寫(xiě)“0”。寫(xiě)“0”電路如圖(f)所示，xi和yi選擇線為高電位，P端加20多伏的正脈沖，脈沖寬度為0.1～1ms。EPROM允許多次重寫(xiě)。抹去時(shí)，用40W紫外燈，相距2cm，照射幾分鐘即可。373.4只讀存儲(chǔ)器和閃速存儲(chǔ)器這種EPROM出廠時(shí)為全“13.4只讀存儲(chǔ)器和閃速存儲(chǔ)器E2PROM存儲(chǔ)元 EEPROM，叫做電擦除可編程只讀存儲(chǔ)器。其存儲(chǔ)元是一個(gè)具有兩個(gè)柵極的NMOS管，如圖(a)和(b)所示，G1是控制柵，它是一個(gè)浮柵，無(wú)引出線；G2是抹去柵，它有引出線。在G1柵和漏極D之間有一小面積的氧化層，其厚度極薄，可產(chǎn)生隧道效應(yīng)。如圖(c)所示，當(dāng)G2柵加20V正脈沖P1時(shí)，通過(guò)隧道效應(yīng)，電子由襯底注入到G1浮柵，相當(dāng)于存儲(chǔ)了“1”。利用此方法可將存儲(chǔ)器抹成全“1”狀態(tài)。383.4只讀存儲(chǔ)器和閃速存儲(chǔ)器E2PROM存儲(chǔ)元383.4只讀存儲(chǔ)器和閃速存儲(chǔ)器這種存儲(chǔ)器在出廠時(shí)，存儲(chǔ)內(nèi)容為全“1”狀態(tài)。使用時(shí)，可根據(jù)要求把某些存儲(chǔ)元寫(xiě)“0”。寫(xiě)“0”電路如圖(d)所示。漏極D加20V正脈沖P2,G2柵接地，浮柵上電子通過(guò)隧道返回襯底，相當(dāng)于寫(xiě)“0”。E2PROM允許改寫(xiě)上千次，改寫(xiě)（先抹后寫(xiě)）大約需20ms，數(shù)據(jù)可存儲(chǔ)20年以上。E2PROM讀出時(shí)的電路如圖(e)所示，這時(shí)G2柵加3V電壓，若G1柵有電子積累，T2管不能導(dǎo)通，相當(dāng)于存“1”；若G1柵無(wú)電子積累，T2管導(dǎo)通，相當(dāng)于存“0”。393.4只讀存儲(chǔ)器和閃速存儲(chǔ)器這種存儲(chǔ)器在出廠時(shí)，存儲(chǔ)內(nèi)容3.4只讀存儲(chǔ)器和閃速存儲(chǔ)器4、閃速存儲(chǔ)器 FLASH存儲(chǔ)器也翻譯成閃速存儲(chǔ)器，它是高密度非失易失性的讀/寫(xiě)存儲(chǔ)器。高密度意味著它具有巨大比特?cái)?shù)目的存儲(chǔ)容量。非易失性意味著存放的數(shù)據(jù)在沒(méi)有電源的情況下可以長(zhǎng)期保存?？傊?，它既有RAM的優(yōu)點(diǎn)，又有ROM的優(yōu)點(diǎn)，稱(chēng)得上是存儲(chǔ)技術(shù)劃時(shí)代的進(jìn)展。403.4只讀存儲(chǔ)器和閃速存儲(chǔ)器4、閃速存儲(chǔ)器403.4只讀存儲(chǔ)器和閃速存儲(chǔ)器FLASH存儲(chǔ)元在EPROM存儲(chǔ)元基礎(chǔ)上發(fā)展起來(lái)的，由此可以看出創(chuàng)新與繼承的關(guān)系。如右圖所示為閃速存儲(chǔ)器中的存儲(chǔ)元，由單個(gè)MOS晶體管組成，除漏極D和源極S外，還有一個(gè)控制柵和浮空柵。413.4只讀存儲(chǔ)器和閃速存儲(chǔ)器FLASH存儲(chǔ)元在EPROM3.4只讀存儲(chǔ)器和閃速存儲(chǔ)器“0”狀態(tài)：當(dāng)控制柵加上足夠的正電壓時(shí)，浮空柵將儲(chǔ)存許多電子帶負(fù)電，這意味著浮空柵上有很多負(fù)電荷，這種情況我們定義存儲(chǔ)元處于0狀態(tài)?！?”狀態(tài)：如果控制柵不加正電壓，浮空柵則只有少許電子或不帶電荷，這種情況我們定義為存儲(chǔ)元處于1狀態(tài)。浮空柵上的電荷量決定了讀取操作時(shí)，加在柵極上的控制電壓能否開(kāi)啟MOS管，并產(chǎn)生從漏極D到源極S的電流。423.4只讀存儲(chǔ)器和閃速存儲(chǔ)器“0”狀態(tài)：當(dāng)控制柵加上足夠3.4只讀存儲(chǔ)器和閃速存儲(chǔ)器編程操作：實(shí)際上是寫(xiě)操作。所有存儲(chǔ)元的原始狀態(tài)均處“1”狀態(tài)，這是因?yàn)椴脸僮鲿r(shí)控制柵不加正電壓。編程操作的目的是為存儲(chǔ)元的浮空柵補(bǔ)充電子，從而使存儲(chǔ)元改寫(xiě)成“0”狀態(tài)。如果某存儲(chǔ)元仍保持“1”狀態(tài)，則控制柵就不加正電壓。如圖(a)表示編程操作時(shí)存儲(chǔ)元寫(xiě)0、寫(xiě)1的情況。實(shí)際上編程時(shí)只寫(xiě)0，不寫(xiě)1，因?yàn)榇鎯?chǔ)元擦除后原始狀態(tài)全為1。要寫(xiě)0，就是要在控制柵C上加正電壓。一旦存儲(chǔ)元被編程，存儲(chǔ)的數(shù)據(jù)可保持100年之久而無(wú)需外電源。433.4只讀存儲(chǔ)器和閃速存儲(chǔ)器編程操作：實(shí)際上是寫(xiě)操作。所3.4只讀存儲(chǔ)器和閃速存儲(chǔ)器讀取操作：控制柵加上正電壓。浮空柵上的負(fù)電荷量將決定是否可以開(kāi)啟MOS晶體管。如果存儲(chǔ)元原存1，可認(rèn)為浮空柵不帶負(fù)電，控制柵上的正電壓足以開(kāi)啟晶體管。如果存儲(chǔ)元原存0，可認(rèn)為浮空柵帶負(fù)電，控制柵上的正電壓不足以克服浮動(dòng)?xùn)派系呢?fù)電量，晶體管不能開(kāi)啟導(dǎo)通。當(dāng)MOS晶體管開(kāi)啟導(dǎo)通時(shí)，電源VD提供從漏極D到源極S的電流。讀出電路檢測(cè)到有電流，表示存儲(chǔ)元中存1，若讀出電路檢測(cè)到無(wú)電流，表示存儲(chǔ)元中存0，如圖(b)所示。443.4只讀存儲(chǔ)器和閃速存儲(chǔ)器讀取操作：控制柵加上正電壓。3.4只讀存儲(chǔ)器和閃速存儲(chǔ)器擦除操作：所有的存儲(chǔ)元中浮空柵上的負(fù)電荷要全部洩放出去。為此晶體管源極S加上正電壓，這與編程操作正好相反，見(jiàn)圖(c)所示。源極S上的正電壓吸收浮空柵中的電子，從而使全部存儲(chǔ)元變成1狀態(tài)。453.4只讀存儲(chǔ)器和閃速存儲(chǔ)器擦除操作：所有的存儲(chǔ)元中浮空3.4只讀存儲(chǔ)器和閃速存儲(chǔ)器FLASH存儲(chǔ)器的陣列結(jié)構(gòu)FLASH存儲(chǔ)器的簡(jiǎn)化陣列結(jié)構(gòu)如右圖所示。在某一時(shí)間只有一條行選擇線被激活。讀操作時(shí)，假定某個(gè)存儲(chǔ)元原存1，那么晶體管導(dǎo)通，與它所在位線接通，有電流通過(guò)位線，所經(jīng)過(guò)的負(fù)載上產(chǎn)生一個(gè)電壓降。這個(gè)電壓降送到比較器的一個(gè)輸入端，與另一端輸入的參照電壓做比較，比較器輸出一個(gè)標(biāo)志為邏輯1的電平。如果某個(gè)存儲(chǔ)元原先存0，那么晶體管不導(dǎo)通，位線上沒(méi)有電流，比較器輸出端則產(chǎn)生一個(gè)標(biāo)志為邏輯0的電平。463.4只讀存儲(chǔ)器和閃速存儲(chǔ)器FLASH存儲(chǔ)器的陣列結(jié)構(gòu)43.5并行存儲(chǔ)器 由于CPU和主存儲(chǔ)器之間在速度上是不匹配的，這種情況便成為限制高速計(jì)算機(jī)設(shè)計(jì)的主要問(wèn)題。為了提高CPU和主存之間的數(shù)據(jù)傳輸率，除了主存采用更高速的技術(shù)來(lái)縮短讀出時(shí)間外，還可以采用并行技術(shù)的存儲(chǔ)器。473.5并行存儲(chǔ)器 由于CPU和主存儲(chǔ)器之間在速度上是不3.5并行存儲(chǔ)器解決途徑多個(gè)存儲(chǔ)器并行工作并行訪問(wèn)和交叉訪問(wèn)設(shè)置各種緩沖器通用寄存器采用分層的存儲(chǔ)系統(tǒng)Cache（第6節(jié)）虛擬存儲(chǔ)系統(tǒng)（第9章）483.5并行存儲(chǔ)器解決途徑483.5并行存儲(chǔ)器一、雙端口存儲(chǔ)器1、雙端口存儲(chǔ)器的邏輯結(jié)構(gòu)雙端口存儲(chǔ)器由于同一個(gè)存儲(chǔ)器具有兩組相互獨(dú)立的讀寫(xiě)控制電路而得名。由于進(jìn)行并行的獨(dú)立操作，因而是一種高速工作的存儲(chǔ)器，在科研和工程中非常有用。舉例說(shuō)明，雙端口存儲(chǔ)器IDT7133的邏輯框圖。如下頁(yè)圖。493.5并行存儲(chǔ)器一、雙端口存儲(chǔ)器493.5并行存儲(chǔ)器503.5并行存儲(chǔ)器503.5并行存儲(chǔ)器2、無(wú)沖突讀寫(xiě)控制當(dāng)兩個(gè)端口的地址不相同時(shí)，在兩個(gè)端口上進(jìn)行讀寫(xiě)操作，一定不會(huì)發(fā)生沖突。當(dāng)任一端口被選中驅(qū)動(dòng)時(shí)，就可對(duì)整個(gè)存儲(chǔ)器進(jìn)行存取，每一個(gè)端口都有自己的片選控制(CE)和輸出驅(qū)動(dòng)控制(OE)。讀操作時(shí)，端口的OE(低電平有效)打開(kāi)輸出驅(qū)動(dòng)器，由存儲(chǔ)矩陣讀出的數(shù)據(jù)就出現(xiàn)在I/O線上。3、有沖突讀寫(xiě)控制當(dāng)兩個(gè)端口同時(shí)存取存儲(chǔ)器同一存儲(chǔ)單元時(shí)，便發(fā)生讀寫(xiě)沖突。為解決此問(wèn)題，特設(shè)置了BUSY標(biāo)志。在這種情況下，片上的判斷邏輯可以決定對(duì)哪個(gè)端口優(yōu)先進(jìn)行讀寫(xiě)操作，而對(duì)另一個(gè)被延遲的端口置BUSY標(biāo)志(BUSY變?yōu)榈碗娖?，即暫時(shí)關(guān)閉此端口。513.5并行存儲(chǔ)器2、無(wú)沖突讀寫(xiě)控制513.5并行存儲(chǔ)器4、有沖突讀寫(xiě)控制判斷方法(1)如果地址匹配且在CE之前有效，片上的控制邏輯在CEL和CER之間進(jìn)行判斷來(lái)選擇端口(CE判斷)。(2)如果CE在地址匹配之前變低，片上的控制邏輯在左、右地址間進(jìn)行判斷來(lái)選擇端口(地址有效判斷)。無(wú)論采用哪種判斷方式，延遲端口的BUSY標(biāo)志都將置位而關(guān)閉此端口，而當(dāng)允許存取的端口完成操作時(shí)，延遲端口BUSY標(biāo)志才進(jìn)行復(fù)位而打開(kāi)此端口。523.5并行存儲(chǔ)器4、有沖突讀寫(xiě)控制判斷方法523.5.1雙端口存儲(chǔ)器533.5.1雙端口存儲(chǔ)器533.5并行存儲(chǔ)器二、多模塊交叉存儲(chǔ)器：一個(gè)由若干個(gè)模塊組成的主存儲(chǔ)器是線性編址的。這些地址在各模塊中如何安排，有兩種方式：一種是順序方式，一種是交叉方式

543.5并行存儲(chǔ)器二、多模塊交叉存儲(chǔ)器：一個(gè)由若干個(gè)模塊組3.5并行存儲(chǔ)器假設(shè)有n個(gè)存儲(chǔ)體，每個(gè)存儲(chǔ)體的容量為m個(gè)存儲(chǔ)單元順序方式：每個(gè)存儲(chǔ)體內(nèi)的地址片選，存儲(chǔ)體選擇553.5并行存儲(chǔ)器假設(shè)有n個(gè)存儲(chǔ)體，每個(gè)存儲(chǔ)體的容量為m個(gè)3.5并行存儲(chǔ)器1、順序方式[例]M0－M3共四個(gè)模塊，則每個(gè)模塊8個(gè)字順序方式：

M0：0—7

M1：8－15

M2：16－23

M3：24－315位地址組織如下：XX

XXX高位選模塊，低位選塊內(nèi)地址特點(diǎn)：某個(gè)模塊進(jìn)行存取時(shí)，其他模塊不工作，優(yōu)點(diǎn)是某一模塊出現(xiàn)故障時(shí)，其他模塊可以照常工作，通過(guò)增添模塊來(lái)擴(kuò)充存儲(chǔ)器容量比較方便。缺點(diǎn)是各模塊串行工作，存儲(chǔ)器的帶寬受到了限制。563.5并行存儲(chǔ)器1、順序方式563.5并行存儲(chǔ)器2、交叉方式（可以實(shí)現(xiàn)多模塊流水式并行存?。┟總€(gè)存儲(chǔ)體內(nèi)的地址片選，存儲(chǔ)體選擇573.5并行存儲(chǔ)器2、交叉方式每個(gè)存儲(chǔ)體內(nèi)的地址片選，存儲(chǔ)3.5并行存儲(chǔ)器[例]M0－M3共四個(gè)模塊，則每個(gè)模塊8個(gè)字交叉方式：

M0：0，4,...除以4余數(shù)為0

M1：1，5,...除以4余數(shù)為1

M2：2，6,...除以4余數(shù)為2

M3：3，7,...除以4余數(shù)為35位地址組織如下：XXX

XX高位選塊內(nèi)地址，低位選模塊特點(diǎn)：連續(xù)地址分布在相鄰的不同模塊內(nèi)，同一個(gè)模塊內(nèi)的地址都是不連續(xù)的。優(yōu)點(diǎn)是對(duì)連續(xù)字的成塊傳送可實(shí)現(xiàn)多模塊流水式并行存取，大大提高存儲(chǔ)器的帶寬。使用場(chǎng)合為成批數(shù)據(jù)讀取。583.5并行存儲(chǔ)器[例]M0－M3共四個(gè)模塊，則每個(gè)模塊83.5并行存儲(chǔ)器3、多模塊交叉存儲(chǔ)器的基本結(jié)構(gòu)右圖為四模塊交叉存儲(chǔ)器結(jié)構(gòu)框圖。主存被分成4個(gè)相互獨(dú)立、容量相同的模塊M0，M1，M2，M3，每個(gè)模塊都有自己的讀寫(xiě)控制電路、地址寄存器和數(shù)據(jù)寄存器，各自以等同的方式與CPU傳送信息。在理想情況下，如果程序段或數(shù)據(jù)塊都是連續(xù)地在主存中存取，那么將大大提高主存的訪問(wèn)速度。593.5并行存儲(chǔ)器3、多模塊交叉存儲(chǔ)器的基本結(jié)構(gòu)593.5并行存儲(chǔ)器通常在一個(gè)存儲(chǔ)器周期內(nèi)，n個(gè)存儲(chǔ)體必須分時(shí)啟動(dòng)，則各個(gè)存儲(chǔ)體的啟動(dòng)間隔為（n為交叉存取度）整個(gè)存儲(chǔ)器的存取速度有望提高n倍603.5并行存儲(chǔ)器通常在一個(gè)存儲(chǔ)器周期內(nèi)，n個(gè)存儲(chǔ)體必須分例5設(shè)存儲(chǔ)器容量為32字，字長(zhǎng)64位，模塊數(shù)m=4，分別用順序方式和交叉方式進(jìn)行組織。存儲(chǔ)周期T=200ns，數(shù)據(jù)總線寬度為64位，總線傳送周期=50ns。若連續(xù)讀出4個(gè)字，問(wèn)順序存儲(chǔ)器和交叉存儲(chǔ)器的帶寬各是多少?解：順序存儲(chǔ)器和交叉存儲(chǔ)器連續(xù)讀出m=4個(gè)字的信息總量都是： q=64b×4=256b順序存儲(chǔ)器和交叉存儲(chǔ)器連續(xù)讀出4個(gè)字所需的時(shí)間分別是：t2=mT=4×200ns=800ns=8×10-7st1=T+(m-1)=200ns+350ns=350ns=35×10-7s順序存儲(chǔ)器和交叉存儲(chǔ)器的帶寬分別是：W2=q/t2=256b÷(8×10-7)s=320Mb/sW1=q/t1=256b÷(35×10-7)s=730Mb/s61例5設(shè)存儲(chǔ)器容量為32字，字長(zhǎng)64位，模塊數(shù)m=4，分別用二模塊交叉存儲(chǔ)器舉例62二模塊交叉存儲(chǔ)器舉例62二模塊交叉存儲(chǔ)器舉例63二模塊交叉存儲(chǔ)器舉例633.5并行存儲(chǔ)器相聯(lián)存儲(chǔ)器原理：按內(nèi)容存取的存儲(chǔ)器，可以選擇記錄（關(guān)鍵字）的一個(gè)字段作為地址組成：見(jiàn)下一頁(yè)圖主要用途：在虛擬存儲(chǔ)器中存放段表、頁(yè)表和快表，也可以作Cache的行地址643.5并行存儲(chǔ)器相聯(lián)存儲(chǔ)器643.5并行存儲(chǔ)器653.5并行存儲(chǔ)器653.6Cache存儲(chǔ)器1、基本原理（1）功能：解決CPU和主存之間的速度不匹配問(wèn)題一般采用高速的SRAM構(gòu)成。CPU和主存之間的速度差別很大采用兩級(jí)或多級(jí)Cache系統(tǒng)早期的一級(jí)Cache在CPU內(nèi)，二級(jí)在主板上現(xiàn)在的CPU內(nèi)帶L1Cahe和L2Cahe全由硬件調(diào)度，對(duì)用戶透明663.6Cache存儲(chǔ)器1、基本原理663.6Cache存儲(chǔ)器673.6Cache存儲(chǔ)器673.6Cache存儲(chǔ)器（2）cache基本原理地址映射；替換策略；寫(xiě)一致性；性能評(píng)價(jià)。683.6Cache存儲(chǔ)器（2）cache基本原理683.6Cache存儲(chǔ)器cache基本原理小結(jié)：cache是介于CPU和主存M2之間的小容量存儲(chǔ)器，但存取速度比主存快。主存容量配置幾百M(fèi)B的情況下，cache的典型值是幾百KB。cache能高速地向CPU提供指令和數(shù)據(jù)，從而加快了程序的執(zhí)行速度。從功能上看，它是主存的緩沖存儲(chǔ)器，由高速的SRAM組成。為追求高速，包括管理在內(nèi)的全部功能由硬件實(shí)現(xiàn)，因而對(duì)程序員是透明的。Cache的設(shè)計(jì)依據(jù):CPU這次訪問(wèn)過(guò)的數(shù)據(jù)，下次有很大的可能也是訪問(wèn)附近的數(shù)據(jù)。CPU與Cache之間的數(shù)據(jù)傳送是以字為單位主存與Cache之間的數(shù)據(jù)傳送是以塊為單位CPU讀主存時(shí)，便把地址同時(shí)送給Cache和主存，Cache控制邏輯依據(jù)地址判斷此字是否在Cache中，若在此字立即傳送給CPU，否則，則用主存讀周期把此字從主存讀出送到CPU，與此同時(shí)，把含有這個(gè)字的整個(gè)數(shù)據(jù)塊從主存讀出送到cache中。693.6Cache存儲(chǔ)器cache基本原理小結(jié)：693.6Cache存儲(chǔ)器（3）Cache的命中率從CPU來(lái)看，增加一個(gè)cache的目的，就是在性能上使主存的平均讀出時(shí)間盡可能接近c(diǎn)ache的讀出時(shí)間。為了達(dá)到這個(gè)目的，在所有的存儲(chǔ)器訪問(wèn)中由cache滿足CPU需要的部分應(yīng)占很高的比例，即cache的命中率應(yīng)接近于1。由于程序訪問(wèn)的局部性，實(shí)現(xiàn)這個(gè)目標(biāo)是可能的。703.6Cache存儲(chǔ)器（3）Cache的命中率703.6Cache存儲(chǔ)器在一個(gè)程序執(zhí)行期間，設(shè)Nc表示cache完成存取的總次數(shù)，Nm表示主存完成存取的總次數(shù)，h定義為命中率，則有 h=Nc/（Nc+Nm)若tc表示命中時(shí)的cache訪問(wèn)時(shí)間，tm表示未命中時(shí)的主存訪問(wèn)時(shí)間，1-h表示未命中率，則cache/主存系統(tǒng)的平均訪問(wèn)時(shí)間ta為： ta=h*tc+（1-h)tm我們追求的目標(biāo)是，以較小的硬件代價(jià)使cache/主存系統(tǒng)的平均訪問(wèn)時(shí)間ta越接近tc越好。設(shè)r=tm/tc表示主存慢于cache的倍率，e表示訪問(wèn)效率，則有 e=tc/ta=tc/（h*tc+（1-h）*tm =1/（h+（1-h）*r=1/（r+（1-r)*h由表達(dá)式看出，為提高訪問(wèn)效率，命中率h越接近1越好，r值以5—10為宜，不宜太大。命中率h與程序的行為、cache的容量、組織方式、塊的大小有關(guān)。713.6Cache存儲(chǔ)器在一個(gè)程序執(zhí)行期間，設(shè)Nc表示cac例6CPU執(zhí)行一段程序時(shí)，cache完成存取的次數(shù)為1900次，主存完成存取的次數(shù)為100次，已知cache存取周期為50ns，主存存取周期為250ns，求cache/主存系統(tǒng)的效率和平均訪問(wèn)時(shí)間。公式命中率

Cache/主存系統(tǒng)的平均訪問(wèn)時(shí)間訪問(wèn)效率Cache與內(nèi)存的速度比72例6CPU執(zhí)行一段程序時(shí)，cache完成存取的次數(shù)為1900例6解：h=Nc/（Nc+Nm）=1900/(1900+100)=0.95r=tm/tc=250ns/50ns=5e=1/(r+(1-r)h)=1/(5+(1-5)×0.95=83.3%ta=tc/e=50ns/0.833=60ns73例6解：h=Nc/（Nc+Nm）=1900/(1900+103.6.2主存與Cache的地址映射無(wú)論選擇那種映射方式，都要把主存和cache劃分為同樣大小的“塊”。選擇哪種映射方式，要考慮：硬件是否容易實(shí)現(xiàn)地址變換的速度是否快主存空間的利用率是否高主存裝入一塊時(shí)，發(fā)生沖突的概率以下我們介紹三種映射方法743.6.2主存與Cache的地址映射無(wú)論選擇那種映射方式，都一、全相聯(lián)的映射方式映射方法（多對(duì)多）主存內(nèi)容可以拷貝到任意行地址變換標(biāo)記實(shí)際上構(gòu)成了一個(gè)目錄表。75一、全相聯(lián)的映射方式映射方法（多對(duì)多）75一、全相

聯(lián)的

映射方式76一、全相

聯(lián)的

映射方式76一、全相聯(lián)的映射方式1、將地址分為兩部分（塊號(hào)和字），在內(nèi)存塊寫(xiě)入Cache時(shí)，同時(shí)寫(xiě)入塊號(hào)標(biāo)記；2、CPU給出訪問(wèn)地址后，也將地址分為兩部分（塊號(hào)和字），比較電路塊號(hào)與Cache表中的標(biāo)記進(jìn)行比較，相同表示命中，訪問(wèn)相應(yīng)單元；如果沒(méi)有命中訪問(wèn)內(nèi)存，CPU直接訪問(wèn)內(nèi)存，并將被訪問(wèn)內(nèi)存的相對(duì)應(yīng)塊寫(xiě)入Cache。77一、全相聯(lián)的映射方式1、將地址分為兩部分（塊號(hào)和字），在內(nèi)存一、全相聯(lián)的映射方式3、特點(diǎn)：優(yōu)點(diǎn)：沖突概率小，Cache的利用高。缺點(diǎn)：比較器難實(shí)現(xiàn)，需要一個(gè)訪問(wèn)速度很快代價(jià)高的相聯(lián)存儲(chǔ)器4、應(yīng)用場(chǎng)合：適用于小容量的Cache78一、全相聯(lián)的映射方式3、特點(diǎn)：78二、直接映射方式1、映射方法（一對(duì)多）如：i=jmodm主存第j塊內(nèi)容拷貝到Cache的i行一般I和m都是2N級(jí)[例]cache容量16字，主存容量256字，則地址2，18，34…..242等都存放在cache的地址2內(nèi)，如果第一次2在cache中，下次訪問(wèn)34內(nèi)容，則不管cache其他位置的內(nèi)容訪問(wèn)情況，都會(huì)引起2塊內(nèi)容的替換79二、直接映射方式1、映射方法（一對(duì)多）如：79二、直接映射方式2、基本原理利用行號(hào)選擇相應(yīng)行；把行標(biāo)記與CPU訪問(wèn)地址進(jìn)行比較，相同表示命中，訪問(wèn)Cache；如果沒(méi)有命中，訪問(wèn)內(nèi)存，并將相應(yīng)塊寫(xiě)入Cache80二、直接映射方式2、基本原理80二、直接映射方式3、特點(diǎn)優(yōu)點(diǎn)：比較電路少m倍線路，所以硬件實(shí)現(xiàn)簡(jiǎn)單，Cache地址為主存地址的低幾位，不需變換。缺點(diǎn)：沖突概率高（抖動(dòng)）4、應(yīng)用場(chǎng)合適合大容量Cache81二、直接映射方式3、特點(diǎn)81三、組相聯(lián)映射方式前兩者的組合Cache分組，組間采用直接映射方式，組內(nèi)采用全相聯(lián)的映射方式Cache分組U，組內(nèi)容量V映射方法（一對(duì)多）q=jmodu主存第j塊內(nèi)容拷貝到Cache的q組中的某行地址變換設(shè)主存地址x，看是不是在cache中，先y=xmodu，則在y組中一次查找82三、組相聯(lián)映射方式前兩者的組合823、組相聯(lián)映射方式分析：比全相聯(lián)容易實(shí)現(xiàn)，沖突低v=1，則為直接相聯(lián)映射方式u=1，則為全相聯(lián)映射方式v的取值一般比較小，一般是2的冪，稱(chēng)之為v路組相聯(lián)cache.833、組相聯(lián)映射方式分析：比全相聯(lián)容易實(shí)現(xiàn)，沖突低8384843.6.3替換策略LFU（最不經(jīng)常使用）：被訪問(wèn)的行計(jì)數(shù)器增加1，換值小的行，不能反映近期cache的訪問(wèn)情況，LRU（近期最少使用）：被訪問(wèn)的行計(jì)數(shù)器置0，其他的計(jì)數(shù)器增加1，換值大的行，符合cache的工作原理隨機(jī)替換：隨機(jī)替換策略實(shí)際上是不要什么算法，從特定的行位置中隨機(jī)地選取一行換出即可。這種策略在硬件上容易實(shí)現(xiàn)，且速度也比前兩種策略快。缺點(diǎn)是隨意換出的數(shù)據(jù)很可能馬上又要使用，從而降低命中率和cache工作效率。但這個(gè)不足隨著cache容量增大而減小。隨機(jī)替換策略的功效只是稍遜于前兩種策略。853.6.3替換策略LFU（最不經(jīng)常使用）：被訪問(wèn)的行計(jì)數(shù)器3.6.3替換策略例子：設(shè)cache有1、2、3、4共4個(gè)塊，a、b、c、d等為主存中的塊,訪問(wèn)順序一次如下：a、b、c、d、b、b、c、c、d、d、a,下次若要再訪問(wèn)e塊。

問(wèn)，采用LFU和LRU算法替換結(jié)果是不是相同？

863.6.3替換策略例子：設(shè)cache有1、2、3、4共4個(gè)塊

LFU（最不經(jīng)常使用）LRU（近期最少使用）

說(shuō)明1塊2塊3塊4塊說(shuō)明1塊2塊3塊4塊aa進(jìn)入1000a進(jìn)入0111bb進(jìn)入1100b進(jìn)入1022cc進(jìn)入1110c進(jìn)入2103dd進(jìn)入1111d進(jìn)入3210b命中1211命中4021b命中1311命中5032c命中1321命中6103c命中1331命中7204d命中1332命中8310d命中1333命中9420a命中2333命中0531e替換a1000替換b1042

87

LFU（最不經(jīng)常使