2023年研究生類研究生入學(xué)考試專業(yè)課計(jì)算機(jī)學(xué)科專業(yè)綜合基礎(chǔ)-組成原理歷年高頻考題帶答案難題附詳解

2023年研究生類研究生入學(xué)考試專業(yè)課計(jì)算機(jī)學(xué)科專業(yè)綜合基礎(chǔ)-組成原理歷年高頻考題帶答案難題附詳解（圖片大小可自由調(diào)整）第1卷一.歷年考點(diǎn)試題黑鉆版(共50題)1.設(shè)浮點(diǎn)數(shù)階的基數(shù)為8，在下列浮點(diǎn)數(shù)中，______是規(guī)格化數(shù)。A.11.111100B.00.000111C.11.101010D.11.1111112.虛擬存儲(chǔ)器中，頁(yè)面的大小不能太小，也不能太大，為什么?3.在補(bǔ)碼一位乘中，若判斷位YnYn+1=01，則應(yīng)執(zhí)行的操作為______。A.原部分積加[-x]補(bǔ)，然后右移一位B.原部分積加[x]補(bǔ)，然后右移一位C.原部分積加[-x]補(bǔ)，然后左移一位D.原部分積加[x]補(bǔ)，然后左移一位4.DMA接口中通常應(yīng)包括哪些邏輯部件?各自的功能是什么?5.在補(bǔ)碼的加減法中，用兩位符號(hào)位判斷溢出，兩位符號(hào)位SS1SS2=10時(shí)，表示______。A.結(jié)果為正數(shù)，無(wú)溢出B.結(jié)果正溢出C.結(jié)果負(fù)溢出D.結(jié)果為負(fù)數(shù)，無(wú)溢出6.用2K×4位/片的RAM存儲(chǔ)芯片構(gòu)成一個(gè)8KB的存儲(chǔ)器，地址總線為A15(高位)～A0(低位)，數(shù)據(jù)總線D7(高位)～D0(低位)，控制讀/寫信號(hào)線。請(qǐng)寫出片選邏輯式，畫出芯片級(jí)連邏輯圖，注意各信號(hào)線。7.假定一個(gè)存儲(chǔ)器系統(tǒng)支持四體交叉存取，某程序執(zhí)行過(guò)程中訪問地址序列為3，9，17，2，51，37，13，4，8,41，67，10，則哪些地址訪問會(huì)發(fā)生體沖突?8.某32位微型機(jī)地址碼為22位，使用256K×16位的SRAM芯片組成其存儲(chǔ)系統(tǒng)，下列譯碼器中最合適的是______。A.3-8譯碼器B.4-16譯碼器C.5-32譯碼器D.6-64譯碼器9.某計(jì)算機(jī)的主存地址位數(shù)為32位，按字節(jié)編址。假定數(shù)據(jù)Cache中最多存放128個(gè)主存塊，采用4路組相聯(lián)方式，塊大小為64B，每塊設(shè)置了1位有效位。采用一次性寫回策略，為此每塊設(shè)置了1位“臟位”。要求：

1)分別指出主存地址中標(biāo)記(Tag)、組號(hào)(Index)和塊內(nèi)地址(Offset)3部分的位置和位數(shù)。

2)計(jì)算該數(shù)據(jù)Cache的總位數(shù)。10.下列關(guān)于DRAM和SRAM的說(shuō)法中，錯(cuò)誤的是______。

Ⅰ．SRAM不是易失性存儲(chǔ)器，而DRAM是易失性存儲(chǔ)器

Ⅱ．DRAM比SRAM集成度更高，因此讀寫速度也更快

Ⅲ．主存只能由DRAM構(gòu)成，而高速緩存只能由SRAM構(gòu)成

Ⅳ．與SRAM相比，DRAM由于需要刷新，所以功耗較高A.Ⅱ、Ⅲ和ⅣB.Ⅰ、Ⅲ和ⅣC.Ⅰ、Ⅱ和ⅢD.Ⅰ、Ⅱ、Ⅲ和Ⅳ11.下列說(shuō)法中，錯(cuò)誤的是______。A.隨機(jī)存儲(chǔ)器可隨時(shí)存取信息，斷電后信息丟失B.在訪問隨機(jī)存儲(chǔ)器時(shí)，訪問時(shí)間與單元的物理位置無(wú)關(guān)C.主存儲(chǔ)器中的信息均是不可改變的D.以上說(shuō)法都錯(cuò)12.假設(shè)某機(jī)器有80條指令，平均每條指令由4條微指令組成，其中有1條取指微指令是所有指令公用的。已知微指令長(zhǎng)度為32位，估算控制存儲(chǔ)器CM容量為______。

(提示：控制存儲(chǔ)器CM的容量為2的n次冪)A.512BB.1KBC.2KBD.4KB13.用1位奇偶校驗(yàn)?zāi)軝z測(cè)出1位主存錯(cuò)誤的百分比為______。A.0%B.100%C.50%D.無(wú)法計(jì)算14.包括指令相關(guān)、訪存操作數(shù)相關(guān)和通用寄存器組相關(guān)等這些，都是由于在機(jī)器同時(shí)解釋的多條指令之間出現(xiàn)了對(duì)同一個(gè)單元的

要求。A.局部性相關(guān)，先寫后寫B(tài).局部性相關(guān)，先讀后寫C.局部性相關(guān)．先寫后讀D.全局性相關(guān)，先讀后寫15.堆棧計(jì)算機(jī)中，有些堆棧零地址的運(yùn)算類指令在指令格式中不給出操作數(shù)的地址，參加的兩個(gè)操作數(shù)來(lái)自______。A.累加器和寄存器B.累加器和暫存器C.堆棧的棧頂和次棧頂單元D.堆棧的棧頂單元和暫存器16.下列關(guān)于異步通信中的半互鎖方式的說(shuō)法中，錯(cuò)誤的是______。A.主模塊發(fā)出請(qǐng)求信號(hào)后，不必等待從模塊的回答信號(hào)即可撤銷B.從模塊發(fā)出回答信號(hào)后，不必等待主模塊的請(qǐng)求信號(hào)即可撤銷C.主模塊的請(qǐng)求信號(hào)與從模塊的回答信號(hào)有簡(jiǎn)單的制約關(guān)系D.半互鎖方式的工作速度慢于不互鎖方式，快于全互鎖方式17.實(shí)現(xiàn)N位(不包括符號(hào)位)補(bǔ)碼一位乘時(shí)，乘積為______位。A.NB.N+1C.2ND.2N+118.計(jì)算機(jī)系統(tǒng)中常常采用補(bǔ)碼進(jìn)行運(yùn)算的目的是______。A.提高運(yùn)算的速度B.提高運(yùn)算的精度C.簡(jiǎn)化運(yùn)算器的設(shè)計(jì)D.便于程序員識(shí)別數(shù)據(jù)19.下列敘述中正確的是______。A.寄存器的設(shè)置對(duì)匯編語(yǔ)言是透明的B.實(shí)際應(yīng)用程序的測(cè)試結(jié)果能夠全面代表計(jì)算機(jī)的性能C.系列機(jī)的基本特性是指令系統(tǒng)向后兼容D.軟件和硬件在邏輯功能上是等價(jià)的20.模型機(jī)數(shù)據(jù)通路結(jié)構(gòu)由CPU內(nèi)總線、算邏運(yùn)算部件ALU、輸入選擇器A和B、輸出移位器、通用寄存器R0～R3、暫存器C和D、地址寄存器MAR、數(shù)據(jù)緩沖寄存器MDR、指令寄存器IR、程序計(jì)數(shù)器PC、堆棧指針SP組成。

1．模型機(jī)傳送指令MOV(R0)，(SP)+；其源采用自增型寄存器間址，目的采用寄存器間址。用寄存器傳送語(yǔ)句(如PC→MAR)擬出該指令的流程。

2．轉(zhuǎn)移指令JMPX(PC)；轉(zhuǎn)移地址采用相對(duì)尋址，位移量存放在現(xiàn)行指令所在單元的下一個(gè)單元中，以位移量地址為基準(zhǔn)進(jìn)行轉(zhuǎn)移。該指令的流程如下。讀懂該流程，并為每個(gè)括號(hào)選擇一個(gè)正確答案。

取指周期FT：M→IR

IR的內(nèi)容為______

PC+1→PC

PC的內(nèi)容為______

執(zhí)行周期ET：PC→MAR

MAR的內(nèi)容為______

M→MDR→C

C的內(nèi)容為______

PC+C→PC、MAR

MAR的內(nèi)容為______

①現(xiàn)行指令

②下條指令

③源操作效

④位移量

⑤源地址

⑥位移量地址

⑦現(xiàn)行指令地址

⑧轉(zhuǎn)移地址21.采用變址尋址可擴(kuò)大尋址范圍，則

。A.變址寄存器內(nèi)容由用戶確定，且在程序執(zhí)行過(guò)程中不可變B.變址寄存器內(nèi)容由操作系統(tǒng)確定，且在程序執(zhí)行過(guò)程中不可變C.變址寄存器內(nèi)容由用戶確定，且在程序執(zhí)行過(guò)程中可變D.變址寄存器內(nèi)容由操作系統(tǒng)確定，且在程序執(zhí)行過(guò)程中可變22.下列編碼中，不用于表示字符的是______。A.BCDB.EBCDICC.UnicodeD.ASCII23.采用DMA方式傳送數(shù)據(jù)時(shí)，每傳送一個(gè)數(shù)據(jù)要占用

。A.一個(gè)指令周期B.一個(gè)微指令周期C.一個(gè)機(jī)器周期D.一個(gè)存儲(chǔ)周期24.科學(xué)家阿蘭·麥席森·圖靈對(duì)計(jì)算機(jī)的發(fā)展做出的貢獻(xiàn)是______。A.提出了“存儲(chǔ)程序”的概念B.參與制造了世界第一臺(tái)計(jì)算機(jī)C.從理論上證明了制造出通用計(jì)算機(jī)的可能性D.以上都不對(duì)25.使用組合邏輯的控制器設(shè)計(jì)控制器部件要經(jīng)過(guò)哪幾個(gè)階段?26.指令系統(tǒng)中采用不同尋址方式的目的是

。A.實(shí)現(xiàn)存儲(chǔ)程序和程序控制B.縮短指令長(zhǎng)度，擴(kuò)大尋址空間，提高編程靈活性C.可以直接訪問外存D.提供擴(kuò)展操作碼的可能性并降低指令譯碼難度27.4個(gè)16K×8位的存儲(chǔ)芯片，可設(shè)計(jì)為______容量的存儲(chǔ)器。A.32K×16位B.16K×16位C.32K×8位D.8K×16位28.異步傳輸方式是指沒有統(tǒng)一的時(shí)鐘，也沒有固定的時(shí)間間隔，完全依靠傳送雙方相互制約的“握手信號(hào)”來(lái)實(shí)現(xiàn)定時(shí)控制。在下列各種情況中，最應(yīng)采用異步傳輸方式的是______。A.I/O接口與打印機(jī)交換信息B.CPU與主存交換信息C.CPU和總線交換信息D.CPU內(nèi)部的各個(gè)部件29.下列有關(guān)“自陷”(Trap)異常的描述中，正確的有______。

Ⅰ．“自陷”是人為預(yù)先設(shè)定的一種特定處理事件

Ⅱ．可由“訪管指令”或“自陷”的執(zhí)行進(jìn)入“自陷”

Ⅲ．一定是出現(xiàn)了某種異常情況才會(huì)發(fā)生“自陷”

Ⅳ．“自陷”發(fā)生后CPU將進(jìn)入操作系統(tǒng)內(nèi)核程序執(zhí)行A.Ⅰ、Ⅱ、ⅣB.Ⅰ、Ⅲ、ⅣC.Ⅰ、ⅢD.Ⅱ、Ⅲ、Ⅳ30.用海明碼來(lái)發(fā)現(xiàn)并糾正1位錯(cuò)，信息位為8位，則檢驗(yàn)位的位數(shù)為______。A.1B.3C.4D.831.計(jì)算機(jī)使用總線結(jié)構(gòu)的主要優(yōu)點(diǎn)是便于實(shí)現(xiàn)積木化，其缺點(diǎn)是______。A.地址信息、數(shù)據(jù)信息和控制信息不能同時(shí)出現(xiàn)B.地址信息與數(shù)據(jù)信息不能同時(shí)出現(xiàn)C.兩種信息源的代碼在總線中不能同時(shí)出現(xiàn)D.以上都不對(duì)32.總線的獨(dú)立請(qǐng)求方式的優(yōu)點(diǎn)是______。A.速度快B.保證公平C.成本低D.接口簡(jiǎn)單33.與硬布線控制器相比，微程序控制器的特點(diǎn)是

。A.運(yùn)行速度快B.便于設(shè)計(jì)C.不易擴(kuò)充D.電路不規(guī)整34.用于科學(xué)計(jì)算的計(jì)算機(jī)中，標(biāo)志系統(tǒng)性能的主要參數(shù)是

。A.主時(shí)鐘頻率B.主存容量C.MFLOPSD.MIPS35.下列關(guān)于舍入的說(shuō)法，正確的是______。

Ⅰ．不僅僅只有浮點(diǎn)數(shù)需要舍入，定點(diǎn)數(shù)在運(yùn)算時(shí)也可能要舍入

Ⅱ．在浮點(diǎn)數(shù)舍入中，只有左規(guī)格化時(shí)可能要舍入

Ⅲ．在浮點(diǎn)數(shù)舍入中，只有右規(guī)格化時(shí)可能要舍入

Ⅳ．在浮點(diǎn)數(shù)舍入中，左、右規(guī)格化均可能要舍入

Ⅴ．舍入不一定產(chǎn)生誤差A(yù).Ⅰ、Ⅲ、ⅤB.Ⅰ、Ⅱ、ⅤC.ⅤD.Ⅰ、Ⅳ36.計(jì)算機(jī)硬件能直接識(shí)別的語(yǔ)言是

。A.自然語(yǔ)言B.高級(jí)語(yǔ)言C.機(jī)器語(yǔ)言D.匯編語(yǔ)言37.關(guān)于中斷和DMA，下列說(shuō)法正確的是______。A.DMA請(qǐng)求和中斷請(qǐng)求同時(shí)發(fā)生時(shí)，響應(yīng)DMA請(qǐng)求B.DMA請(qǐng)求、非屏蔽中斷、可屏蔽中斷都要在當(dāng)前指令結(jié)束之后才能被響應(yīng)C.非屏蔽中斷請(qǐng)求優(yōu)先級(jí)最高，可屏蔽中斷請(qǐng)求優(yōu)先級(jí)最低D.如果不開中斷，所有中斷請(qǐng)求就不能響應(yīng)38.采用直接尋址方式，則操作數(shù)在______。A.主存中B.寄存器中C.直接存取存儲(chǔ)器中D.光盤中39.計(jì)算機(jī)內(nèi)都使用二進(jìn)制表示信息，那么還要引入十六進(jìn)制和八進(jìn)制的原因是______。A.節(jié)約元件B.實(shí)現(xiàn)方便C.可以表示更大范圍的數(shù)D.用于等價(jià)地表示二進(jìn)制，便于閱讀和書寫40.下列關(guān)于浮點(diǎn)數(shù)的說(shuō)法中，正確的是______。

Ⅰ．最簡(jiǎn)單的浮點(diǎn)數(shù)舍入處理方法是恒置“1”法

Ⅱ．IEEE754標(biāo)準(zhǔn)的浮點(diǎn)數(shù)進(jìn)行乘法運(yùn)算的結(jié)果肯定不需要做“左規(guī)”處理

Ⅲ．浮點(diǎn)數(shù)加減運(yùn)算的步驟中，對(duì)階的處理原則是小階向大階對(duì)齊

Ⅳ．當(dāng)補(bǔ)碼表示的尾數(shù)的最高位與尾數(shù)的符號(hào)位(數(shù)符)相同時(shí)表示規(guī)格化

Ⅴ．在浮點(diǎn)運(yùn)算過(guò)程中如果尾數(shù)發(fā)生溢出，則應(yīng)進(jìn)入相應(yīng)的中斷處理A.Ⅱ、Ⅲ、ⅤB.Ⅱ、ⅢC.Ⅰ、Ⅱ、ⅢD.Ⅱ、Ⅲ、Ⅳ、Ⅴ41.原碼乘法是______。A.先取操作數(shù)絕對(duì)值相乘，符號(hào)位單獨(dú)處理B.用原碼表示操作數(shù)，然后直接相乘C.被乘數(shù)用原碼表示，乘數(shù)去絕對(duì)值，然后相乘D.乘數(shù)用原碼表示，被乘數(shù)去絕對(duì)值，然后相乘42.浮點(diǎn)數(shù)的階碼為什么通常采用移碼?43.中斷服務(wù)程序的最后一條指令是______。A.轉(zhuǎn)移指令B.出棧指令C.中斷返回指令D.開中斷指令44.計(jì)算機(jī)系統(tǒng)采用層次化結(jié)構(gòu)組成系統(tǒng)，從最上層的最終用戶到最底層的計(jì)算機(jī)硬件，其層次化構(gòu)成為______。A.高級(jí)語(yǔ)言機(jī)器—操作系統(tǒng)機(jī)器—匯編語(yǔ)言機(jī)器—傳統(tǒng)機(jī)器—微程序系統(tǒng)B.高級(jí)語(yǔ)言機(jī)器—操作系統(tǒng)機(jī)器—傳統(tǒng)機(jī)器—匯編語(yǔ)言機(jī)器—微程序系統(tǒng)C.高級(jí)語(yǔ)言機(jī)器—匯編語(yǔ)言機(jī)器—操作系統(tǒng)機(jī)器—傳統(tǒng)機(jī)器—微程序系統(tǒng)D.高級(jí)語(yǔ)言機(jī)器—匯編語(yǔ)言機(jī)器—傳統(tǒng)機(jī)器—操作系統(tǒng)機(jī)器—微程序系統(tǒng)45.下列為8位移碼機(jī)器數(shù)[x]移，當(dāng)求[-x]移時(shí)，______將會(huì)發(fā)生溢出。A.11111111B.00000000C.10000000D.0111111146.關(guān)于計(jì)算機(jī)指令中用到的操作數(shù)來(lái)自哪些部件，下面敘述中正確的是______。A.操作數(shù)的第1個(gè)來(lái)源和去處，可以是CPU內(nèi)部的通用寄存器中的立即數(shù)B.操作數(shù)的第2個(gè)來(lái)源和去處，可以是外圍設(shè)備(接口)中的一個(gè)寄存器C.操作數(shù)的第3個(gè)來(lái)源和去處，可以是內(nèi)存儲(chǔ)器中的一個(gè)設(shè)備編號(hào)D.以上3種都不正確47.某計(jì)算機(jī)存儲(chǔ)器按字節(jié)編址，主存地址空間大小為64MB，現(xiàn)用4M×8位的RAM芯片組成32MB的主存儲(chǔ)器，則存儲(chǔ)器地址寄存器MAR的位數(shù)至少是______。A.22位B.23位C.25位D.26位48.下列不屬于程序控制指令的是______。A.無(wú)條件轉(zhuǎn)移指令B.條件轉(zhuǎn)移指令C.中斷隱指令D.循環(huán)指令49.在下列Cache替換算法中，比較好的一種是______。A.隨機(jī)法B.先進(jìn)先出法C.后進(jìn)先出法D.近期最少使用法50.兩個(gè)6位移碼111011和001101求和后的移碼為______。A.001000B.011000C.101000D.111000第1卷參考答案一.歷年考點(diǎn)試題黑鉆版1.參考答案：C[解析]當(dāng)基數(shù)為8時(shí)，尾數(shù)的最高3位不全為0(對(duì)于正浮點(diǎn)數(shù))或者尾數(shù)最高3位不為全1(對(duì)于負(fù)浮點(diǎn)數(shù))的數(shù)為規(guī)格化數(shù)。2.參考答案：虛擬存儲(chǔ)器中，頁(yè)面如果太小，虛擬存儲(chǔ)器中包含的頁(yè)面?zhèn)€數(shù)就會(huì)過(guò)多，使得頁(yè)表的空間過(guò)大，頁(yè)表本身占據(jù)的存儲(chǔ)空間過(guò)大，則操作速度將變慢；當(dāng)頁(yè)面太大時(shí)，虛擬存儲(chǔ)器中的頁(yè)面?zhèn)€數(shù)會(huì)變少，由于主存的容量比虛擬存儲(chǔ)器的容量少，主存中的頁(yè)面?zhèn)€數(shù)會(huì)更少，每一次頁(yè)面裝入的時(shí)間會(huì)變長(zhǎng)，每當(dāng)需要裝入新的頁(yè)面時(shí)，速度會(huì)變慢。所以在虛擬存儲(chǔ)器中頁(yè)面太大或太小都會(huì)影響訪問存儲(chǔ)器的速度。3.參考答案：B[解析]在前面知識(shí)點(diǎn)講解中，總結(jié)了該操作的簡(jiǎn)單記憶方式，即假設(shè)yi+1-yi=a，那么對(duì)應(yīng)的操作就是部分積先加上a*[x]補(bǔ)再右移一位。

注：減[x]補(bǔ)，就是加上[-x]補(bǔ)。

此題中，yi+1-yi=1，故原部分積加[x]補(bǔ)然后右移一位。這里也要記住，一定是右移，不存在左移。4.參考答案：DMA卡是插接在總線插槽上的一塊邏輯線路板，它的一端通過(guò)總線與計(jì)算機(jī)主存儲(chǔ)器連接，另一端通過(guò)電纜與高速設(shè)備連接。一塊功能完備的DMA卡的組成通常應(yīng)包括一般通用可編程接口卡的全部組成部分，例如設(shè)備識(shí)別邏輯(片選信號(hào))、控制/狀態(tài)邏輯、數(shù)據(jù)緩沖電路、中斷處理邏輯等，同時(shí)又要多出其他幾個(gè)組成部分，例如主存儲(chǔ)器的地址計(jì)數(shù)器、數(shù)據(jù)數(shù)量計(jì)數(shù)器、DMA請(qǐng)求線路等。

(1)主存地址計(jì)數(shù)器：存放讀/寫主存用到的主存地址，一批數(shù)據(jù)傳送開始前，由CPU寫入其初值，以后每傳送一個(gè)字，該地址計(jì)數(shù)器便加1，使其指向下一個(gè)主存單元。

(2)數(shù)據(jù)數(shù)量計(jì)數(shù)器：存放傳送數(shù)據(jù)的數(shù)量，通常用補(bǔ)碼給出，由CPU寫入其初值，以后每傳送一個(gè)字，該計(jì)數(shù)器便加1，當(dāng)計(jì)數(shù)到0時(shí)，表示這批數(shù)據(jù)傳送完畢，此時(shí)DMA應(yīng)向CPU發(fā)中斷請(qǐng)求信號(hào)。

(3)DMA的控制/狀態(tài)邏輯：由控制和狀態(tài)等邏輯電路組成，用于修改主存地址計(jì)數(shù)器和數(shù)據(jù)數(shù)量計(jì)數(shù)器，指定傳送功能(輸入還是輸出)，協(xié)調(diào)CPU和DMA信號(hào)的配合與同步。

(4)DMA請(qǐng)求(與屏蔽)觸發(fā)器：接收并記憶設(shè)備送來(lái)的請(qǐng)求數(shù)據(jù)傳送信號(hào)，該觸發(fā)器的“1”輸出端接到DMA的控制/狀態(tài)邏輯，使其向CPU發(fā)出DMA請(qǐng)求信號(hào)，CPU接到這一請(qǐng)求信號(hào)并響應(yīng)后，送回應(yīng)答信號(hào)，DMA的控制/狀態(tài)邏輯接到這一應(yīng)答信號(hào)后便取得了總線的使用權(quán)，啟動(dòng)數(shù)據(jù)傳送，將DMA請(qǐng)求觸發(fā)器清“0”，為下一次的請(qǐng)求做好準(zhǔn)備。

(5)數(shù)據(jù)緩沖寄存器：用于存放高速設(shè)備與主存之間交換的數(shù)據(jù)，也有的DMA卡上不設(shè)置數(shù)據(jù)緩沖寄存器，而由送出數(shù)據(jù)的一方在指定的時(shí)刻直接把數(shù)據(jù)放到數(shù)據(jù)總線上。

(6)中斷機(jī)構(gòu)：與通用接口中的中斷邏輯電路的組成完全相同，中斷請(qǐng)求發(fā)生在數(shù)據(jù)數(shù)量計(jì)數(shù)器計(jì)數(shù)到0值的時(shí)刻，用于向CPU報(bào)告本組數(shù)據(jù)傳送完成，并等待新的傳送命令。5.參考答案：C[解析]用兩位符號(hào)位判斷溢出時(shí)，當(dāng)兩個(gè)符號(hào)位不同時(shí)表示溢出，01時(shí)表示正溢出；10時(shí)表示負(fù)溢出；當(dāng)兩個(gè)符號(hào)位相同時(shí)(11或00)表示沒有溢出。6.參考答案：(1)所需的芯片數(shù)：(8K×8)/(2K×4)=8片。

(2)每組芯片數(shù)：(2K×8)/(2K×4)=2(片)；位擴(kuò)展畫在橫的方向，組成一個(gè)2K×8位的模塊。

(3)組數(shù)：8/2=4(組)；字?jǐn)U展畫在豎的方向。4個(gè)2K×8位的模塊按字?jǐn)U展構(gòu)成8K×8位的存儲(chǔ)器，即8KB的存儲(chǔ)器。

(4)總地址線數(shù)：此存儲(chǔ)器的容量為8KB，需13位地址(213=8K)，選用A12～A0作為地址線。

(5)片內(nèi)尋址：芯片容量均為2KB，需11位地址，用A10～A0。

(6)片外尋址：設(shè)CPU總地址線為16位，剩下A15、A14、A13、A12、A11。

方案1：用A14～A114位地址進(jìn)行線選，但地址空間不連續(xù)。

方案2：通過(guò)一個(gè)2-4譯碼器對(duì)4個(gè)組進(jìn)行選擇，用A12、A11輸入分別為：00，01，10，11，控制輸出3～0的選擇，對(duì)應(yīng)的3～0作為各芯片的控制。

(7)D7～D0為8條數(shù)據(jù)線。

(8)勿忘多余引腳的處理：線選法時(shí)設(shè)A15為0，澤碼方案A15、A14、A13為0且74LS139的工作便是將G端輸入設(shè)置為0；還有，與CPU讀/寫控制線連接。7.參考答案：對(duì)于4體交叉訪問的存儲(chǔ)系統(tǒng)，每個(gè)存儲(chǔ)模塊的地址分布為：

Bank0：0、4、8、12、16、…

Bank1：1、5、9、13、17、…、37、…、41、…

Bank2：2、6、10、14、18、…

Bank3：3、7、11、15、19、…、51、…、67

如果給定的訪存地址在相鄰的四次訪問中出現(xiàn)在同一個(gè)Bank內(nèi)，就會(huì)發(fā)生訪存沖突。所以17和9、37和17、13和37、8和4、41和13發(fā)生沖突。8.參考答案：B[解析]“32位微型機(jī)地址碼為22位”，得出該微型機(jī)的存儲(chǔ)系統(tǒng)容量為222×32位。

使用256K×32位的SRAM芯片組成222×32位的存儲(chǔ)系統(tǒng)，需要(2222×32位)/(256K×16位)=32片。其中每?jī)善徊⒙?lián)的方式構(gòu)成256K×32位的存儲(chǔ)體，然后用16組這樣的存儲(chǔ)體構(gòu)成222×32位的存儲(chǔ)體。然后通過(guò)譯碼器產(chǎn)生片選信號(hào)來(lái)用于存儲(chǔ)體的選擇，故最合適的是有16種輸出信號(hào)的譯碼器，即4-16譯碼器，因此本題選B。9.參考答案：主存地址由標(biāo)記(Tag)、組號(hào)(Index)和塊內(nèi)地址(Offset)3部分組成，標(biāo)記字段在前，組號(hào)字段居中，塊內(nèi)地址字段在后。

1)因?yàn)閴K大小為64B，所以塊內(nèi)地址字段為6位；因?yàn)镃ache中有128個(gè)主存塊，采用4路組相聯(lián)，Cache分為32組(128/4=32)，所以組號(hào)字段為5位；標(biāo)記字段為剩余位，32-5-6=21位。

2)數(shù)據(jù)Cache的總位數(shù)應(yīng)包括標(biāo)記項(xiàng)的總位數(shù)和數(shù)據(jù)塊的位數(shù)。每個(gè)Cache塊對(duì)應(yīng)一個(gè)標(biāo)記項(xiàng)，標(biāo)記項(xiàng)中應(yīng)包括標(biāo)記字段、有效位和“臟位”(僅適用于寫回法)。因此，標(biāo)記項(xiàng)的總位數(shù)=128×(21+1+1)=128×23=2944位。又由于數(shù)據(jù)塊位數(shù)=128×64×8=65536位，因此數(shù)據(jù)Cache的總位數(shù)=2944+65536=68480位。

寫回法指CPU在執(zhí)行寫操作時(shí)，被寫數(shù)據(jù)只寫入Cache，不寫入主存。僅當(dāng)需要替換時(shí)，才把已經(jīng)修改過(guò)的Cache塊寫回到主存。如果“臟位”為“1”，則必須先把這一塊寫回到主存中去之后才能調(diào)入新的塊；如果“臟位”為“0”，則這一塊不必寫回主存，只要用新調(diào)入的塊覆蓋掉這一塊即可。10.參考答案：DSRAM和DRAM都屬于易失性存儲(chǔ)器，掉電就會(huì)丟失，故Ⅰ錯(cuò)誤。SRAM的集成度雖然更低，但速度更快，因此通常用于高速緩存Cache，故Ⅱ錯(cuò)誤。主存可以用SRAM實(shí)現(xiàn)，只是成本高，故Ⅲ錯(cuò)誤。與SRAM相比，DRAM成本低、功耗低，但需要刷新，故Ⅳ錯(cuò)誤。11.參考答案：C[解析]隨機(jī)存儲(chǔ)器中“隨機(jī)”的意思就是，在隨機(jī)存儲(chǔ)器中存取信息和存儲(chǔ)位置無(wú)關(guān)，即在哪里存數(shù)據(jù)和在哪里取數(shù)據(jù)都是一個(gè)時(shí)間。

主存儲(chǔ)器可由RAM和ROM組成，其中RAM中的信息是可變的，而ROM中的信息不可改變。12.參考答案：B[解析]總的微指令條數(shù)=(4-1)×80+1=241條，每條微指令占一個(gè)控制單元，控存CM容量為2的n次冪，而241剛好小于256，所以CM的容量=256×32位=1KB。13.參考答案：B[解析]如果出現(xiàn)1位主存錯(cuò)誤，則奇偶校驗(yàn)碼一定能檢測(cè)出。14.參考答案：B在流水計(jì)算機(jī)中，指令的處理是重疊進(jìn)行的，當(dāng)后繼指令所需的操作數(shù)剛好是前一條指令的運(yùn)算結(jié)果時(shí)，便發(fā)生“先讀后寫”的數(shù)據(jù)相關(guān)沖突，這屬于局部性相關(guān)。對(duì)于非亂序流水線而言，一般不會(huì)出現(xiàn)先寫后寫和先寫后讀相關(guān)。15.參考答案：C[解析]零地址的運(yùn)算類指令又稱堆棧運(yùn)算指令，參與的兩個(gè)操作數(shù)來(lái)自棧項(xiàng)和次棧頂單元。

注意：堆棧指令的訪存次數(shù)，取決于采用的是軟堆棧還是硬堆棧。如果是軟堆棧(堆棧區(qū)由內(nèi)存實(shí)現(xiàn))，對(duì)于雙目運(yùn)算，需要訪問4次內(nèi)存：取指、取源數(shù)1、取源數(shù)2、存結(jié)果。如果是硬堆棧(堆棧區(qū)由寄存器實(shí)現(xiàn))，則只需在取指令時(shí)訪問一次內(nèi)存。16.參考答案：A[解析]半互鎖方式特點(diǎn)：主模塊的請(qǐng)求信號(hào)和從模塊的回答信號(hào)有簡(jiǎn)單的制約關(guān)系，即主模塊發(fā)出請(qǐng)求信號(hào)后，必須接到從模塊的回答信號(hào)后才撤銷請(qǐng)求信號(hào)，有互鎖的關(guān)系。而從模塊接到請(qǐng)求信號(hào)后，發(fā)出回答信號(hào)，但不必等待獲知主模塊的請(qǐng)求信號(hào)已經(jīng)撤銷，而是隔一段時(shí)間自動(dòng)撤銷回答信號(hào)，不存在互鎖關(guān)系。17.參考答案：D[解析]補(bǔ)碼一位乘法運(yùn)算過(guò)程中一共向右移位N次，加上原先的N位，一共是2N位數(shù)值位，因乘積結(jié)果需加上符號(hào)位，故共2N+1位。18.參考答案：C[解析]計(jì)算機(jī)系統(tǒng)中采用補(bǔ)碼后，減法運(yùn)算可以化成加法來(lái)完成，故加減法運(yùn)算可以采用同一套硬件線路實(shí)現(xiàn)，節(jié)省了硬件線路，簡(jiǎn)化運(yùn)算器的設(shè)計(jì)，所以計(jì)算機(jī)系統(tǒng)常用補(bǔ)碼進(jìn)行運(yùn)算。19.參考答案：C[解析]寄存器的設(shè)置對(duì)匯編語(yǔ)言不透明，匯編程序員要對(duì)寄存器進(jìn)行直接操作。全面代表計(jì)算機(jī)性能的是實(shí)際軟件的運(yùn)行情況。軟件和硬件在邏輯上是等效的，但不是等價(jià)的。向后兼容指的是時(shí)間上向后兼容，即新機(jī)器兼容使用以前機(jī)器的指令系統(tǒng)。20.參考答案：

(1)取指周期FT：M→IR，PC+1→PC

取源操作數(shù)周期ST：SP→MAR，M→MDR→C，SP+1→SP

取目的操作數(shù)周期DT：R0→MAR

執(zhí)行周期ET：C→MDR，MDR→M，PC→MAR

(2)取指周期FT：M→IR

IR的內(nèi)容為

①

PC+1→PC

PC的內(nèi)容為

⑥

執(zhí)行周期ET：PC→MAR

MAR的內(nèi)容為

⑥

M→MDR→C

C的內(nèi)容為

④

PC+C→PC、MAR

MAR的內(nèi)容為

⑧

①現(xiàn)行指令

②下條指令

③源操作效

④位移量

⑤源地址

⑥位移量地址

⑦現(xiàn)行指令地址

⑧轉(zhuǎn)移地址21.參考答案：C變址尋址方式中，把CPU中某個(gè)變址寄存器的內(nèi)容與偏移量D相加來(lái)形成操作數(shù)有效地址，在于實(shí)現(xiàn)程序塊的規(guī)律性變化，變址寄存器內(nèi)容由用戶確定，且在執(zhí)行過(guò)程中是可變的。22.參考答案：ABCD碼主要用于表示十進(jìn)制數(shù)，4位二進(jìn)制編碼表示1位十進(jìn)制數(shù)。EBCDIC和ASCII碼表示的是西文字符或符號(hào)，7位二進(jìn)制編碼表示1個(gè)字符。23.參考答案：D采用DMA方式傳送數(shù)據(jù)時(shí)，外部設(shè)備的數(shù)據(jù)已經(jīng)準(zhǔn)備好，只需對(duì)內(nèi)存的訪問，所以傳送一個(gè)數(shù)據(jù)要占用一個(gè)存儲(chǔ)器的存儲(chǔ)周期。24.參考答案：C[解析]阿蘭·麥席森·圖靈(AlanMathisonTuring)是英國(guó)著名的數(shù)學(xué)家和邏輯學(xué)家，被稱為“計(jì)算機(jī)科學(xué)之父”“人工智能之父”，是計(jì)算機(jī)邏輯的奠基者，提出了“圖靈機(jī)”和“圖靈測(cè)試”等重要概念。

“存儲(chǔ)程序”的概念是美籍匈牙利科學(xué)家馮·諾依曼(J.VonNeumann)于1945年提出的，是現(xiàn)代計(jì)算機(jī)的理論基礎(chǔ)。25.參考答案：(1)劃分每一條指令的執(zhí)行步驟，設(shè)計(jì)每一條指令的每一個(gè)執(zhí)行步驟的具體操作功能。

(2)確定在實(shí)現(xiàn)這些功能時(shí)，相關(guān)計(jì)算機(jī)各功能部件要求使用哪些控制信號(hào)。

(3)需要選用何種具體邏輯線路，采用何種處理方案來(lái)分步驟地形成并向計(jì)算機(jī)各功能部件提供出這些控制信號(hào)。26.參考答案：B指令系統(tǒng)中采用不同尋址方式的目的縮短指令長(zhǎng)度，擴(kuò)大尋址空間，提高編程靈活性，這也是指令系統(tǒng)中設(shè)置有多種尋址方式的出發(fā)點(diǎn)。27.參考答案：A[解析]4個(gè)16K×8位的存儲(chǔ)芯片構(gòu)成的存儲(chǔ)器容量=4×16K×8位=512K位或64KB，只有選項(xiàng)A的容量為64KB。需要注意：若有某項(xiàng)為128K×4位，此選項(xiàng)是不能選的，因?yàn)樾酒瑸?位，不可能將字長(zhǎng)“擴(kuò)展”成4位。28.參考答案：AI/O接口和打印機(jī)之間的速度差異較大，應(yīng)采用異步傳輸方式來(lái)提高效率。異步定時(shí)方式能保證兩個(gè)工作速度相差很大的部件或設(shè)備之間可靠地進(jìn)行信息交換。29.參考答案：A[解析]“自陷”(Trap)異常指的是一類人為設(shè)定的事件(故Ⅰ正確，Ⅲ錯(cuò)誤)，在程序中事先設(shè)定一條特殊的指令，通過(guò)執(zhí)行這條特殊指令，自動(dòng)中止正在執(zhí)行的原程序，轉(zhuǎn)到一個(gè)特定的內(nèi)核管理程序去執(zhí)行(故Ⅳ正確)，執(zhí)行完后，回到那條特殊指令后面的一條指令開始執(zhí)行。這些特殊的指令稱為“訪管指令”或“自陷指令”(故Ⅱ正確)。30.參考答案：C[解析]在海明碼中，為了達(dá)到檢測(cè)和糾正1位錯(cuò)，則檢驗(yàn)位的位數(shù)k應(yīng)滿足：2k≥n+k+1，其中n為信息位的位數(shù)，因24≥8+4+1，故需要4位。如果在糾正1位錯(cuò)的情況下還要能夠發(fā)現(xiàn)2位錯(cuò)，則還需再增加1位檢驗(yàn)位，即需滿足2k-1-1≥n+k。31.參考答案：C[解析]在某一時(shí)刻，只允許有一個(gè)部件向總線發(fā)送信息。總線中不能同時(shí)出現(xiàn)兩種信息源，否則會(huì)發(fā)生沖突。32.參考答案：A[解析]獨(dú)立請(qǐng)求方式下，每個(gè)設(shè)備都有獨(dú)立的總線請(qǐng)求線，裁決速度快。

保證公平是計(jì)數(shù)器定時(shí)查詢方式的優(yōu)點(diǎn)。

成本低和接口簡(jiǎn)單都是鏈?zhǔn)讲樵兎绞降膬?yōu)點(diǎn)。33.參考答案：B與硬布線控制器相比，微程序控制器的特點(diǎn)是：具有規(guī)整性、可擴(kuò)展性等優(yōu)點(diǎn)，是一種用軟件方法來(lái)設(shè)計(jì)硬件的技術(shù)。它可實(shí)現(xiàn)復(fù)雜指令的操作控制，且極具靈活性，可方便地增加和修改指令。但由于微程序控制器采用了存儲(chǔ)程序原理，所以每條指令都要從控存中取一次，所以影響了速度。34.參考答案：D主時(shí)鐘頻率和主存容量越大，系統(tǒng)的性能越高，但不是標(biāo)志性的參數(shù)。MFLOPS是每秒百萬(wàn)個(gè)浮點(diǎn)操作．是衡量計(jì)算機(jī)系統(tǒng)的主要參數(shù)之一；MIPS是每秒處理的百萬(wàn)級(jí)的機(jī)器語(yǔ)言指令數(shù)，是衡量CPU速度的一個(gè)指標(biāo)。35.參考答案：C[解析]舍入是浮點(diǎn)數(shù)的概念，定點(diǎn)數(shù)沒有舍入的概念，故Ⅰ錯(cuò)誤。浮點(diǎn)數(shù)舍入的情況有兩種：對(duì)階、右規(guī)格化，故Ⅱ、Ⅲ、Ⅳ錯(cuò)誤。舍入不一定產(chǎn)生誤差，如向下舍入11.00到11.0時(shí)是沒有誤差的，故Ⅴ正確。36.參考答案：C自然語(yǔ)言是人類的語(yǔ)言，計(jì)算機(jī)不能識(shí)別。高級(jí)語(yǔ)言是由一系列的語(yǔ)句(或函數(shù))組成的，書寫方式更接近人們的思維方式，便于編寫、閱讀和調(diào)試，但計(jì)算機(jī)不能直接識(shí)別，必須經(jīng)過(guò)翻譯后，轉(zhuǎn)化為機(jī)器語(yǔ)言，計(jì)算機(jī)才能識(shí)別和執(zhí)行。37.參考答案：A[解析]DMA請(qǐng)求的優(yōu)先級(jí)高于中斷請(qǐng)求，以防止高速設(shè)備數(shù)據(jù)丟失，故A正確。中斷必須在CPU執(zhí)行指令結(jié)束時(shí)刻才可以被響應(yīng)，而DMA請(qǐng)求在每個(gè)機(jī)器周期結(jié)束后應(yīng)可以被響應(yīng)，故B錯(cuò)誤。DMA的優(yōu)先級(jí)要比外中斷(非屏蔽中斷、可屏蔽中斷)高，故C錯(cuò)誤。內(nèi)中斷是不可被屏蔽的，故即使不開中斷，仍可響應(yīng)內(nèi)中斷，故D錯(cuò)誤。38.參考答案：A[解析]直接尋址方式是指在指令中直接給出操作數(shù)在存儲(chǔ)器中的地址，操作數(shù)在主存儲(chǔ)器中，指令中的地址直接作為有效地址，對(duì)存儲(chǔ)器進(jìn)行訪問即可取得操作數(shù)。39.參考答案：D[解析]計(jì)算機(jī)內(nèi)部在進(jìn)行信息的存儲(chǔ)、傳送和運(yùn)算時(shí)，都是以二進(jìn)制形式來(lái)表示信息的。但在屏幕上或書本上寫信息時(shí)，由于二進(jìn)制信息位數(shù)多，閱讀、記憶不方便，而十六進(jìn)制、八進(jìn)制和二進(jìn)制的對(duì)應(yīng)關(guān)系簡(jiǎn)單，又便于閱讀、記憶和書寫，因此引入十六進(jìn)制和八進(jìn)制，使得程序員在開發(fā)、調(diào)試程序和閱讀機(jī)器內(nèi)部代碼時(shí)，能方便地用十六進(jìn)制和八進(jìn)制來(lái)等價(jià)表示二進(jìn)制信息。40.參考答案：B[解析]浮點(diǎn)數(shù)運(yùn)算的過(guò)程為對(duì)階、尾數(shù)求和、規(guī)格化、舍入和溢出判斷，本題的5個(gè)選項(xiàng)涉及了這5個(gè)過(guò)程。

最簡(jiǎn)單的舍入處理方法是直接截?cái)?，不進(jìn)行任何其他處理(截?cái)喾?，Ⅰ錯(cuò)誤；IEEE754標(biāo)準(zhǔn)的浮點(diǎn)數(shù)的尾數(shù)都是大于等于1的，所以乘法運(yùn)算的結(jié)果也是大于等于1的，故不需要“左規(guī)”，Ⅱ正確；對(duì)階的