2023年研究生類(lèi)研究生入學(xué)考試專(zhuān)業(yè)課電氣與電子信息-數(shù)字電子技術(shù)歷年高頻考題帶答案難題附詳解

2023年研究生類(lèi)研究生入學(xué)考試專(zhuān)業(yè)課電氣與電子信息-數(shù)字電子技術(shù)歷年高頻考題帶答案難題附詳解（圖片大小可自由調(diào)整）第1卷一.歷年考點(diǎn)試題黑鉆版(共50題)1.對(duì)于一個(gè)含有邏輯變量A的邏輯表達(dá)式L，當(dāng)其他變量用0或1代入后，表達(dá)式可化簡(jiǎn)為L(zhǎng)=______或______時(shí)，會(huì)產(chǎn)生競(jìng)爭(zhēng)-冒險(xiǎn)。2.為構(gòu)成4096×16的RAM區(qū)，共需1024×4位的RAM芯片______片。A.64B.8C.16D.323.關(guān)于數(shù)模與模數(shù)轉(zhuǎn)換，下列概念正確的是______。A.逐次逼近型模數(shù)轉(zhuǎn)換器進(jìn)行一位轉(zhuǎn)換需要的時(shí)間與待轉(zhuǎn)換的模擬電壓值有關(guān)B.一個(gè)數(shù)模轉(zhuǎn)換電路能夠正常地工作，它的實(shí)際輸出值與理論輸出值之間的差值必須小于分辨率的一半C.并行比較型模數(shù)轉(zhuǎn)換器的轉(zhuǎn)換速度是指從模擬電壓加到電壓比較器到編碼器獲得穩(wěn)定的二進(jìn)制碼輸出所需要的時(shí)間D.集成模數(shù)轉(zhuǎn)換電路多采用權(quán)電容的譯碼方案，它的輸出電壓與電容的大小相關(guān)，電容值越大，輸出的電壓越大。4.在不影響邏輯功能的情況下，CMOS與非門(mén)的多余輸入端可______。A.接高電平B.接低電平C.懸空D.通過(guò)電阻接地5.在時(shí)序電路的狀態(tài)轉(zhuǎn)換表中，若狀態(tài)數(shù)N=3，則狀態(tài)變量數(shù)最少為_(kāi)_____。A.16B.4C.8D.26.一個(gè)8位移位寄存器的移位脈沖的頻率是1MHz，將8位二進(jìn)制數(shù)并行地移入這個(gè)移位寄存器需要______。A.經(jīng)過(guò)8個(gè)觸發(fā)器的傳輸延遲時(shí)間B.8μsC.經(jīng)過(guò)1個(gè)觸發(fā)器的傳輸延遲時(shí)間D.1μs7.兩個(gè)TTL門(mén)電路的輸出端是否可以直接相連，為什么?如果設(shè)計(jì)中必須直接相連，應(yīng)該用什么器件?8.觸發(fā)器是對(duì)脈沖______敏感的存儲(chǔ)單元電路，鎖存器是對(duì)脈沖______敏感的存儲(chǔ)電源電路。9.移位寄存器由8級(jí)觸發(fā)器組成，用它構(gòu)成的扭環(huán)形計(jì)數(shù)器具有______種有效狀態(tài)；用它構(gòu)成的環(huán)形計(jì)數(shù)器具有______種有效狀態(tài)，構(gòu)成線(xiàn)性反饋移位寄存器具有______種有效狀態(tài)。A.16，8，511B.4，8，15C.16，8，255D.8，16，12710.試用一片(只用一片，不加任何邏輯門(mén))4位加法器74283實(shí)現(xiàn)余3碼到8421BCD碼的轉(zhuǎn)換電路。11.若要將一異或非門(mén)當(dāng)做反相器(非門(mén))使用，則輸入端A、B端的連接方式是______。A.A或B中有一個(gè)接“1”B.A或B中有一個(gè)接“0”C.A和B并聯(lián)使用D.不能實(shí)現(xiàn)12.CMOS門(mén)電路在______時(shí)最耗電?A.輸出為邏輯0時(shí)B.輸出為邏輯1時(shí)C.輸出翻轉(zhuǎn)時(shí)D.輸出高阻態(tài)時(shí)13.兩個(gè)門(mén)電路的輸出端可以并接的條件是什么?如果將不能并接的兩個(gè)門(mén)電路的輸出端并接，會(huì)發(fā)生什么現(xiàn)象?14.二進(jìn)制數(shù)A、B均為正數(shù)(1位符號(hào)位，7位數(shù)字)，若A-B=10001001二進(jìn)制，問(wèn)A、B哪個(gè)數(shù)大?15.如圖所示組合電路輸入為有權(quán)BCD碼。當(dāng)X3X2X1X0為1001、0011、0001、0101時(shí)對(duì)應(yīng)顯示數(shù)字為6、3、1、5。說(shuō)明輸入為何種權(quán)碼?電路中的4位二進(jìn)制加法器74LS83擔(dān)當(dāng)了何種功能?并說(shuō)明其所用方法的理論依據(jù)。

16.試用卡諾圖求出函數(shù)F=F1·F2，并將F化簡(jiǎn)成最簡(jiǎn)與非-與非表達(dá)式。已知函數(shù)F1和F2如下(要求分別畫(huà)出F1、F2及F的卡諾圖)：

F1(A,B,C,D)=∑m(1,3,5,6,7,9,11,12,13,14,15)

F2(A,B,C,D)=∏M(2,3,8,9,10,14)17.對(duì)于一個(gè)邏輯函數(shù)表達(dá)式，______是唯一的。A.最簡(jiǎn)“與或”表達(dá)式B.兩級(jí)“與非”表達(dá)式C.異或構(gòu)成的表達(dá)式D.最大項(xiàng)構(gòu)成的表達(dá)式18.TTL門(mén)電路組成的JK觸發(fā)器，時(shí)鐘端接5kHz脈沖，J與K懸空，則輸出Q的頻率為_(kāi)_____。A.2.5kHzB.5kHzC.10kHzD.無(wú)法預(yù)測(cè)19.(473)10的BCD碼是______。A.010001110011B.111011010C.110001110011D.01001111001120.如圖1所示的邏輯電路，寫(xiě)出Y的最簡(jiǎn)與或式、最簡(jiǎn)或與式、最簡(jiǎn)與非-與非式、最簡(jiǎn)或非-或非式、最簡(jiǎn)與或非式。

21.電路如圖1所示，試畫(huà)出在CP作用下輸出Q0、Q1、A、Q2的波形圖，設(shè)各觸發(fā)器的初態(tài)為“0”。輸出信號(hào)Q2對(duì)CP可實(shí)現(xiàn)幾分頻?Q2的占空比是多少?

22.如圖所示是用555定時(shí)器組成的多諧振蕩電路，如果uI端接4V電壓，試求輸出uO的頻率。

23.如圖1所示是2個(gè)集成芯片二-十六進(jìn)制同步計(jì)數(shù)器74LS161(進(jìn)位端RCO=TQDQCQBQA)，試附加適當(dāng)?shù)拈T(mén)電路構(gòu)成一個(gè)89進(jìn)制計(jì)數(shù)器，簡(jiǎn)述設(shè)計(jì)過(guò)程。

24.欲將寬1μs的脈沖轉(zhuǎn)換成寬1ms的脈沖，應(yīng)采用______。A.單穩(wěn)態(tài)觸發(fā)器B.無(wú)穩(wěn)態(tài)觸發(fā)器C.雙穩(wěn)態(tài)觸發(fā)器D.施密特觸發(fā)器25.如圖1所示，試用8-3優(yōu)先編碼器74148和若干門(mén)電路，擴(kuò)展成10-4優(yōu)先編碼器，畫(huà)出連線(xiàn)圖。

26.在由上升沿觸發(fā)的T觸發(fā)器(T=1)組成的異步二進(jìn)制加法計(jì)數(shù)器中，方法是把進(jìn)位信號(hào)從低位的______端引出接高位的CP端。27.分析圖所示組合邏輯電路的功能。已知輸入B3B2B1B0為5421BCD碼(7483是二進(jìn)制超前進(jìn)位加法器芯片。7485是4位二進(jìn)制數(shù)比較器芯片，A3和B3為高位)。

28.在圖所示電路中，若要滿(mǎn)足給定的輸入/輸出關(guān)系，請(qǐng)將另一個(gè)輸入端的狀態(tài)標(biāo)明。

29.只用一片如圖1所示四選一數(shù)據(jù)選擇器實(shí)現(xiàn)邏輯函數(shù)F=A·B+C·D+(B?C)'(不允許用邏輯門(mén)電路輔助，輸入只提供原變量)。寫(xiě)出設(shè)計(jì)過(guò)程。

30.數(shù)字電路中的三極管一般工作于______區(qū)和______區(qū)。31.試判斷等式f(x1，x2，…，xk)=(0，x2，…，xk)+x1f(1，x2，…，xk)是否成立?32.555定時(shí)器是一種用途很廣泛的電路，除了能組成______觸發(fā)器、______觸發(fā)器和______三個(gè)基本單元電路以外，還可以接成各種實(shí)用電路。33.可編程邏輯器件EPROM2716有11根地址線(xiàn)A10～A0，8根數(shù)據(jù)線(xiàn)D7～D0，為片選端，低電平有效。此器件的存儲(chǔ)容量是______。A.210×8B.211×16C.211×8D.210×1634.試判斷下列三個(gè)3變量(A，B，C)函數(shù)F1、F2及F3之間的關(guān)系是______；而其中有冒險(xiǎn)現(xiàn)象的函數(shù)為_(kāi)_____。

(1)；(2)；(3)A.F3=F1F2；F2B.F3=F1+F2；F1C.F2=F3+F1；F1D.F3=F1+F2；F1、F2、F335.電路如圖1所示，試完成下列各項(xiàng)：(1)試用圖1(a)所示74LS161和適當(dāng)?shù)倪壿嬮T(mén)設(shè)計(jì)一個(gè)電路，實(shí)現(xiàn)圖1(b)所示的狀態(tài)轉(zhuǎn)換圖，要求使用置數(shù)端LD完成；(2)在(1)電路基礎(chǔ)上，添加最少的邏輯門(mén)實(shí)現(xiàn)圖1(c)所示波形，其中CP為外加時(shí)鐘，P為電路的輸出。寫(xiě)出設(shè)計(jì)過(guò)程，并在圖中標(biāo)出輸出信號(hào)P端。

36.某醫(yī)院有4層樓住院病室，依次為重癥病房層、重點(diǎn)病房層、普通病房層和康復(fù)病房層，藥房有藥品管道輸送系統(tǒng)可依次為不同樓層輸送藥品。重癥樓層優(yōu)先級(jí)最高，康復(fù)樓層優(yōu)先級(jí)最低。要求：為輸送系統(tǒng)設(shè)計(jì)一個(gè)優(yōu)先請(qǐng)求電路，并實(shí)現(xiàn)七段數(shù)碼顯示邏輯電路，顯示該樓層號(hào)。37.如圖(a)所示電路由74LS153雙四選一數(shù)據(jù)選擇組成，試寫(xiě)出輸出Z的表達(dá)式，并分別用集成芯片74LS138最小項(xiàng)譯碼器[見(jiàn)圖(b)]和74LS151八選一數(shù)據(jù)選擇器[見(jiàn)圖(c)]實(shí)現(xiàn)該電路。

38.用卡諾圖化簡(jiǎn)下列邏輯函數(shù)：39.如圖所示，試寫(xiě)出TTL門(mén)電路對(duì)輸入信號(hào)的邏輯輸出表達(dá)式。

40.ADC輸出為12位二進(jìn)制數(shù)，輸入信號(hào)最大值為10V，其分辨率是______。41.分析圖1所示電路，分別寫(xiě)出X、Y、F點(diǎn)與輸入A、B之間的邏輯表達(dá)式。

42.時(shí)序電路包括______電路和______電路，它們的基本組成單元分別是______和______。43.5個(gè)變量可構(gòu)成______個(gè)最小項(xiàng)，全體最小項(xiàng)之和為_(kāi)_____。44.若用萬(wàn)用表測(cè)試圖所示晶體管開(kāi)關(guān)電路，當(dāng)晶體管截止時(shí)，測(cè)得的基極和集電極電位應(yīng)是______。

A.uBE=0.6V，uCE=1.5VB.uBE=0V，ucE=2.5VC.uBE=0.7V，uCE=0.3VD.uBE≤0V，uCE=3.2V45.實(shí)現(xiàn)同一功能的Mealy型同步時(shí)序電路比Moore型同步時(shí)序電路所需要的______。A.狀態(tài)數(shù)目更多B.狀態(tài)數(shù)目更少C.觸發(fā)器更多D.觸發(fā)器更少46.某8位模數(shù)轉(zhuǎn)換器是由并/串結(jié)構(gòu)組成的，則其內(nèi)部有多少個(gè)比較器?給出計(jì)算過(guò)程。47.4個(gè)邏輯變量的最小項(xiàng)最多有______個(gè)，任意兩個(gè)最小項(xiàng)之積為_(kāi)_____。48.如圖所示，用2片EPROM2716擴(kuò)展成的EPROM，有數(shù)據(jù)線(xiàn)______位，總的存儲(chǔ)量是______。

A.16；211×8(或32K)B.8；211×16C.16；210×8D.16；211×1649.已知某種計(jì)數(shù)值中有算數(shù)運(yùn)算41/3=13成立，則該算數(shù)運(yùn)算中操作數(shù)的基數(shù)是______。50.(1)將T觸發(fā)器轉(zhuǎn)換為JK觸發(fā)器：(2)用如圖1所示的D觸發(fā)器、JK觸發(fā)器、SR觸發(fā)器和T觸發(fā)器設(shè)計(jì)一個(gè)4位異步加法計(jì)數(shù)器，其中D觸發(fā)器的輸出為最低位，T觸發(fā)器的輸出為最高位。

第1卷參考答案一.歷年考點(diǎn)試題黑鉆版1.參考答案：

2.參考答案：C3.參考答案：BC4.參考答案：A5.參考答案：D6.參考答案：D7.參考答案：解：普通的TTL門(mén)電路輸出端不允許直接相連，因?yàn)槠胀ǖ腡TL門(mén)電路輸出端之間若直接相連，會(huì)在電源與地之間形成一條低阻通路，從而導(dǎo)致電流過(guò)大燒毀門(mén)電路，或者造成邏輯錯(cuò)誤；如果設(shè)計(jì)中必須直接相連，應(yīng)該用OC門(mén)相連。8.參考答案：邊沿

電平9.參考答案：C10.參考答案：解：余3碼-0011=8421BCD，等價(jià)于余3碼+1101=8421BCD。

余3碼由A端輸入，A3為高位，A0為低位，B端輸入1101，Q3Q2Q1Q0即為所需8421BCD碼。設(shè)計(jì)電路圖如圖所示。

11.參考答案：D12.參考答案：C當(dāng)CMOS門(mén)電路發(fā)生狀態(tài)翻轉(zhuǎn)時(shí)，會(huì)伴隨著負(fù)載電容的充放電，而狀態(tài)保持時(shí)的靜態(tài)功耗遠(yuǎn)小于翻轉(zhuǎn)時(shí)的動(dòng)態(tài)功耗，所以翻轉(zhuǎn)時(shí)最耗電。13.參考答案：輸出集電極開(kāi)路的門(mén)電路可以并接。若將不能并接的兩個(gè)門(mén)電路并接，當(dāng)兩個(gè)門(mén)電路輸出電平不相等時(shí)，其輸出級(jí)形成低阻通道，使得電流過(guò)大，會(huì)燒壞器件。14.參考答案：解：A＜B，因?yàn)锳-B＜0。15.參考答案：解：輸入的X3X2X1X0為5421碼。由于74LS74譯碼器的作用是把8421碼經(jīng)過(guò)譯碼用LED顯示，所以74LS83的作用是把輸入的5421碼轉(zhuǎn)換成8421碼。

因?yàn)?4LS83的輸入A4A3A2A1、B4B3B2B1及輸出S4S3S2S1都是8421BCD碼，輸入的X3X2X1X0為5421碼，即X3×(22+1)+X2×4+X1×2+X0，所以，可以使用74LS74來(lái)完成碼轉(zhuǎn)換：0X30X0+0X2X1X0。16.參考答案：解：畫(huà)出卡諾圖如圖所示。

得出邏輯函數(shù)并且化簡(jiǎn)成最簡(jiǎn)與非-與非表達(dá)式：

17.參考答案：D18.參考答案：BTTL門(mén)電路的懸空端相當(dāng)于接高電平。所以根據(jù)JK觸發(fā)器的狀態(tài)轉(zhuǎn)移方程，即JK觸發(fā)器的狀態(tài)會(huì)隨著時(shí)鐘信號(hào)上升沿的到來(lái)而翻轉(zhuǎn)，所以頻率應(yīng)為CP的一半。19.參考答案：A20.參考答案：解：畫(huà)出卡諾圖如圖2所示。

由電路圖可知，所以，

與或式為：

或與式為：

與非-與非式為：

或非-或非式為：

與或非式為：21.參考答案：解：由電路圖寫(xiě)出A點(diǎn)的邏輯表達(dá)式為：

Q2對(duì)CP實(shí)現(xiàn)3分頻。占空比為50%。

波形圖如圖2所示。

22.參考答案：解：由題意，uI是555定時(shí)器的外接控制電壓，所以555定時(shí)器的內(nèi)部參考電壓分別為VT+=uI，。

電路工作時(shí)，電容C兩端的電壓uC在和uI之間振蕩。根據(jù)三要素法，可以求出uC從上升到uI的時(shí)間：

同理，可得uC從uI下降到的時(shí)間：

則輸出uO的頻率為：23.參考答案：解：采用同步置數(shù)的方法進(jìn)行設(shè)計(jì)。

89=16×5+9

從0開(kāi)始計(jì)數(shù)到88共89個(gè)數(shù)。

88=16×5+8

因此，當(dāng)一個(gè)芯片輸出為5，另一個(gè)輸出為8時(shí)，置0，重新計(jì)數(shù)，如附圖2所示。

24.參考答案：A25.參考答案：解：畫(huà)出連接圖如圖2所示。

26.參考答案：27.參考答案：解：由題7485是4位二進(jìn)制數(shù)比較器芯片，7483是二進(jìn)制超前進(jìn)位加法器芯片，當(dāng)．B3B2B1B0大于4時(shí)，Y3Y2Y1Y0=B3B2B1B0+110；當(dāng)B3B2B1B0小于4時(shí)，Y3Y2Y1Y0=B3B2B1B0。根據(jù)5421BCD碼和8421BCD碼的轉(zhuǎn)換特性，該電路實(shí)現(xiàn)的功能是把B3B2B1B0從5421碼轉(zhuǎn)換成8421碼。28.參考答案：解：如圖所示。

29.參考答案：解：畫(huà)出卡諾圖如圖2所示。

可得：F=B'·C'·1+B'·C·D+B·C'·A+B·C·1

畫(huà)出設(shè)計(jì)電路如圖3所示。

30.參考答案：截止

飽和31.參考答案：解：成立。f(x1，x2，…，xk)等于0或1。

當(dāng)f(x1，x2，…，xk)=1時(shí)，(0，x2，…，xk)+x1f(1，x2，…，xk)=1；

當(dāng)f(x1，x2，…，xk)=0時(shí)，(0，x2，…，xk)+x1f(1，x2，…，xk)=0。

故原式成立。32.參考答案：施密特

單穩(wěn)態(tài)

多諧振蕩器33.參考答案：C34.參考答案：D35.參考答案：解：(1)74LS161為異步清零計(jì)數(shù)器，設(shè)計(jì)電路如圖2所示。

(2)在(1)電路基礎(chǔ)上，添加最少的邏輯門(mén)實(shí)現(xiàn)圖1(c)所示波形，如圖3所示。

36.參考答案：解：使用74HC148優(yōu)先編碼器、74LS74的LED譯碼器和LED。

74HC148的輸入端是低有效的。當(dāng)4個(gè)輸入端都沒(méi)有輸入時(shí)，I7=0，這時(shí)七段顯示為“0”；當(dāng)I6=0時(shí)，I7=1，優(yōu)先編碼器輸出為001，七段顯示“1”；當(dāng)I6=1，I5=0時(shí)，I7=1，優(yōu)先編碼器輸出為010，七段顯示“2”；當(dāng)I6=1，I5=1，I4=0時(shí)