計(jì)算機(jī)原理電子教案課件

21世紀(jì)高等職業(yè)教育規(guī)劃教材

計(jì)算機(jī)原理

主編倪天林中國財(cái)政經(jīng)濟(jì)出版社21世紀(jì)高等職業(yè)教育規(guī)劃教材1

《計(jì)算機(jī)原理》電子教案目錄第1章計(jì)算機(jī)概述第2章計(jì)算機(jī)中信息的表示方法第3章中央處理器第4章主存儲器第5章總線系統(tǒng)第6章微型計(jì)算機(jī)的主板第7章中斷系統(tǒng)第8章微型計(jì)算機(jī)接口技術(shù)第9章微型計(jì)算機(jī)的外部設(shè)備思考與練習(xí)參考答案

2第1章計(jì)算機(jī)概述.下頁本章首頁.總目錄.上頁第1章計(jì)算機(jī)概述.下頁本章首頁.總目錄.上頁31.1計(jì)算機(jī)的發(fā)展概況1.1.1計(jì)算機(jī)的產(chǎn)生和發(fā)展電子計(jì)算機(jī)是由各種電子器件組成的，是能夠自動、高速、精確地進(jìn)行算術(shù)運(yùn)算、邏輯控制和信息處理的現(xiàn)代化設(shè)備。自從其誕生以來，已被廣泛應(yīng)用于科學(xué)計(jì)算、數(shù)據(jù)（信息）處理和過程控制等領(lǐng)域。.下頁本章首頁.總目錄.上頁1.1計(jì)算機(jī)的發(fā)展概況1.1.1計(jì)算機(jī)的產(chǎn)生和發(fā)展4

第一臺計(jì)算機(jī)的制造成功。1946年2月世界上第一臺通用電子數(shù)字計(jì)算機(jī)是美國賓夕法尼亞大學(xué)莫爾學(xué)院的約翰·莫奇利（J.W.Mauchly）博士和他的研究生J·普雷斯泊·?？颂兀↗.P.Eckert）主持研制的，取名為ENIAC(ElectronicNumericalIntegratorAndCalculator，譯作“埃尼阿克”，即電子數(shù)字積分計(jì)數(shù)器)。

1.計(jì)算機(jī)的產(chǎn)生.下頁本章首頁.總目錄.上頁第一臺計(jì)算機(jī)的制造成功。1946年2月世界上第一臺通5

1945年,美籍匈牙利數(shù)學(xué)家馮·諾依曼（VonNeumann）博士發(fā)表《電子計(jì)算機(jī)邏輯設(shè)計(jì)初探》論文，提出二進(jìn)制表達(dá)方式和存儲程序控制計(jì)算機(jī)構(gòu)想。世界上第一臺具有存儲程序功能的計(jì)算機(jī)是EDVAC（ElectronicDiscreteVariableAutomaticComputer，譯作“埃德瓦克”，即電子數(shù)據(jù)計(jì)算機(jī)），它是由曾擔(dān)任ENIAC小組顧問的馮·諾依曼博士領(lǐng)導(dǎo)設(shè)計(jì)的。

馮·諾依曼計(jì)算機(jī)模式的提出.下頁本章首頁.總目錄.上頁1945年,美籍匈牙利數(shù)學(xué)家馮·諾依曼（Von6

一般認(rèn)為馮·諾依曼機(jī)具有如下基本特點(diǎn)

（1）計(jì)算機(jī)由運(yùn)算器、控制器、存儲器、輸入設(shè)備和輸出設(shè)備五部分組成。

（2）采用存儲程序的方式，程序和數(shù)據(jù)放在同一存儲器中，由指令組成的程序可以修改。（3）數(shù)據(jù)以二進(jìn)制碼表示

。（4）指令由操作碼和地址碼組成。（5）指令在存儲器中按執(zhí)行順序存放，由指令計(jì)數(shù)器指明要執(zhí)行的指令所在的單元地址，一般按順序遞增。

（6）機(jī)器以運(yùn)算器為中心，數(shù)據(jù)傳送都經(jīng)過運(yùn)算器。.下頁本章首頁.總目錄.上頁一般認(rèn)為馮·諾依曼機(jī)具有如下基本特點(diǎn).下頁本章首頁.總7

以構(gòu)成計(jì)算機(jī)硬件的器件為標(biāo)志，計(jì)算機(jī)的發(fā)展經(jīng)歷電子管、晶體管、中小規(guī)模集成電路以及大規(guī)模和超大規(guī)模集成電路四個階段。

（1）電子管時代(20世紀(jì)40年代中期到50年代中期)

（2）晶體管時代(20世紀(jì)50年代中期到60年代中期)

（3）中小規(guī)模集成電路時代(20世紀(jì)60年代中期到70年代初期)

（4）大規(guī)模和超大規(guī)模集成電路時代(20世紀(jì)70年代初期至今)

2.電子計(jì)算機(jī)的發(fā)展簡史.下頁本章首頁.總目錄.上頁以構(gòu)成計(jì)算機(jī)硬件的器件為標(biāo)志，計(jì)算機(jī)的發(fā)展經(jīng)歷電子管、晶8

微型計(jì)算機(jī)屬于第四代計(jì)算機(jī)，是20世紀(jì)70年代初期研制成功的。

微型計(jì)算機(jī)(MicroComputer)是由微處理器(CPU)、存儲器和I/O接口電路組成的計(jì)算機(jī)。微處理器(MicroProcessor)是微型計(jì)算機(jī)的核心芯片，它是將計(jì)算機(jī)中的運(yùn)算器和控制器集成在一片硅片上制成的集成電路。這樣的芯片也被稱為中央處理單元，簡稱為CPU(CentralProcessingUnit)。第一代微型計(jì)算機(jī)（4位或低檔8位微處理器）。典型產(chǎn)品是Intel公司1971年研制成功的4004（4位CPU）及1972年推出的低檔8位CPU8008。第二代微型計(jì)算機(jī)（中高檔8位微處理器）。典型產(chǎn)品有1974年Intel公司生產(chǎn)的8080CPU，Zilog公司生產(chǎn)的Z80CPU、Motorola公司生產(chǎn)的MC6800CPU以及Intel

公司1976年推出的8085CPU。

1.1.2微型計(jì)算機(jī)的發(fā)展.下頁本章首頁.總目錄.上頁微型計(jì)算機(jī)屬于第四代計(jì)算機(jī)，是20世紀(jì)70年代初期研制9第三代微型計(jì)算機(jī)（16位微處理器）。典型產(chǎn)品是1978年Intel公司生產(chǎn)的8086CPU、Zilog公司的Z8000CPU和Motorola公司的MC6800CPU。

第四代微型計(jì)算機(jī)（32位高檔微處理器）。典型產(chǎn)品是Intel公司推出的32位微處理器芯片80386和80486。

第五代微型計(jì)算機(jī)（64位高檔微處理器）。典型產(chǎn)品是1993年Intel公司推出的Pentium(奔騰，Intel586)以及IBM、Apple和Motorola三家公司聯(lián)合生產(chǎn)的PowerPC。

.下頁本章首頁.總目錄.上頁第三代微型計(jì)算機(jī)（16位微處理器）。典型產(chǎn)品是19710

進(jìn)入20世紀(jì)90年代以來，計(jì)算機(jī)技術(shù)的發(fā)展更為迅速，產(chǎn)品不斷升級換代。未來的計(jì)算機(jī)將向巨型化、微型化、網(wǎng)絡(luò)化、多媒體化、智能化的方向發(fā)展。

1.1.3計(jì)算機(jī)的發(fā)展趨勢.下頁本章首頁.總目錄.上頁進(jìn)入20世紀(jì)90年代以來，計(jì)算機(jī)技術(shù)的發(fā)展更為迅速，產(chǎn)111.2.1計(jì)算機(jī)的特點(diǎn)

（1）運(yùn)算速度快。（2）計(jì)算精度高。（3）存儲能力強(qiáng)。（4）可靠性高。（5）具有邏輯判斷能力。1.2計(jì)算機(jī)的特點(diǎn)和分類.下頁本章首頁.總目錄.上頁1.2計(jì)算機(jī)的特點(diǎn)和分類.下頁本章首頁.總目錄.上頁121.按工作原理分有電子模擬計(jì)算機(jī)、電子數(shù)字計(jì)算機(jī)2.按用途分有專用計(jì)算機(jī)、通用計(jì)算機(jī)3.按規(guī)模分有巨型機(jī)、大型機(jī)、中型機(jī)、小型機(jī)、微型機(jī)1.2.2計(jì)算機(jī)的主要分類.下頁本章首頁.總目錄.上頁1.按工作原理分有電子模擬計(jì)算機(jī)、電子數(shù)字計(jì)算機(jī)1.213

1.科學(xué)研究計(jì)算

2.信息處理

3.過程控制

4.網(wǎng)絡(luò)與通信

5.計(jì)算機(jī)輔助系統(tǒng)

6.人工智能1.2.3計(jì)算機(jī)的應(yīng)用領(lǐng)域.下頁本章首頁.總目錄.上頁1.科學(xué)研究計(jì)算1.2.3計(jì)算機(jī)的應(yīng)用領(lǐng)域.下頁141.3微型計(jì)算機(jī)的基本組成及技術(shù)指標(biāo)

1.3.1微型計(jì)算機(jī)的組成

1.微型計(jì)算機(jī)的硬件組成

（1）中央處理器CPU（CentralProcessingUnit）。

中央處理器也叫微處理器(機(jī))簡稱CPU，是用來實(shí)現(xiàn)運(yùn)算和控制功能的部件，由運(yùn)算器、控制器和寄存器三部分組成，CPU是計(jì)算機(jī)的核心部件。

（2）存儲器。存儲器分為內(nèi)存儲器和外存儲器。

.下頁本章首頁.總目錄.上頁1.3微型計(jì)算機(jī)的基本組成及技術(shù)指標(biāo).下頁本章首頁.總目15

①內(nèi)存儲器。存儲器中含有大量的存儲單元，每個存儲單元（即一個字節(jié)Byte）可以存放8個二進(jìn)制位(bit)。二進(jìn)制位用b表示，字節(jié)用B表示，1B=8b。存儲器的存儲容量可以用字節(jié)來表示，也可以用千字節(jié)（KB）、兆字節(jié)（MB）、千兆字節(jié)（GB）表示。內(nèi)存按工作方式不同又分為只讀存儲器ROM（ReadOnlyMemory）和隨機(jī)存儲器RAM（RandomAccessMemory）。②外存儲器。外存儲器又叫輔助存儲器。常用的外存有硬盤、軟盤、光盤、移動磁盤。

.下頁本章首頁.總目錄.上頁.下頁本章首頁.總目錄.上頁16

（3）主板(Mainboard)。

主板是微機(jī)中最主要的電路板，也是微機(jī)中最大的一塊電路板。主板由印刷線路板和連接在其上的集成電路芯片以及各種晶體管元器件組成。

（4）輸入/輸出設(shè)備及其接口電路。

（5）總線(BUS)。

CPU內(nèi)部的總線叫內(nèi)部總線，CPU外部的總線叫外部總線?？偩€按傳輸信息的性質(zhì)不同分為數(shù)據(jù)總線、地址總線和控制總線。

.下頁本章首頁.總目錄.上頁.下頁本章首頁.總目錄.上頁17

（1）系統(tǒng)軟件。

系統(tǒng)軟件是指不需要用戶干預(yù)的，為其它程序的開發(fā)、調(diào)試以及運(yùn)行等建立一個良好環(huán)境的程序。主要包括操作系統(tǒng)OS(OperatingSystem)和系統(tǒng)應(yīng)用程序。

①操作系統(tǒng)。操作系統(tǒng)是管理和控制計(jì)算機(jī)資源的系統(tǒng)軟件，任何軟件的運(yùn)行都必須有操作系統(tǒng)的支持。操作系統(tǒng)具有五大基本功能：處理器管理、存儲器管理、設(shè)備管理、作業(yè)管理、文件管理。微機(jī)的操作系統(tǒng)主要有磁盤操作系統(tǒng)（DOS）和窗口操作系統(tǒng)（WINDOWS）。

2.軟件系統(tǒng).下頁本章首頁.總目錄.上頁（1）系統(tǒng)軟件。2.軟件系統(tǒng).下頁本章首頁18

②程序設(shè)計(jì)語言。程序設(shè)計(jì)語言就是提供給用戶用來編寫程序的語言。包括機(jī)器語言、匯編語言、高級語言。（2）應(yīng)用軟件。應(yīng)用軟件是為用戶解決各行各業(yè)實(shí)際問題而開發(fā)的軟件，它們可以直接幫助用戶提高工作質(zhì)量和效率，甚至可以解決用戶原來難以解決的問題。如：文字處理軟件WPS、WORD；電子表格軟件EXCEL；網(wǎng)頁制作軟件FRONTPAGE；輔助設(shè)計(jì)軟件AutoCAD等。應(yīng)用軟件越豐富，越能充分發(fā)揮計(jì)算機(jī)的作用。

.下頁本章首頁.總目錄.上頁②程序設(shè)計(jì)語言。程序設(shè)計(jì)語言就是提供給用戶用來編寫程序191.微型計(jì)算機(jī)的工作原理

微機(jī)的工作過程就是不斷地從內(nèi)存中取出指令并執(zhí)行指令的過程。當(dāng)開始運(yùn)行程序時，首先應(yīng)把第一條指令所在存儲單元的地址賦予程序計(jì)數(shù)器PC(ProgramCounter)，然后機(jī)器就進(jìn)入取指階段。

在取指階段，數(shù)據(jù)緩沖寄存器的內(nèi)容將被送至指令寄存器IR，然后由指令譯碼器對IR中指令的操作碼字段進(jìn)行譯碼，并發(fā)出執(zhí)行該指令所需要的各種微操作控制信號。取指階段結(jié)束后，機(jī)器就進(jìn)入執(zhí)行指令階段.當(dāng)一條指令執(zhí)行完畢后，轉(zhuǎn)入下一條指令的取指階段。這樣周而復(fù)始地循環(huán)，直到遇到暫停指令時結(jié)束。

1.3.2

微型計(jì)算機(jī)的工件原理與工作過程.下頁本章首頁.總目錄.上頁1.微型計(jì)算機(jī)的工作原理1.3.2微型計(jì)算機(jī)的工件原理與20

2.微型計(jì)算機(jī)的工作過程

微機(jī)在實(shí)際工作中，由用戶將程序、數(shù)據(jù)或文檔通過輸入設(shè)備輸入到內(nèi)存，或通過計(jì)算機(jī)指令將其從外存調(diào)入內(nèi)存，一旦運(yùn)行程序，控制器便會自動地從內(nèi)存逐條取出指令，對指令進(jìn)行譯碼，計(jì)算機(jī)按指令的要求來控制硬件各部分工作，運(yùn)算器在控制器的指揮下從內(nèi)存中讀出數(shù)據(jù)，并對數(shù)據(jù)進(jìn)行算術(shù)或邏輯運(yùn)算，然后把運(yùn)算的結(jié)果再存入內(nèi)存，輸出設(shè)備在控制器的指揮下將結(jié)果數(shù)據(jù)以人們要求的形式輸出，這樣計(jì)算機(jī)就完成了用戶所規(guī)定的任務(wù)。.下頁本章首頁.總目錄.上頁2.微型計(jì)算機(jī)的工作過程.下頁本章首頁.總目錄.上頁211.3.3微型計(jì)算機(jī)的性能指標(biāo)

1．字長2．存儲容量3．存取周期4．時鐘頻率5．運(yùn)算速度

6．系統(tǒng)配置.下頁本章首頁.總目錄.上頁1.3.3微型計(jì)算機(jī)的性能指標(biāo).下頁本章首頁.總目錄.上22第2章計(jì)算機(jī)中信息的表示方法

.下頁本章首頁.總目錄.上頁第2章計(jì)算機(jī)中信息的表示方法

.下頁本章首頁.總目錄.上頁232.1計(jì)算機(jī)中信息的代碼

2.1.1符號“0”和“1”

電子裝置可以有兩種狀態(tài)，如開關(guān)的開和關(guān)，電路的通和斷。我們可以用“0”和“1”這兩個符號來分別表示這兩種狀態(tài)。

2.1.2用數(shù)字型電信號表示數(shù)字代碼

因?yàn)橐粋€電信號只能表示兩種狀態(tài)，為了區(qū)別各種事物的信息特征，我們就需要多一些電信號。.下頁本章首頁.總目錄.上頁2.1計(jì)算機(jī)中信息的代碼

.下頁本章首頁.總目錄.上頁24數(shù)字化方法表示信息的優(yōu)點(diǎn)（1）抗干擾能力強(qiáng)，可靠性高。（2）依靠多位數(shù)字信號的組合，可表示為幾乎無限的數(shù)目。（3）數(shù)字化信息可以存儲、易傳送。（4）可表示的信息類型與范圍廣泛。（5）能用邏輯代數(shù)等數(shù)字邏輯技術(shù)處理電信號信息。

.下頁總目錄.上頁本章首頁.數(shù)字化方法表示信息的優(yōu)點(diǎn).下頁總目錄.上頁本章首頁.25

2.2數(shù)字的表示和運(yùn)算

2.2.1二進(jìn)制和十進(jìn)制間的轉(zhuǎn)換

將十進(jìn)制整數(shù)轉(zhuǎn)換為二進(jìn)制數(shù)，首先將十進(jìn)制數(shù)除2取余數(shù)，然后不斷地對前次得到的商除2并列出其余數(shù)，然后把所得余數(shù)按從后向前的次序排列。該方法簡稱除2取余法。十進(jìn)制小數(shù)轉(zhuǎn)換為二進(jìn)制小數(shù)的方法是：首先不斷地對前次得到的積的小數(shù)部分乘2，并列出該次得到的整數(shù)數(shù)值，然后按從前向后的次序排列。該方法簡稱乘2取整法。

.下頁總目錄.上頁本章首頁.2.2數(shù)字的表示和運(yùn)算.下頁總目錄.上頁本章首頁.26既有整數(shù)又有小數(shù)的十進(jìn)制數(shù)轉(zhuǎn)換為二進(jìn)制數(shù)，將整數(shù)部分和小數(shù)部分分別轉(zhuǎn)換后合并即可。二進(jìn)制轉(zhuǎn)換為十進(jìn)制，用每位二進(jìn)制數(shù)作系數(shù)，以2作底數(shù)，以所在的位數(shù)減1作指數(shù)，形成一個多項(xiàng)式，計(jì)算多項(xiàng)式的值，計(jì)算的結(jié)果就是十進(jìn)制數(shù)。

.下頁總目錄.上頁本章首頁.既有整數(shù)又有小數(shù)的十進(jìn)制數(shù)轉(zhuǎn)換為二進(jìn)制數(shù)，將整數(shù)部分和小272.2.2定點(diǎn)數(shù)和浮點(diǎn)數(shù)

實(shí)際使用的二進(jìn)制數(shù)可分為二進(jìn)制整數(shù)和二進(jìn)制實(shí)數(shù)兩種，在計(jì)算機(jī)內(nèi)部，分別用定點(diǎn)數(shù)和浮點(diǎn)數(shù)表示二進(jìn)制整數(shù)和二進(jìn)制實(shí)數(shù)。

1．定點(diǎn)數(shù)定點(diǎn)數(shù)是指小數(shù)點(diǎn)的位置固定不變。在計(jì)算機(jī)中，通常用定點(diǎn)數(shù)表示二進(jìn)制整數(shù)，因此定點(diǎn)數(shù)的小數(shù)點(diǎn)位置通常固定在數(shù)值的最后。

2．浮點(diǎn)數(shù)浮點(diǎn)數(shù)是指小數(shù)點(diǎn)位置不固定的數(shù)，通常它既有整數(shù)部分又有小數(shù)部分。

.下頁總目錄.上頁本章首頁.2.2.2定點(diǎn)數(shù)和浮點(diǎn)數(shù)

.下頁總目錄.上頁本章首頁.28

2.2.3原碼、反碼和補(bǔ)碼

二進(jìn)制數(shù)四則運(yùn)算和十進(jìn)制數(shù)四則運(yùn)算一樣，也有加、減、乘、除。要在計(jì)算機(jī)中實(shí)現(xiàn)二進(jìn)制數(shù)四則運(yùn)算，計(jì)算機(jī)中就應(yīng)該有加法裝置、減法裝置、乘法裝置和除法裝置。我們知道，乘法運(yùn)算可以用若干次加法運(yùn)算實(shí)現(xiàn)，除法運(yùn)算可以用若干次減法運(yùn)算實(shí)現(xiàn)。這樣，為簡化計(jì)算機(jī)硬件設(shè)計(jì)的復(fù)雜性，硬件就可以不包含乘法裝置和除法裝置。

.下頁總目錄.上頁本章首頁.2.2.3原碼、反碼和補(bǔ)碼.下頁總目錄.上頁本章首29

如果將二進(jìn)制的減法運(yùn)算通過一定的形式轉(zhuǎn)換為加法運(yùn)算，就可以去掉減法裝置，只剩下加法裝置。我們通過二進(jìn)制數(shù)的補(bǔ)碼可以實(shí)現(xiàn)這種轉(zhuǎn)換。補(bǔ)碼是把二進(jìn)制的正數(shù)和負(fù)數(shù)表示成一種統(tǒng)一的去掉符號的純數(shù)值形式。

.下頁總目錄.上頁本章首頁.如果將二進(jìn)制的減法運(yùn)算通過一定的形式轉(zhuǎn)換為加法運(yùn)算，就30

1．原碼

原碼是用“符號碼+二進(jìn)制絕對值”表示的機(jī)器碼。符號碼用0表示正數(shù)，用1表示負(fù)數(shù)。絕對值一般用七位二進(jìn)制數(shù)表示，不足七位在前面補(bǔ)0。.下頁總目錄.上頁本章首頁.1．原碼.下頁總目錄.上頁本章首頁.31

2．反碼

正數(shù)的反碼與原碼相同，負(fù)數(shù)的反碼除符號位不變外，其余取反。

3．補(bǔ)碼

正數(shù)的補(bǔ)碼與原碼相同，負(fù)數(shù)的補(bǔ)碼在反碼的基礎(chǔ)上加1。對于補(bǔ)碼來說，不僅兩個二進(jìn)制數(shù)的加法運(yùn)算可以用補(bǔ)碼的加法來實(shí)現(xiàn)，而且兩個二進(jìn)制數(shù)的減法運(yùn)算也可以用補(bǔ)碼的加法來實(shí)現(xiàn)。補(bǔ)碼運(yùn)算不僅用加法實(shí)現(xiàn)了減法，而且實(shí)現(xiàn)了正號和負(fù)號的數(shù)字化表示。.下頁總目錄.上頁本章首頁.2．反碼.下頁總目錄.上頁本章首頁.32

（1）補(bǔ)碼運(yùn)算的基本公式：

[x+y]補(bǔ)=[x]補(bǔ)+[y]補(bǔ)（2）補(bǔ)碼有兩個重要特點(diǎn)：

①二進(jìn)制的加法運(yùn)算和減法運(yùn)算都轉(zhuǎn)換成了補(bǔ)碼的加法運(yùn)算。

②符號位直接參加運(yùn)算。這樣，對于數(shù)值的四則運(yùn)算來說，可以用只包含加法操作的一個算法來實(shí)現(xiàn)乘法，用只包含減法操作的一個算法來實(shí)現(xiàn)除法，用補(bǔ)碼編碼方法來實(shí)現(xiàn)減法。這樣，計(jì)算機(jī)硬件只需設(shè)計(jì)出實(shí)現(xiàn)兩個二進(jìn)制數(shù)相加的加法器，就可以實(shí)現(xiàn)算術(shù)的四則運(yùn)算。.下頁總目錄.上頁本章首頁..下頁總目錄.上頁本章首頁.33

(3)

將十進(jìn)制數(shù)輸入和輸出計(jì)算機(jī)實(shí)現(xiàn)加法和減法運(yùn)算的完整過程為：

①把用戶輸入的十進(jìn)制數(shù)轉(zhuǎn)換為二進(jìn)制數(shù)；

②把二進(jìn)制數(shù)轉(zhuǎn)換為補(bǔ)碼；

③實(shí)現(xiàn)補(bǔ)碼加法；

④把補(bǔ)碼形式的運(yùn)算結(jié)果轉(zhuǎn)換為二進(jìn)制數(shù)；

⑤把二進(jìn)制數(shù)轉(zhuǎn)換為十進(jìn)制數(shù)輸出給用戶。.下頁總目錄.上頁本章首頁.(3)將十進(jìn)制數(shù)輸入和輸出計(jì)算機(jī)實(shí)現(xiàn)加法和減法運(yùn)算的342.3計(jì)算機(jī)中其它信息編碼2.3.1西文字符的編碼1．字符的ASCII碼

計(jì)算機(jī)中最常使用的字符編碼標(biāo)準(zhǔn)是ASCII碼(AmericanStandardCodeforInformationInterchange，美國標(biāo)準(zhǔn)信息交換代碼)。ASCII碼是一種用7位0、1符號表示字符的編碼方案。2．字符的十六進(jìn)制形式

把一位0、1符號稱做一個二進(jìn)制碼，則字符的十六進(jìn)制編碼是把4位二進(jìn)制碼用一個符號表示。因4位二進(jìn)制碼共有16種不同狀態(tài)，故這種編碼稱為十六進(jìn)制編碼。

.下頁總目錄.上頁本章首頁.2.3計(jì)算機(jī)中其它信息編碼.下頁總目錄.上頁本章首頁.352.3.2漢字的編碼

漢字編碼可分為機(jī)內(nèi)碼和機(jī)外碼兩類。機(jī)內(nèi)碼是在計(jì)算機(jī)內(nèi)部使用的用二進(jìn)制代碼表示的漢字編碼，用于在計(jì)算機(jī)內(nèi)部存儲、交換、加工處理的漢字代碼。機(jī)外碼是不在計(jì)算機(jī)內(nèi)部使用的、而是用來輸入漢字信息的代碼。此外，還有儲存和顯示漢字形狀的字型點(diǎn)陣碼。漢字在計(jì)算機(jī)內(nèi)部也可以用和字符相同的方法編碼表示。但是，漢字編碼要考慮兩個問題：(1)漢字通常是和字符混合使用的，因此，漢字編碼方案要考慮和字符編碼方案的兼容問題。(2)漢字不是拼音文字，不能像英文那樣只對26個字母編碼就可以解決英文單詞的編碼。漢字是方塊文字，并且個數(shù)很多，所以用于編碼的符號位數(shù)要更多一些。.下頁總目錄.上頁本章首頁.2.3.2漢字的編碼.下頁總目錄.上頁本章首頁.36

1．國標(biāo)碼

1981年我國公布的國家標(biāo)準(zhǔn)《信息交換用漢字編碼字符集·基本集》是一種國家標(biāo)準(zhǔn)編碼，代號為GB2312—80。GB2312—80碼也稱作國標(biāo)碼。在GB2312—80碼中，收錄了一級漢字3755個（最常用漢字，用漢語拼音排序），二級漢字3008個（次常用漢字，用偏旁部首排序），編碼的漢字共計(jì)6763個，另外還編碼有漢語注音字母、希臘字母、拉丁字母、俄文字母、日文假名等682個，合計(jì)7445個。GB2312—80規(guī)定，所有國標(biāo)漢字與符號組成一個94×94的矩陣。在此矩陣中，每一行稱為一個區(qū)，共有94個區(qū)（區(qū)號為01-94），每一列稱為一個位，每區(qū)共有94個位（位號為01-94）。一個漢字所在的區(qū)號和位號就構(gòu)成了該漢字的“國標(biāo)區(qū)位碼”，簡稱國標(biāo)碼。國標(biāo)碼用兩個字節(jié)的16進(jìn)制數(shù)表示。例如，“文”字的國標(biāo)碼是4E44H。.下頁總目錄.上頁本章首頁.1．國標(biāo)碼.下頁總目錄.上頁本章首頁.37

2．機(jī)內(nèi)碼

計(jì)算機(jī)系統(tǒng)中用來儲存和處理的中文或西文代碼稱為機(jī)器碼。ASCII碼是一種西文機(jī)內(nèi)碼，計(jì)算機(jī)系統(tǒng)內(nèi)部用來表示漢字的編碼稱為漢字機(jī)內(nèi)碼。在設(shè)計(jì)漢字機(jī)內(nèi)碼時，應(yīng)遵循以下原則：（1）漢字的內(nèi)碼不能有二義性，否則容易和其他編碼混淆。例如要能和ASCII碼嚴(yán)格區(qū)分。（2）代碼的長度應(yīng)盡可能短，而表示的漢字要盡可能多，以便節(jié)約存儲空間。（3）應(yīng)與國標(biāo)碼有對應(yīng)關(guān)系，以便于對漢字字庫的處理和查找。字節(jié)的最高位為0時，為字符編碼，字節(jié)的最高位為1時，為漢字編碼。十六進(jìn)制漢字機(jī)內(nèi)碼與十六進(jìn)制國標(biāo)碼的關(guān)系為：漢字機(jī)內(nèi)碼高位字節(jié)=國標(biāo)碼高位字節(jié)+80H

漢字機(jī)內(nèi)碼低位字節(jié)=國標(biāo)碼低位字節(jié)+80H.下頁總目錄.上頁本章首頁.2．機(jī)內(nèi)碼.下頁總目錄.上頁本章首頁.38

3．輸入碼

漢字的輸入碼是指直接從鍵盤輸入的各種漢字輸入方法的編碼，屬于漢字的外碼。一種好的漢字輸入法應(yīng)該容易學(xué)習(xí)掌握，編碼較短，重碼較少，輸入速度快。漢字的輸入碼主要有四類：數(shù)字碼（如區(qū)位碼），音碼（如全拼、簡拼等），形碼（如五筆字型碼、鄭碼等），音形結(jié)合碼。

.下頁總目錄.上頁本章首頁.3．輸入碼.下頁總目錄.上頁本章首頁.394．字型碼

構(gòu)造漢字字形的方法有兩種：一種是點(diǎn)陣法，另一種是矢量法。點(diǎn)陣字形方式是把漢字像圖形一樣置于存儲器的網(wǎng)狀方框上，方框內(nèi)由像素點(diǎn)構(gòu)成，相當(dāng)于二進(jìn)制的位，漢字筆劃經(jīng)過的點(diǎn)用1表示，未經(jīng)過的點(diǎn)用0表示，即可形成漢字圖形。用點(diǎn)陣方式表示的漢字字形碼，稱做“字模點(diǎn)陣碼”。

.下頁總目錄.上頁本章首頁.4．字型碼.下頁總目錄.上頁本章首頁.40

現(xiàn)在，Windows系統(tǒng)實(shí)際使用的字庫是矢量字庫(TrueType)，矢量字庫使用一組函數(shù)來描述漢字的筆劃，一個漢字的矢量字庫就是保存對應(yīng)該漢字的矢量函數(shù)組，其字形碼即保存矢量函數(shù)組的地址碼。漢字從輸入到輸出的過程是利用輸入設(shè)備，通過輸入碼輸入漢字，系統(tǒng)將輸入碼轉(zhuǎn)換成內(nèi)碼，并在用戶文檔中存儲內(nèi)碼，系統(tǒng)根據(jù)內(nèi)碼并結(jié)合字體信息，通過地址碼或相應(yīng)的函數(shù)在字庫中查找該漢字的字模信息，取出字模信息將字形輸出在屏幕上或通過打印機(jī)打印出來。

.下頁總目錄.上頁本章首頁.現(xiàn)在，Windows系統(tǒng)實(shí)際使用的字庫是矢量字412.3.3圖像的表示

目前圖像的表示方法主要有兩大類：位圖和矢量圖。位圖是用描繪圖像的點(diǎn)的集合來表示圖像的，這些點(diǎn)稱為像素點(diǎn)。位圖表示圖像的原理和照相圖片的原理類似。對于黑白圖像，像素點(diǎn)值為0表示白色，像素點(diǎn)值為1表示黑色。這樣，一個1024像素點(diǎn)×1024像素點(diǎn)的黑白圖像，就表示為1024×1024個二進(jìn)制碼串。對于彩色圖像，其實(shí)現(xiàn)方法是在黑白圖像方法的基礎(chǔ)上，再增加每個像素的色彩編碼。當(dāng)對像素點(diǎn)的色彩用一個字節(jié)來編碼表示時，其色彩變化范圍為0～255，共計(jì)256色。當(dāng)圖像的色彩變化比較豐富時，這樣編碼的彩色圖像感覺有些失真。.下頁總目錄.上頁本章首頁.2.3.3圖像的表示.下頁總目錄.上頁本章首頁.42

目前最具有真實(shí)感覺的彩色圖像是用三個字節(jié)對像素點(diǎn)的色彩編碼。三個字節(jié)分別對應(yīng)紅、綠、藍(lán)三種基色，這樣每個像素點(diǎn)的色彩就是紅、綠、藍(lán)三種基色的結(jié)合。若你使用繪圖軟件繪制圖形或圖像，繪圖軟件中的單色位圖就表示黑白圖像，256色位圖就表示用一個字節(jié)編碼表示色彩，24位位圖就表示用三個字節(jié)編碼表示色彩。矢量圖是基于矢量技術(shù)的圖形，它是以圖元為單位，用數(shù)學(xué)方法來描述一幅圖，用直線和弧線的集合表示圖像的。當(dāng)圖像放大時，線段被等比例的放大，所以用矢量圖方法表示的圖像可以任意放大。用直線和弧線表示圖像的矢量圖方法比位圖的像素點(diǎn)方法要復(fù)雜的多。視頻可以看做是多幀圖像集合，連續(xù)顯示的多幀圖像就形成了視頻。.下頁總目錄.上頁本章首頁.目前最具有真實(shí)感覺的彩色圖像是用三個字節(jié)對像素點(diǎn)的432.3.4聲音的表示

音頻是波形信息，屬于模擬量。音頻信息經(jīng)過采樣后通過模數(shù)轉(zhuǎn)換（A/D），將模擬信息轉(zhuǎn)換為數(shù)字信息，才能被計(jì)算機(jī)處理和存儲。然后再經(jīng)過數(shù)模轉(zhuǎn)換（D/A），將數(shù)字信息轉(zhuǎn)換為模擬信息才能將音頻通過揚(yáng)聲器輸出。這樣，在計(jì)算機(jī)中處理音頻信息就需要安裝模數(shù)/數(shù)模轉(zhuǎn)換器。聲卡就是具有這種功能的裝置。.下頁總目錄.上頁本章首頁.2.3.4聲音的表示.下頁總目錄.上頁本章首頁.44第3章

中央處理器.下頁本章首頁.總目錄.上頁第3章中央處理器.下頁本章首頁.總目錄.上頁45

3.1.1CPU的基本概念和組成中央處理器（CentralProcessingUnit，即CPU）是計(jì)算機(jī)硬件系統(tǒng)的核心部件，控制和指揮著整個計(jì)算機(jī)系統(tǒng)的工作，是采用大規(guī)模或超大規(guī)模集成電路技術(shù)做成的半導(dǎo)體芯片。CPU由控制器、運(yùn)算器和寄存器組三個基本部分組成。

3.1微處理器的概述

.下頁總目錄.上頁本章首頁.3.1.1CPU的基本概念和組成3.1微處理器的概述461.控制器控制器是整個計(jì)算機(jī)系統(tǒng)的控制指揮中心。它主要由以下幾部分組成：（1）程序計(jì)數(shù)器PC。（2）指令寄存器IR。（3）指令譯碼器ID。（4）地址形成部件。（5）可編程邏輯陣列PLA。（6）時序部件。.下頁總目錄.上頁本章首頁.1.控制器控制器是整個計(jì)算機(jī)系統(tǒng)的控制指揮中心472.運(yùn)算器（1）累加器。（2）加法器。（3）寄存器組。.下頁總目錄.上頁本章首頁.2.運(yùn)算器（1）累加器。.下頁總目錄.上頁本章首頁.483.寄存器組寄存器組用來存儲控制器和運(yùn)算器工作過程中的數(shù)據(jù)、中間結(jié)果和一些運(yùn)算結(jié)果的狀態(tài)標(biāo)志。它主要分為通用寄存器和專用寄存器兩大類。地址寄存器AR數(shù)據(jù)緩沖寄存器DR標(biāo)志寄存器FLAGS.下頁總目錄.上頁本章首頁.3.寄存器組寄存器組用來存儲控制器和運(yùn)算器工493.1.2CPU的主要技術(shù)參數(shù)

1.位、字節(jié)和字長2.主頻3.外頻4.倍頻系數(shù)5.前端總線（FSB）頻率6.高速緩沖存儲器（Cache)

.下頁總目錄.上頁本章首頁.3.1.2CPU的主要技術(shù)參數(shù)1.位、字節(jié)和字503.1.3CPU主流技術(shù)術(shù)語淺析

1.流水線技術(shù)2.超流水線技術(shù)3.超標(biāo)量技術(shù)4.亂序執(zhí)行技術(shù)5.分枝預(yù)測和推測執(zhí)行技術(shù)6.指令集:X86指令集,CISC指令集,RISC指令集7.CPU擴(kuò)展指令集8.CPU內(nèi)核和I/O工作電壓9.IA-32、IA-64架構(gòu)10.封裝形式.下頁總目錄.上頁本章首頁.3.1.3CPU主流技術(shù)術(shù)語淺析1.流水線技術(shù)513.28086/8088微處理器

1.8086的內(nèi)部結(jié)構(gòu)框圖

2.8086的系統(tǒng)組成

3.8086的工作模式和引腳功能

4.8086的總線時序

.下頁總目錄.上頁本章首頁.3.28086/8088微處理器1.8086的523.2.18086的內(nèi)部結(jié)構(gòu)框圖.下頁總目錄.上頁本章首頁.3.2.18086的內(nèi)部結(jié)構(gòu)框圖.下頁總目錄.上頁本章533.2.28086的系統(tǒng)組成8086的系統(tǒng)由執(zhí)行單元EU和總線接口單元BIU組成。執(zhí)行單元EU包括8個16位通用寄存器、暫存寄存器、算術(shù)邏輯單元ALU和標(biāo)志寄存器。負(fù)責(zé)全部指令的譯碼執(zhí)行和數(shù)據(jù)運(yùn)算，負(fù)責(zé)向總線接口單元BIU提供偏移地址，對通用寄存器和標(biāo)志寄存器進(jìn)行管理。總線接口單元BIU包括段寄存器CS，SS，DS，ES和指令寄存器IP、通信寄存器、指令隊(duì)列和產(chǎn)生物理地址的加法器∑。負(fù)責(zé)管理系統(tǒng)總線和指令隊(duì)列。CPU所有的對外操作都是由BIU完成的，包括預(yù)取指令到指令隊(duì)列、訪問內(nèi)存或外設(shè)中的操作數(shù)、響應(yīng)外部的中斷請求和總線請求，等等。

.下頁總目錄.上頁本章首頁.3.2.28086的系統(tǒng)組成8086的系統(tǒng)由執(zhí)行單543.2.38086的工作模式1.最小工作模式最小工作模式是指系統(tǒng)中只有一個微處理器，即8086，系統(tǒng)的控制信號由其直接產(chǎn)生。2.最大工作模式 最大工作模式又稱多處理器系統(tǒng)，系統(tǒng)中存在兩個或兩個以上的微處理器，這時，系統(tǒng)的控制信號大部分由與之配合的總線控制器芯片8288產(chǎn)生。.下頁總目錄.上頁本章首頁.3.2.38086的工作模式1.最小工作模式.下553.2.48086的總線時序CPU的各種操作是在其內(nèi)部系統(tǒng)時鐘CLK的控制下嚴(yán)格定時的。時鐘周期：是CPU的基本時間計(jì)量單位，由CPU的主頻決定，如8086的主頻為5MHz，則1個時鐘周期就是200ns。一個時鐘周期又稱為一個T狀態(tài)。

8086時鐘周期.下頁總目錄.上頁本章首頁.3.2.48086的總線時序CPU的各種操作是在其56總線周期（機(jī)器周期）：CPU從存儲器或I/O端口存取一個字節(jié)所需的時間。8086CPU基本的總線周期由4個時鐘周期組成，因此基本總線周期用T1、T2、T3、T4表示。8086的總線周期如下圖所示。

3.2.48086的總線時序T1T2T3T4T1T2總線周期總線周期ú.下頁總目錄.上頁本章首頁.總線周期（機(jī)器周期）：CPU從存儲器或I/O端口存取一個字節(jié)57指令周期：CPU執(zhí)行一條指令所需要的時間。由若干個機(jī)器周期組成。8086CPU在與存儲器或I/O端口交換數(shù)據(jù)時需要啟動一個總線周期。按照數(shù)據(jù)的傳送方向來分，總線周期可分為讀總線周期（CPU從存儲器或I/O端口讀取數(shù)據(jù)）和寫總線周期（CPU將數(shù)據(jù)寫入存儲器或I/O端口）。

3.2.48086的總線時序.下頁總目錄.上頁本章首頁.指令周期：CPU執(zhí)行一條指令所需要的時間。由若干個機(jī)器周期組583.2.48086的總線時序讀總線周期一個存儲器的讀周期由4個T狀態(tài)組成。在T1狀態(tài)，CPU把要讀的存儲單元或I/O端口的地址放到地址總線上。在T3、T4狀態(tài)期間，CPU從總線上接收數(shù)據(jù)。T2狀態(tài)時總線浮空，允許CPU有個緩沖時間把輸出地址的寫方式轉(zhuǎn)換成輸入數(shù)據(jù)的讀方式。

.下頁總目錄.上頁本章首頁.3.2.48086的總線時序讀總線周期.下頁總目錄.上593.2.48086的總線時序?qū)懣偩€周期一個存儲器的寫周期也由4個T狀態(tài)組成。在T1狀態(tài)時CPU把要寫的存儲單元或I/O端口的地址放到地址總線上。在T2、T3、T4狀態(tài)期間，CPU把數(shù)據(jù)送到總線上，并寫入存儲單元或I/O端口。

.下頁總目錄.上頁本章首頁.3.2.48086的總線時序?qū)懣偩€周期.下頁總目錄.上603.38086指令系統(tǒng)

1.指令的格式2.尋址方式3.8086的指令系統(tǒng)的分類4.指令的執(zhí)行方式.下頁總目錄.上頁本章首頁.3.38086指令系統(tǒng)1.指令的格式.下頁總目錄613.3.1指令的格式指令是由操作碼和地址碼（操作數(shù)）兩部分組成的:操作碼表示該條指令的功能，如：加、減、傳送數(shù)據(jù)等。地址碼（操作數(shù)）表示執(zhí)行該指令時所需要的數(shù)據(jù)或所需數(shù)據(jù)存放的地址及執(zhí)行結(jié)果的存放地址。根據(jù)指令中所含地址碼的個數(shù)，可分為：零地址指令、二地址指令、三地址指令。

3.3.2尋址方式8086微處理器的尋址方式:立即數(shù)尋址、寄存器尋址、存儲器直接尋址、存儲器變址尋址、存儲器基址尋址

.下頁總目錄.上頁本章首頁.3.3.1指令的格式指令是由操作碼和地址碼（操作數(shù)621.立即數(shù)尋址立即數(shù)尋址方式所提供的操作數(shù)直接包含在指令中，作為指令的一部分緊跟在操作碼之后。這種操作數(shù)稱為立即數(shù)。例如：MOVAL，10其中10就是立即數(shù)。立即數(shù)可以是８位的，也可以是16位的。如果是16位數(shù)，則高位字節(jié)存放在高地址存儲單元中，低位字節(jié)存放在低地址存儲單元中。例如：MOVBL，80H

MOVAX，1090H.下頁總目錄.上頁本章首頁.1.立即數(shù)尋址立即數(shù)尋址方式所提供的操作數(shù)直接包含在指632.寄存器尋址寄存器尋址方式的操作數(shù)存放在指令規(guī)定的寄存器中，寄存器的名字在指令中指出。如果(DL)=50H，(BX)=1234H，則指令執(zhí)行情況如下圖所示。執(zhí)行結(jié)果為：(CL)=50H，(AX)=1234H。50HCLDLAX12H34HBX.下頁總目錄.上頁本章首頁.2.寄存器尋址寄存器尋址方式的操作數(shù)存放在指令規(guī)定的寄643.存儲器直接尋址在存儲器直接尋址方式中，實(shí)際的操作數(shù)存放在存儲單元中，指令中操作碼后面給出的是一個偏移地址，也稱有效地址EA。這個有效地址要與存放在數(shù)據(jù)段寄存器DS中的內(nèi)容相加，才能得到操作數(shù)在內(nèi)存單元中的物理地址。例如：MOVAL，[1032H][1032H]就是一個有效地址EA。假設(shè)數(shù)據(jù)段寄存器(DS)=2000H，則操作數(shù)的內(nèi)存單元地址為：.下頁總目錄.上頁本章首頁.3.存儲器直接尋址在存儲器直接尋址方式中，實(shí)際的操作65(DS)×10H+EA=20000H+1032H=21032H結(jié)果為：(AL)=58H。指令的執(zhí)行情況如下圖：3.存儲器直接尋址

AL操作碼32H10H存儲器…58H20000H…21032H20000H1032H21032H+代碼段數(shù)據(jù)段DS.下頁總目錄.上頁本章首頁.3.存儲器直接尋址AL操作碼32H10H存儲器…58H2664.存儲器變址尋址

實(shí)際的操作數(shù)存放在存儲單元中，指令中操作碼后面給出的不是有效地址EA，而是有效地址EA的存放地址確——變址寄存器（SI、DI）。實(shí)際尋址時，要首先到變址寄存器（SI、DI）中找到有效地址EA，然后再與數(shù)據(jù)段寄存器DS中的內(nèi)容相加，才能得到操作數(shù)在內(nèi)存單元中的物理地址。例如：MOVAX，[SI]設(shè)(DS)=3000H，(SI)=2000H，則操作數(shù)的內(nèi)存單元地址為：(DS)×10H+(SI)=30000H+2000H=32000H

指令的執(zhí)行情況如下圖。結(jié)果為：(AX)=4532H。.下頁總目錄.上頁本章首頁.4.存儲器變址尋址實(shí)際的操作數(shù)存放在存儲單元中，指令67存儲器…32H45H30000H32000HAX(DS)×10H=30000H(SI)=2000H32000H存儲器變址尋址.下頁總目錄.上頁本章首頁.存儲器…32H45H30000H32000HAX(DS)×1685.存儲器基址尋址

有效地址EA存放在基址寄存器(BX)中的尋址方式，稱為存儲器基址尋址。實(shí)際尋址時，要首先到基址寄存器(BX)中找到有效地址EA，然后再與數(shù)據(jù)段寄存器DS中的內(nèi)容相加，才能得到操作數(shù)在內(nèi)存單元的物理地址。

例如：MOVAX，[BX]設(shè)(DS)=3000H，(BX)=1200H，則操作數(shù)的內(nèi)存單元地址為：(DS)×10H+(BX)=30000H+1200H=31200H指令的執(zhí)行情況如下圖所示。.下頁總目錄.上頁本章首頁.5.存儲器基址尋址有效地址EA存放在基址寄存器(BX69存儲器…30H25H30000H31200HAX(DS)×10H=30000H(BX)=1200H31200H存儲器基址尋址.下頁總目錄.上頁本章首頁.存儲器…30H25H30000H31200HAX(DS)×1703.3.38086的指令系統(tǒng)的分類1.數(shù)據(jù)傳送類指令2.算術(shù)運(yùn)算類3.邏輯運(yùn)算與移位類4.串操作類5.控制轉(zhuǎn)移類6.處理器類.下頁總目錄.上頁本章首頁.3.3.38086的指令系統(tǒng)的分類1.數(shù)據(jù)傳送類指令711.順序執(zhí)行方式這是最簡單的指令執(zhí)行方式。CPU執(zhí)行完一條指令后，再接著執(zhí)行下一條指令，直到程序執(zhí)行完畢。這種方式控制簡單，但是速度慢，而且嚴(yán)重浪費(fèi)CPU的資源。

3.3.4指令的執(zhí)行方式

.下頁總目錄.上頁本章首頁.1.順序執(zhí)行方式這是最簡單的指令執(zhí)行方式。CPU執(zhí)行完722.重疊執(zhí)行方式前一條指令和后一條指令的執(zhí)行在時間上有重疊部分。即在分析第一條指令的同時，系統(tǒng)可以去取第二條指令。第一條指令的執(zhí)行、第二條指令的分析和第三條指令的取指可以同時進(jìn)行。因?yàn)檫@些操作是由不同部件執(zhí)行的，所以可同時進(jìn)行。

.下頁總目錄.上頁本章首頁.2.重疊執(zhí)行方式前一條指令和后一條指令的執(zhí)行在時間733.流水線執(zhí)行方式

這種方式是把指令的執(zhí)行過程分為若干個子過程，分別由不同的硬件去執(zhí)行。

.下頁總目錄.上頁本章首頁.3.流水線執(zhí)行方式這種方式是把指令的執(zhí)行過程分為若干個743.4飛速發(fā)展的CPU

1.輝煌的歷程

2.當(dāng)前主流CPUIntel公司的產(chǎn)品AMD公司的產(chǎn)品3.CPU的發(fā)展趨勢雙核心處理器技術(shù)新型材料技術(shù)的應(yīng)用我國CPU技術(shù)的發(fā)展.下頁總目錄.上頁本章首頁.3.4飛速發(fā)展的CPU1.輝煌的歷程.下頁總目75第4章主存儲器.下頁本章首頁.總目錄.上頁第4章主存儲器.下頁本章首頁.總目錄.上頁764.1存儲器的概念、分類和要素4.1.1存儲器簡介存儲器是計(jì)算機(jī)中存儲信息的部件，它可以把需要CPU處理的程序和原始數(shù)據(jù)存儲起來，從而使得計(jì)算機(jī)具有記憶功能，能夠自動的完成任務(wù)而不需要人工干預(yù)。.下頁總目錄.上頁本章首頁.4.1存儲器的概念、分類和要素.下頁總目錄.上頁本章首頁.77微型計(jì)算機(jī)內(nèi)存的通常結(jié)構(gòu)

.下頁總目錄.上頁本章首頁.微型計(jì)算機(jī)內(nèi)存的通常結(jié)構(gòu).下頁總目錄.上頁本章首頁.784.1.2存儲器分類半導(dǎo)體存儲器的分類方法有很多種，如下圖所示。按存取方式分，有隨機(jī)讀寫存儲器（RAM）和只讀存儲器（ROM）；按器件原理分，有雙極型存儲器和MOS型存儲器；按存取原理分，有靜態(tài)存儲器（SRAM）和動態(tài)存儲器（DRAM）；按信息傳送方式分，有并行（字長的所有位同時存?。┐鎯ζ骱痛校ㄒ晃灰晃淮嫒。┐鎯ζ?。

半導(dǎo)體存儲器的分類.下頁總目錄.上頁本章首頁.4.1.2存儲器分類半導(dǎo)體存儲器的分類.下頁總目錄.上791.隨機(jī)讀寫存儲器RAM

隨機(jī)存儲器可以進(jìn)行讀出和寫入兩種操作，是易失性的存儲器，即它所保存的信息在斷電時會消失。根據(jù)存儲元件在運(yùn)行中能否長時間保留信息，隨機(jī)存儲器可分為靜態(tài)存儲器（SRAM）和動態(tài)存儲器（DRAM）。.下頁總目錄.上頁本章首頁.1.隨機(jī)讀寫存儲器RAM.下頁總目錄.上頁本章首頁80在上圖中，T1和T2是工作管，T3和T4分別作為T1和T2的負(fù)載電阻，T1～T4組成兩個反相器，兩反相器是交叉耦合連接的，它們構(gòu)成一個觸發(fā)器。T5、T6是讀、寫操作的控制門，它們的柵極和字選擇線相連，和它們相連的另外兩條線是位線，用來傳送讀、寫信號。我們把T1導(dǎo)通而T2截止時的狀態(tài)稱為“1”。相反的狀態(tài)稱為“0”。

MOS靜態(tài)存儲器的存儲單元

⑴靜態(tài)存儲器（SRAM）。①靜態(tài)MOS型基本存儲單元電路。.下頁總目錄.上頁本章首頁.在上圖中，T1和T2是工作管，T3和T4分別作81②存儲單元的讀操作。將字選擇線置高電位，選中單元。根據(jù)兩條位線中的哪條有負(fù)脈沖來“讀”出觸發(fā)器的狀態(tài)是“1”還是“0”。③存儲的單元的寫操作。寫入時，只要向位線1和位線2中的一個送高電位，一個送低電位，迫使觸發(fā)器的狀態(tài)發(fā)生變化，從而把信息寫入到單元中。④MOS靜態(tài)存儲器結(jié)構(gòu)。下圖是用上圖所示的存儲單元組成的16Ⅹ1位靜態(tài)存儲器的結(jié)構(gòu)圖。16個存儲單元排成4Ⅹ4矩陣。寫入電路和讀出電路都經(jīng)T7,T8和單元的位線1，2相連。16個存儲單元，故地址線要4根，A0,A1驅(qū)動X譯碼器，A2，A3驅(qū)動Y譯碼器。X譯碼器的每個輸出與一條字選擇線向連，Y譯碼器的每個輸出（列線）與每一列的T7，T8相連。字線和列線相交的單元即被選中。當(dāng)字選擇線把某單元的T5，T6打開，同時列選擇線將該單元T7，T8打開，則該單元被選中。如果寫允許信號WE=0,電路執(zhí)行寫操作，數(shù)據(jù)DIN經(jīng)T7，T8及T5，T6寫入單元，如果WE=1，電路執(zhí)行讀操作，單元的狀態(tài)經(jīng)位線1，2和T7，T8傳至讀放。.下頁總目錄.上頁本章首頁.②存儲單元的讀操作。將字選擇線置高電位，選中單82

MOS靜態(tài)存儲器結(jié)構(gòu)圖.下頁總目錄.上頁本章首頁.MOS靜態(tài)存儲器結(jié)構(gòu)圖.下頁總目錄.上頁本章首頁.83⑤SRAM芯片實(shí)例。常用的典型SRAM芯片有6116、6264、62256等。Intel6116管腳框圖如右圖所示。6116容量為2K×8位，有2048個存儲單元，共有11根地址線(A0～A10)，其中7根用于行地址線輸入，4根用于列地址線輸入，形成128×16存儲單元陣列。因?yàn)槊織l列線控制8位，所以有16384個存儲體，形成了128×128個存儲體陣列。6116有三條控制線：片選CS，輸出允許OE和讀寫控制WE。其工作過程如下：當(dāng)片選處于無效狀態(tài)（CS＝“1”）時，輸入輸出三態(tài)門呈高阻狀態(tài)，存儲器芯片與系統(tǒng)總線“隔離”，不進(jìn)行讀/寫操作。當(dāng)進(jìn)行寫入時，地址輸入線A0～A10送入的地址信號經(jīng)地址譯碼器送到行、列地址譯碼器，經(jīng)行、列譯碼器后選中一個存儲單元(其中有8個存儲體)，CS=0，OE=1，WE=0，打開輸入三態(tài)門，從D0～D7端輸入的數(shù)據(jù)經(jīng)三態(tài)門和輸入數(shù)據(jù)控制電路送到I/O電路，從而寫到存儲單元的8個存儲位中。當(dāng)進(jìn)行讀出操作時，地址選擇某一存儲單元的方法和寫入是相同，不過這時CS=0，OE＝0，WE=1，打開輸出三態(tài)門，被選中單元的8位數(shù)據(jù)經(jīng)I/O電路和三態(tài)門送到D0～D7輸出。6116引腳.下頁總目錄.上頁本章首頁.⑤SRAM芯片實(shí)例。常用的典型SRAM芯84

⑵動態(tài)隨機(jī)存儲器（DRAM）

①存儲原理和基本存儲電路。DRAM是利用MOS管的柵極對其襯底間的分布電容來保存信息，依據(jù)儲存電荷的多少，即電容的高低來表示“1”和“0”。如下圖所示。

.下頁總目錄.上頁本章首頁.⑵動態(tài)隨機(jī)存儲器（DRAM）.下頁總目錄.上頁本章85

三管動態(tài)RAM基本存儲電路.下頁總目錄.上頁本章首頁.三管動態(tài)RAM基本存儲電路.下頁總目錄.上頁本章86②動態(tài)隨機(jī)存儲器的刷新。如下圖所示。DRAM刷新電路②動態(tài)隨機(jī)存儲器的刷新。如下圖所示。DRAM刷新電路87

DRAM芯片2164A的容量為64K×1位，即片內(nèi)有65536個存儲單元，每個單元只有一位數(shù)據(jù)，若用8片2164A可構(gòu)成64KB的存儲器，必須用16條地址線。由于DRAM的容量一般都較人，因此，地址線也較多，為了減少地址線的引腳數(shù)量，將地址線分為行地址線和列地址線，且分時工作，即DRAM地址引腳先用作行地址線，再用作列地址線，或次序相反，這在后來各種相繼的DRAM產(chǎn)品中都是這樣分配地址線的。這樣，2l64A對外部最少可以只有8條地址線。③典型的DRAM。為了簡單起見，我們以早期的一種典型的DRAMIntel2164A為例對DRAM芯片進(jìn)行介紹。盡管這種芯片已經(jīng)極少使用，但對其內(nèi)部結(jié)構(gòu)，2164A仍具有典型性其引腳，如下圖所示。2164A引腳

.下頁總目錄.上頁本章首頁.DRAM芯片2164A的容量為64K×1位，即片內(nèi)有655882164A內(nèi)部結(jié)構(gòu)示意圖

.下頁總目錄.上頁本章首頁.2164A內(nèi)部結(jié)構(gòu)示意圖.下頁總目錄.上頁本章首頁.89

2.只讀存儲器

只讀存儲器（ROM）一旦存有信息,就不能輕易加以改變,即使在斷電后也不會丟失,是只供讀出的存儲器。⑴掩膜ROM（MaskedROM）。存儲器的內(nèi)容是由制造廠家在生產(chǎn)過程中按用戶要求寫入的，用戶不可修改。下圖是一個簡單的4×4位MOS型ROM，采用單向譯碼結(jié)構(gòu)(還有一種為復(fù)合譯碼結(jié)構(gòu)，包括行譯碼和列譯碼)，兩位地址線A1、A0譯碼后可譯出四種狀態(tài)，輸出4條選擇線，可分別選中4個單元，各單元輸出應(yīng)著的D3～Do。.下頁總目錄.上頁本章首頁.2.只讀存儲器.下頁總目錄.上頁本章首頁.90

掩膜ROM示意圖

.下頁總目錄.上頁本章首頁.掩膜ROM示意圖.下頁總目錄91掩膜式ROM存儲矩陣的內(nèi)容如下表所示⑵可編程ROM(ProgrammableROM)。PROM中的信息是用戶自己根據(jù)需要寫入的，但一經(jīng)寫入，就不能修改。常見的熔絲式PROM是以熔絲的接通和斷開來表示所存的信息為“1”或“0”。剛出廠時，所有的熔絲都是接通的，使用前，用戶可以根據(jù)自己的信息來斷開相應(yīng)的熔絲，即完成寫入操作。顯然，熔絲一旦斷開就不能再接通了，故用戶只能寫入一次。掩膜式ROM存儲矩陣的內(nèi)容如下表所示⑵可編程RO92

⑶可擦除可編程ROM（ErasableProgrammablROM,EPROM）。

EPROM可由用戶自行寫入程序和數(shù)據(jù)，當(dāng)EPROM中的信息需要修改時，先將其全部內(nèi)容擦除，然后再編程重新寫入。EPROM芯片封裝上方有一個石英玻璃窗口，擦除時，只要將器件從電路上取下，用紫外線照射這個窗口，就可擦除全部信息。⑷電可擦除可編程ROM（ElectricallyErasableProgrammableROM,EEPROM）?？捎秒娦盘栠M(jìn)行清除和改寫存儲器中內(nèi)容，芯片在不離開插件板便可進(jìn)行擦除和改寫操作，使用方便。但重復(fù)改寫的次數(shù)有限制，一般為10萬次。同EPROM不同的是,EEPROM可以擦除部分內(nèi)容。⑸兩種新的非易失性半導(dǎo)體存儲器。①FlashMemoryFlashMemory(閃速存儲器)。②MRAM（MagneticRAM）磁性RAM。.下頁總目錄.上頁本章首頁.⑶可擦除可編程ROM（ErasablePr934.1.3選擇存儲器的考慮因素⒈位容量用大規(guī)模集成電路構(gòu)成的半導(dǎo)體存儲器常用位容量來表示存儲功能。⒉

功耗

功耗在用電池供電的系統(tǒng)（比如用于野外工作的微型機(jī)系統(tǒng)）中是非常重要的問題。功耗和速度是成正比的，所以，既達(dá)到低功耗又得到高速度是很困難很不經(jīng)濟(jì)的。⒊

速度

存儲器的速度是用兩個時間參數(shù)來衡量的，一個是“存取時間”（AccessTime）TA，是從啟動一次存儲器操作到完成該操作所經(jīng)歷的時間；另一個是“存儲周期”（MemoryCycle）TMC,是指連續(xù)啟動兩次獨(dú)立的存儲器操作所需間隔的最小時間。⒋

可靠性

存儲器的可靠性用MTBF(MeanTimeBetweenFailures，平均故障間隔時間)來表示，MTBF越長，可靠性越高。⒌性能價格比存儲器的價格主要由兩個方面決定，一是存儲器本身的價格，二是存儲器模塊中附加電路的價格。

.下頁總目錄.上頁本章首頁.4.1.3選擇存儲器的考慮因素.下頁總目錄.上頁944.2CPU與存儲器的連接

4.2.1CPU與存儲器連接應(yīng)注意的問題⒈CPU總線的負(fù)載能力⒉存儲器的組織、地址分配與片選問題⒊CPU的時序與存儲器的存取速度的配合.下頁總目錄.上頁本章首頁.4.2CPU與存儲器的連接4.2.1CPU與存儲95⒈片選信號的產(chǎn)生方式片選信號是由高位地址線產(chǎn)生的，以實(shí)現(xiàn)片間尋址。地址線分為高位地址線和低位地址線。低位地址線直接連接到存儲器芯片的地址引腳,低位地址線的根數(shù)等于芯片地址引腳數(shù)。（1）線選方式（線選法）。線選法就是用某根高位地址線直接接到存儲芯片的片選端作為片選信號線，當(dāng)該地址線信號為0或1時，就選中該存儲芯片，然后再依靠低位地址線對其進(jìn)行片內(nèi)尋址。地址不唯一。（2）局部譯碼選擇方式（部分譯碼法）。部分譯碼選擇方式又稱部分譯碼方式，只用部分高位地址線參與譯碼，來提供存儲器的片選信號，其余的高位地址不參加譯碼。地址重疊，擴(kuò)充受限制。（3）全局譯碼選擇方式（全譯碼法）。全局譯碼選擇方式中所有高位地址線都參與譯碼，由全部高位地址通過地址譯碼器進(jìn)行譯碼后，產(chǎn)生片選信號。4.2.2存儲器片選信號的產(chǎn)生方式和譯碼電路.下頁總目錄.上頁本章首頁.4.2.2存儲器片選信號的產(chǎn)生方式和譯碼電路.下頁總目錄.96⒉地址譯碼電路CPU要對存儲單元進(jìn)行讀寫,首先要選擇存儲器芯片,即進(jìn)行“片選”，然后在被選中的芯片中選擇所要讀寫的存儲單元，即進(jìn)行“字選”——選擇存儲字。片選是通過地址譯碼方法來實(shí)現(xiàn)的。74LS138經(jīng)常用來作為存儲器的譯碼電路。它有G1、G2A、G2B三根片選輸入端，A、B、C三根二進(jìn)制碼輸入端，Y0～Y7八根譯碼狀態(tài)輸出端。右圖是它的引腳圖。74LS138的工作條件為G1=1，G2A=G2B=0。因?yàn)楦鶕?jù)規(guī)定，CS端為低電平時表示選中該存儲器，所以譯碼器輸出也是低電平有效。當(dāng)不滿足譯碼條件時，74LS138輸出全為高電平，相當(dāng)于芯片沒有工作。下表是當(dāng)74LS138工作時的真值表。74LS138引腳圖

.下頁總目錄.上頁本章首頁.⒉地址譯碼電路74LS138引腳圖.下頁總974.2.3CPU與存儲器的連接⒈1KBRAM與CPU的連接(1)計(jì)算出所需的芯片數(shù)。1KBRAM是指1024×8位的容量，前面的1024表示1K，后面的8表示所連的微處理器的數(shù)據(jù)總線。因此對于1024×1位、128×8位和256×4位芯片，都需要8片才能構(gòu)成1KBRAM。(2)構(gòu)成數(shù)據(jù)總線所需的位數(shù)和系統(tǒng)所需的容量。按照要求，如果要組成1K×8位RAM，可采用的1024×1位的芯片，也可以采用256×4的芯片，兩種芯片與CPU的連接方式分別如下兩張圖所示。

.下頁總目錄.上頁本章首頁.用1024×1位芯片組成1KRAM的方框圖

4.2.3CPU與存儲器的連接.下頁總目錄.上頁本章首頁.98用256×4位芯片組成1KRAM的方框圖

.下頁總目錄.上頁本章首頁.

對比兩種結(jié)構(gòu)，從負(fù)載的角度來看，后一種方法沒有前一種好。另外，后一種結(jié)構(gòu)中，每一片的地址和數(shù)據(jù)引腳多，封裝引線也就多，制作工藝的要求高，從而成本也較高。所以，在容量較大的存儲器中，通常采用一片一位的結(jié)構(gòu)方式。(3)控制線，數(shù)據(jù)線，地址線對應(yīng)相連。對于控制線來說，將讀／寫等信號線對應(yīng)相連即可；數(shù)據(jù)線對應(yīng)相連，如果CPU驅(qū)動能力不夠，應(yīng)加上相應(yīng)的驅(qū)動器。下面給出了一個地址線的連接較為復(fù)雜的例子(4KRAM的連接)。用256×4位芯片組成1KRAM的方框圖.下頁99

⒉4KBRAM的連接按照上面所介紹的步騾，采用Intel21141K×4位的芯片，構(gòu)成一個4KBRAM系統(tǒng)。(1)計(jì)算出所需的芯片數(shù)。由于每一片為1024×4位，所以組成4KBRAM存儲系統(tǒng)需要8片Intel2114。(2)構(gòu)成數(shù)據(jù)總線所需的位數(shù)和系統(tǒng)所需的容量。Intel2114是1024×4位,每塊芯片有10條地址線和4條數(shù)據(jù)線，一個讀寫控制端WE和片選CS端，為了滿足微處理器的數(shù)據(jù)總線為八位的要求，需要每兩塊芯片的數(shù)據(jù)端并聯(lián)以構(gòu)成八位數(shù)據(jù)線，整個存儲區(qū)便分為四頁，每頁1KB，因此CPU的A0～A9直接與存儲器的A0～A9相連，其他的地址選擇線根據(jù)需要將采取不同的方式形成片選信號，與存儲器的片選CS相連。(3)控制線，數(shù)據(jù)線，地址線的連接。CPU的地址和數(shù)據(jù)總線及存儲器與各種外部設(shè)備相連，只有在CPU發(fā)出的IO／M信號為低電平時，才能與存儲器交換信息。所以要求IO／M與地址信號一起組成片選信號。.下頁總目錄.上頁本章首頁.⒉4KBRAM的連接.下頁總目錄.上頁本章首頁.100（1）線選方式在系統(tǒng)RAM為4K的情況下，為了區(qū)分不同的四組，可以用A10～A15中的任何一位來控制某—組的片選端，例如用A10來進(jìn)行控制第一組的片選端，用A11來進(jìn)行控制第二組的片選端，用A12來控制第三組的片選端，用A13來控制第四組的片選端，如下圖所示。

用2114芯片組成4KRAM線選方式結(jié)構(gòu)圖

.下頁總目錄.上頁本章首頁.（1）線選方式用2114芯片組成4KRAM線101②局部譯碼選擇方式

①線選方式

用2114芯片組成4KRAM局部譯碼方式結(jié)構(gòu)圖

（2）局部譯碼法.下頁總目錄.上頁本章首頁.②局部譯碼選擇方式

①線選方式

用2114芯片102（3）全局譯碼法

用2114芯片組成4KRAM全局譯碼方式結(jié)構(gòu)圖

.下頁總目錄.上頁本章首頁.（3）全局譯碼法用2114芯片組成4K1034.3.1存儲空間的分配⒈基本ROM存儲空間的最后256KB是系統(tǒng)ROM區(qū)，這個區(qū)域里安裝的存儲器都是只讀存儲器(ROM)，其中最后64KB的存儲器是基本系統(tǒng)ROM區(qū)。⒉擴(kuò)展ROM在256KBROM的前192KB的區(qū)域是適配卡的ROM，這192KB的ROM都在系統(tǒng)的I／0擴(kuò)展通道內(nèi)，稱為擴(kuò)展ROM。⒊保留RAM地址為A0000H～BFFFFH的128KB存儲空間是系統(tǒng)保留作為字符/圖形的顯示緩沖區(qū)域

IBMPC/XT存儲空間的分配

⒋用戶RAM在存儲空間的低區(qū)即0～640KB（地址為00000H～9FFFFH）的存儲區(qū)域是PC/XT的讀寫存儲器(RAM)區(qū)，每一個存儲單元放一個字節(jié)的數(shù)據(jù)，它是可以讀出也可以寫入的，這個區(qū)域是用戶存儲器的主要工作區(qū)域(系統(tǒng)程序要占有使用一部分空間)。4.3IBM-PC/XT中的存儲器、擴(kuò)展存儲器及其管理.下頁總目錄.上頁本章首頁.4.3.1存儲空間的分配IBMPC/XT存104計(jì)算機(jī)系統(tǒng)在上電后能夠自動啟動，是因?yàn)樵赗OM中存放著初始化程序和引導(dǎo)程序，計(jì)算機(jī)啟動時能夠自動執(zhí)行這些程序。從圖4-17中可以看出IBMPC/XT一般在系統(tǒng)板上安裝40KB的ROM，它們占用存儲器的最高端地址(F6000H～FFFFFH)。系統(tǒng)板上的ROM電路如下圖所示。系統(tǒng)板上ROM電路圖

4.3.2ROM子系統(tǒng).下頁總目錄.上頁本章首頁.

系統(tǒng)板上有兩塊ROM芯片，一個是8KB芯片，內(nèi)裝固化的BASIC程序中的前8KB程序，地址為F6000H～F7FFFH；另一個是32KB的芯片，地址范圍為F8000H～FFFFFH，內(nèi)裝固化的BASIC程序中的后24KB程序，剩下的8KB空間是BIOS。計(jì)算機(jī)系統(tǒng)在上電后能夠自動啟動，是因?yàn)樵赗OM中存放著初始化1054.3.3RAM子系統(tǒng)IBM-PC/XT的讀寫存儲器子系統(tǒng)的組成框圖如下圖所示。它由RAM芯片組，片選譯碼器，數(shù)據(jù)收發(fā)器，地址多路器，DRAM刷新邏輯以及奇偶校驗(yàn)邏輯組成。片選譯碼電路用來產(chǎn)生RAS和CAS以及控制地址多路器的選通。IBM-PC/XT的RAM子系統(tǒng)的組成框圖

.下頁總目錄.上頁本章首頁.4.3.3RAM子系統(tǒng)IBM-PC/XT1064.3.4尋址范圍各種類型的PC機(jī)由于地址線的數(shù)目的不同，其尋址能力也不同。我們把地址范圍為：00000H～9FFFFH的640KB內(nèi)存叫做主存儲器，而把A0000H～FFFFFH的384KB的內(nèi)存叫內(nèi)存保留區(qū)，留給視頻適配器和ROM-BIOS使用。地址在100000H以上的存儲器稱為擴(kuò)展存儲器(ExtendedMemory)，也叫XMS，它是用來訪問基本的1MB以外的內(nèi)存空間，采用線性內(nèi)存尋址，直接對1MB以外內(nèi)存進(jìn)行數(shù)據(jù)存取。另外一種使用1MB之上內(nèi)存的方法叫做擴(kuò)充內(nèi)存(ExpandedMemory)。這種方法要求安裝1個符合EMS〔擴(kuò)充內(nèi)存規(guī)范〕的擴(kuò)充內(nèi)存管理程序。擴(kuò)展內(nèi)存和擴(kuò)允內(nèi)存的區(qū)別，在于它們采用的管理內(nèi)存的方法充個不同，分別按照XMS和EMS2個規(guī)范進(jìn)行。在存儲器的工作方式上，擴(kuò)展內(nèi)存使用的是保護(hù)方式，而擴(kuò)充內(nèi)存使用的仍然是實(shí)方式(下節(jié)內(nèi)容介紹)。在程序要求必須使用擴(kuò)充內(nèi)存時，可以在安裝HIMEM.SYS的命令后面，加上DEVICE=EMM386.EXE命令,用擴(kuò)展內(nèi)存來模擬擴(kuò)允內(nèi)存。

.下頁總目錄.上頁本章首頁.4.3.4尋址范圍.下頁總目錄.上頁本章首頁.1074.3.5存儲器的管理80386，80486微處理器支持三種工作方式：實(shí)地址方式、虛地址保護(hù)方式和v86方式，而80286只有兩種工作方式，8088／8086只有實(shí)地址方式。⒈實(shí)地址方式實(shí)地址方式是80286～80486最基本的工作方式，尋址范圍只能在1MB范圍內(nèi)。采用存儲器地址分段的方法，將地址空間被劃分成多個段，每個段最大為64KB。段內(nèi)的地址可以用16位表示，稱為偏移地址，每個段的首地址稱為段地址或段基地址。20位的物理地址是由段地址左移4位再加上偏移地址形成。⒉虛地址保護(hù)方式虛擬存儲器地址是一種概念性的邏輯地址，并非實(shí)際物理地址。虛擬存儲系統(tǒng)是在存儲體系層次結(jié)構(gòu)(即輔存一內(nèi)存一高速緩存)基礎(chǔ)上，通過存儲管理部件MMU，進(jìn)行虛擬地址到實(shí)際的物理地址的自動轉(zhuǎn)換而實(shí)現(xiàn)的，但是它的好處是對每個編程者是透明的且編址空間很大。廣泛使用的是分段和分頁管理。其工作過程如下圖所示。.下頁總目錄.上頁本章首頁.4.3.5存儲器的管理.下頁總目錄.上頁本章首頁.108虛擬存儲器工作過程示意圖虛擬存儲器工作過程示意圖109當(dāng)應(yīng)用程序訪問虛擬存儲器時，必須給出邏輯地址(虛地址)。首先進(jìn)行內(nèi)部地址變換①，如果要訪問的信息在主存中(也就是內(nèi)部地址變換成功)，則根據(jù)變換所得到的物理地址訪問主存儲器②；如果內(nèi)部地址變換失敗，則要根據(jù)邏輯地址進(jìn)行外部地址變換，得到輔存地址③。與此同時，還需檢查主存中是否有空閑區(qū)④，如果沒有，就要根據(jù)替換算法，把主存中暫時不用的某塊信息通過I/O機(jī)構(gòu)調(diào)出，送往輔存，再把由③得到的輔存地址中的塊送往主存④；如果主存中有空閑區(qū)域，則直接把輔存