第二章ARM微處理器及其硬件體系結(jié)構(gòu)1課件

第二章ARM微處理器及其硬件體系結(jié)構(gòu)[1]2023/9/13第二章ARM微處理器及其硬件體系結(jié)構(gòu)[1]第二章ARM微處理器及其硬件體系結(jié)構(gòu)[1]2023/8/1第12、馮·諾依曼體系的特點(diǎn)1）數(shù)據(jù)與指令都存儲(chǔ)在存儲(chǔ)器中2）被大多數(shù)計(jì)算機(jī)所采用3）ARM7——馮諾依曼體系第二章ARM微處理器及其硬件體系結(jié)構(gòu)[1]2、馮·諾依曼體系的特點(diǎn)1）數(shù)據(jù)與指令都存儲(chǔ)在存儲(chǔ)器中第二章23、哈佛體系結(jié)構(gòu)指令寄存器控制器數(shù)據(jù)通道輸入輸出中央處理器程序存儲(chǔ)器指令0指令1指令2數(shù)據(jù)存儲(chǔ)器數(shù)據(jù)0數(shù)據(jù)1數(shù)據(jù)2地址指令地址數(shù)據(jù)第二章ARM微處理器及其硬件體系結(jié)構(gòu)[1]3、哈佛體系結(jié)構(gòu)指令寄存器控制器數(shù)據(jù)通道輸入輸出中央處理器程34、哈佛體系結(jié)構(gòu)的特點(diǎn)1）程序存儲(chǔ)器與數(shù)據(jù)存儲(chǔ)器分開

2）提供了較大的數(shù)存儲(chǔ)器帶寬3）適合于數(shù)字信號(hào)處理4）大多數(shù)DSP都是哈佛結(jié)構(gòu)5）ARM9是哈佛結(jié)構(gòu)第二章ARM微處理器及其硬件體系結(jié)構(gòu)[1]4、哈佛體系結(jié)構(gòu)的特點(diǎn)1）程序存儲(chǔ)器與數(shù)據(jù)存儲(chǔ)器分開

2）提45、CISC：復(fù)雜指令集（ComplexInstructionSetComputer）具有大量的指令和尋址方式8/2原則：80%的程序只使用20%的指令大多數(shù)程序只使用少量的指令就能夠運(yùn)行。6、RISC：精簡指令集（ReducedInstructionSetComputer)在通道中只包含最有用的指令確保數(shù)據(jù)通道快速執(zhí)行每一條指令使CPU硬件結(jié)構(gòu)設(shè)計(jì)變得更為簡單第二章ARM微處理器及其硬件體系結(jié)構(gòu)[1]5、CISC：復(fù)雜指令集（ComplexInstructi5為增加處理器指令流的速度，ARM7系列使用3級(jí)流水線.允許多個(gè)操作同時(shí)處理，而非順序執(zhí)行。DecodeFetchExecute從存儲(chǔ)器中讀取指令解碼指令中用到的寄存器寄存器讀（從寄存器Bank）移位及ALU操作寄存器寫（到寄存器Bank）PC PCPC-4 PC-2PC-8 PC-4ARM ThumbPC指向正被取指的指令，而非正在執(zhí)行的指令7、流水線技術(shù)：幾個(gè)指令可以并行執(zhí)行提高了CPU的運(yùn)行效率內(nèi)部信息流要求通暢流動(dòng)第二章ARM微處理器及其硬件體系結(jié)構(gòu)[1]為增加處理器指令流的速度，ARM7系列使用3級(jí)流水線.De6該例中用6個(gè)時(shí)鐘周期執(zhí)行了6條指令所有的操作都在寄存器中（單周期執(zhí)行）指令周期數(shù)(CPI)=1CycleOperationADDSUBORRANDEORORR123456789FDEFDEFEFDEFDEDFDEWF–取指 D–解碼

E–執(zhí)行M8、最佳流水線第二章ARM微處理器及其硬件體系結(jié)構(gòu)[1]該例中用6個(gè)時(shí)鐘周期執(zhí)行了6條指令CycleOperatio79、超標(biāo)量執(zhí)行超標(biāo)量CPU采用多條流水線結(jié)構(gòu)執(zhí)行1預(yù)取指令CACHE譯碼2譯碼1執(zhí)行2執(zhí)行1預(yù)取譯碼2譯碼1執(zhí)行2流水線1流水線2數(shù)據(jù)第二章ARM微處理器及其硬件體系結(jié)構(gòu)[1]9、超標(biāo)量執(zhí)行超標(biāo)量CPU采用多條流水線結(jié)構(gòu)執(zhí)行1預(yù)取指令C810、高速緩存（CACHE）1、為什么采用高速緩存

微處理器的時(shí)鐘頻率比內(nèi)存速度提高快得多，高速緩存可以提高內(nèi)存的平均性能。2、高速緩存的工作原理

高速緩存是一種小型、快速的存儲(chǔ)器，它保存部分主存內(nèi)容的拷貝。

CPU高速緩存控制器CACHE主存數(shù)據(jù)數(shù)據(jù)地址第二章ARM微處理器及其硬件體系結(jié)構(gòu)[1]10、高速緩存（CACHE）1、為什么采用高速緩存高速緩存控911、總線和總線橋CPU低速設(shè)備橋數(shù)據(jù)高速總線存儲(chǔ)器高速設(shè)備高速設(shè)備低速總線第二章ARM微處理器及其硬件體系結(jié)構(gòu)[1]11、總線和總線橋數(shù)據(jù)高速總線低速總線第二章ARM微處理器及1012、存儲(chǔ)器系統(tǒng)RAM：隨機(jī)存取存儲(chǔ)器

SRAM：靜態(tài)隨機(jī)存儲(chǔ)器DRAM：動(dòng)態(tài)隨機(jī)存儲(chǔ)器

1）SRAM比DRAM快2）SRAM比DRAM耗電多3）DRAM存儲(chǔ)密度比SRAM高得多4）DRAM需要周期性刷新ROM：只讀存儲(chǔ)器FLASH：閃存CSR/WAddrDataSRAMCSR/WCASDataRASAddrDRAM第二章ARM微處理器及其硬件體系結(jié)構(gòu)[1]12、存儲(chǔ)器系統(tǒng)RAM：隨機(jī)存取存儲(chǔ)器1）SRAM比DRA111.2ARM7處理器內(nèi)核ARM7TDMI特性3級(jí)流水線馮.諾依曼架構(gòu)CPI(CyclePerInstruction)約為1.9T-Thumb架構(gòu)擴(kuò)展,提供兩個(gè)獨(dú)立指令集：ARM指令，均為32位Thumb指令，均為16位兩種運(yùn)行狀態(tài)，用來選擇哪個(gè)指令集被執(zhí)行D-內(nèi)核具有Debug擴(kuò)展結(jié)構(gòu)M–增強(qiáng)乘法器(32x8)支持64位結(jié)果.I-EmbeddedICE邏輯1、ARM7TDMI處理器第二章ARM微處理器及其硬件體系結(jié)構(gòu)[1]1.2ARM7處理器內(nèi)核ARM7TDMI特性1、AR122、ARM7TDMI外部接口ARM7TDMI內(nèi)核存儲(chǔ)器接口地址總線數(shù)據(jù)總線控制協(xié)處理器接口時(shí)鐘中斷復(fù)位第二章ARM微處理器及其硬件體系結(jié)構(gòu)[1]2、ARM7TDMI外部接口ARM7TDMI存儲(chǔ)器接口地址133、ARM7TDMI方框圖DOUT[31:0]ARM7TDM內(nèi)核TAP控制器JTAG接口數(shù)據(jù)總線控制信號(hào)D[31:0]地址總線A[31:0]DIN[31:0]BUSSplitterEmbeddedICE邏輯第二章ARM微處理器及其硬件體系結(jié)構(gòu)[1]3、ARM7TDMI方框圖DOUT[31:0]ARM7TD144、ARM7TDMI內(nèi)核寄存器Bank乘法器地址自增器ALUBAVectors地址寄存器桶移位器PCALU讀數(shù)據(jù)寄存器寫數(shù)據(jù)寄存器指令解碼D[31:0]第二章ARM微處理器及其硬件體系結(jié)構(gòu)[1]4、ARM7TDMI內(nèi)核寄存器乘法器地址自增器ALUBAV155、外部地址產(chǎn)生PC[31:2]ARMStatePC[31:1]ThumbStateALU[31:0]INC自增器A[31:0]向量0x1C0x00地址寄存器第二章ARM微處理器及其硬件體系結(jié)構(gòu)[1]5、外部地址產(chǎn)生PC[31:2]ARMStateALU[16ARM7TDMI-S是ARM7TDMI的完全可合成版本指令集和周期與ARM7TDMI固化版本兼容完全可合成的RTL使用了綱要設(shè)計(jì)構(gòu)件的組件ALU寄存器bank單周期設(shè)計(jì)（上升沿）單一總線接口6、ARM7TDMI-S第二章ARM微處理器及其硬件體系結(jié)構(gòu)[1]ARM7TDMI-S是ARM7TDMI的完全可合成版本17ARM7EJ-S是可綜合的內(nèi)核版本:ARM體系結(jié)構(gòu)V5TEJJazelleJava加速技術(shù)增強(qiáng)的DSP指令系統(tǒng)5級(jí)流水線高性能乘法器實(shí)時(shí)調(diào)試EmbeddedICE-RTETM接口向后兼容其它ARM7內(nèi)核兼容V5TE體系7、ARM7EJ-S第二章ARM微處理器及其硬件體系結(jié)構(gòu)[1]ARM7EJ-S是可綜合的內(nèi)核版本:7、ARM7EJ-S第18V3版本推出32位尋址能力,結(jié)構(gòu)擴(kuò)展變化為T—16位壓縮指令集M—增強(qiáng)型乘法器,產(chǎn)生全64位結(jié)果(32X3264or32X32+6464)V4版本增加了半字load和store指令V5版本改進(jìn)了ARM和Thumb之間的交互,結(jié)構(gòu)擴(kuò)展變化為:E---增強(qiáng)型DSP指令集,包括全部算法操作和16位乘法操作J----支持新的JAVA,提供字節(jié)代碼執(zhí)行的硬件和優(yōu)化軟件加速功能ARM體系結(jié)構(gòu)版本-2第二章ARM微處理器及其硬件體系結(jié)構(gòu)[1]V3版本推出32位尋址能力,結(jié)構(gòu)擴(kuò)展變化為ARM體系結(jié)構(gòu)版本191.3ARM架構(gòu)1、數(shù)據(jù)和指令類型ARM采用的是32位架構(gòu).ARM約定:Byte： 8bitsHalfword：16bits(2byte)Word: 32bits(4byte)大部分ARMcore提供：ARM指令集（32-bit）Thumb指令集（16-bit）Jazellecores支持Javabytecode第二章ARM微處理器及其硬件體系結(jié)構(gòu)[1]1.3ARM架構(gòu)1、數(shù)據(jù)和指令類型ARM采用的是32位202、處理器工作模式（ARM有7個(gè)）User(用戶模式):

非特權(quán)模式，大部分任務(wù)執(zhí)行在這種模式FIQ(快速中斷模式):

高優(yōu)先級(jí)（fast)中斷產(chǎn)生時(shí)將會(huì)進(jìn)入這種模式IRQ(中斷模式):

低優(yōu)先級(jí)（normal)中斷產(chǎn)生時(shí)將會(huì)進(jìn)入這種模式Supervisor(管理員模式):當(dāng)復(fù)位或軟中斷指令執(zhí)行時(shí)將會(huì)進(jìn)入這種模式Abort(中止模式):當(dāng)存?。〝?shù)據(jù)和指令）異常時(shí)將會(huì)進(jìn)入這種模式Undef(未定義模式):當(dāng)執(zhí)行未定義指令時(shí)會(huì)進(jìn)入這種模式System(系統(tǒng)模式):使用和User模式相同寄存器集的特權(quán)模式特權(quán)模式=異常模式+System異常模式第二章ARM微處理器及其硬件體系結(jié)構(gòu)[1]2、處理器工作模式（ARM有7個(gè)）User(用戶模式):213、ARM寄存器(37)AbortModer0r1r2r3r4r5r6r7r8r9r10r11r12r15(pc)cpsrr13(sp)r14(lr)spsr當(dāng)前可見寄存器r13(sp)r14(lr)spsrr13(sp)r14(lr)spsrr13(sp)r14(lr)spsrr8r9r10r11r12r13(sp)r14(lr)spsr備用寄存器UserFIQIRQSVCUndefr13(sp)r14(lr)30個(gè)通用32位寄存器，1個(gè)程序計(jì)數(shù)器PC6個(gè)狀態(tài)寄存器15個(gè)通用寄存器(R0-R14),1或者2個(gè)狀態(tài)寄存器和程序計(jì)數(shù)器在任何時(shí)候都中可見的2第二章ARM微處理器及其硬件體系結(jié)構(gòu)[1]3、ARM寄存器(37)AbortModer0r1r2r22ThumbstateLowregistersThumbstateHighregistersNote:System模式使用user模式寄存器集FIQUser

mode

r0-r7,

r15,

and

cpsrr8r9r10r11r12r13(sp)r14(lr)spsrUserr8r9r10r11r12r13(sp)r14(lr)r15(pc)cpsrr0r1r2r3r4r5r6r7IRQr13(sp)r14(lr)spsrUser

mode

r0-r12

r15,

and

cpsrSVCr13(sp)r14(lr)spsrUser

mode

r0-r12

r15,

and

cpsrUndefr13(sp)r14(lr)spsrUser

mode

r0-r12

r15,

and

cpsrAbortr13(sp)r14(lr)spsrUser

mode

r0-r12

r15,

and

cpsr寄存器組織第二章ARM微處理器及其硬件體系結(jié)構(gòu)[1]ThumbstateThumbstateNote:Sy23ARM寄存器名稱ARM有37個(gè)32-Bits長的寄存器.1個(gè)用作PC(programcounter)(r15)1個(gè)用作CPSR(currentprogramstatusregister)5個(gè)用作SPSR(savedprogramstatusregisters)30個(gè)通用寄存器當(dāng)前處理器的模式?jīng)Q定著哪組寄存器可操作.任何模式都可以存取：相應(yīng)的r0-r12子集相應(yīng)的r13(thestackpointer,sp)andr14(thelinkregister,lr)相應(yīng)的r15(theprogramcounter,pc)相應(yīng)的CPSR(currentprogramstatusregister,cpsr)特權(quán)模式(除system模式的異常模式)還可以存??；相應(yīng)的spsr(savedprogramstatusregister)第二章ARM微處理器及其硬件體系結(jié)構(gòu)[1]ARM寄存器名稱ARM有37個(gè)32-Bits長的寄存器.244、程序狀態(tài)寄存器

條件位：N=NegativeresultfromALUZ=ZeroresultfromALUC=ALUoperationCarriedoutV=ALUoperationoVerflowedQ位：僅ARM5TE/J架構(gòu)支持指示飽和狀態(tài)J位僅ARM5TE/J架構(gòu)支持J=1:處理器處于Jazelle狀態(tài)中斷禁止位：I=1:禁止IRQ.F=1:禁止FIQ.TBit僅ARMxT架構(gòu)支持T=0:處理器處于ARM狀態(tài)T=1:處理器處于Thumb狀態(tài)Mode位：處理器模式位2731NZCV

Q2867IF

T

mode1623

815

54024fsxc

UndefinedJ說明第二章ARM微處理器及其硬件體系結(jié)構(gòu)[1]4、程序狀態(tài)寄存器條件位：中斷禁止位：2731NZC255、程序指針PC（r15）當(dāng)處理器執(zhí)行在ARM狀態(tài):所有指令32bits寬所有指令必須word對(duì)齊所以pc值由bits[31:2]決定,bits[1:0]未定義(所以指令不能halfword/byte對(duì)齊).當(dāng)處理器執(zhí)行在Thumb狀態(tài):所有指令16bits寬所有指令必須halfword對(duì)齊所以pc值由bits[31:1]決定,bits[0]未定義(所以指令不能byte對(duì)齊).當(dāng)處理器執(zhí)行在Jazelle狀態(tài):所有指令8bits寬處理器執(zhí)行word存取一次取4條指令第二章ARM微處理器及其硬件體系結(jié)構(gòu)[1]5、程序指針PC（r15）當(dāng)處理器執(zhí)行在ARM狀態(tài):第二章266、存儲(chǔ)器模式大端模式(高對(duì)低）最高位字節(jié)保存在最低位地址字由最低位字節(jié)的字節(jié)地址尋址3124

2316

158

70字地址89101184567401230低地址高地址小端模式（低對(duì)低）最低位字節(jié)保存在最低位地址字由最低位字節(jié)的字節(jié)地址尋址3124

2316

158

70字地址11109887654432100低地址

高地址第二章ARM微處理器及其硬件體系結(jié)構(gòu)[1]6、存儲(chǔ)器模式大端模式(高對(duì)低）31242316158271.4異常1、什么是異常？

內(nèi)部或外部中斷源產(chǎn)生并引起處理器處理一個(gè)事件，如外部中斷或試圖執(zhí)行未定義指令都會(huì)引起異常。處理異常之前必須保留處理器的狀態(tài)2、異常類型FIQIRQ(InterruptReQuest)未定義指令預(yù)取中止數(shù)據(jù)中止復(fù)位軟件中斷Softwareinterrupt通過軟件中斷產(chǎn)生進(jìn)行管理員模式中獲得通常要求特殊的管理功能，如操作系統(tǒng)支持第二章ARM微處理器及其硬件體系結(jié)構(gòu)[1]1.4異常1、什么是異常？內(nèi)部或外部中斷源產(chǎn)生并引起283、異常優(yōu)先級(jí)Reset(highestpriority)(2)Dataabort(3)FIQ(4)IRQ(5)Prefetchabort(6)未定義指令,Softwareinterrupt(最低優(yōu)先級(jí))只要產(chǎn)生異常就會(huì)導(dǎo)致正常的程序流程被臨時(shí)停止,例如外圍中斷服務(wù)程序在異常被處理前,當(dāng)前的處理器狀態(tài)必須被保存,以便處理程序完成后,最后的程序可以被恢復(fù).第二章ARM微處理器及其硬件體系結(jié)構(gòu)[1]3、異常優(yōu)先級(jí)Reset(highestpriority294、異常向量第二章ARM微處理器及其硬件體系結(jié)構(gòu)[1]4、異常向量第二章ARM微處理器及其硬件體系結(jié)構(gòu)[1]305、進(jìn)入異常的操作在相應(yīng)的鏈接寄存器LR(r14)中保存下一條指令的地址將CPSR復(fù)制到相應(yīng)的SPSR中強(qiáng)制使CPSR模式位置成對(duì)應(yīng)異常類型的值強(qiáng)制使程序計(jì)數(shù)器指向相應(yīng)異常向量,取下一條指令第二章ARM微處理器及其硬件體系結(jié)構(gòu)[1]5、進(jìn)入異常的操作在相應(yīng)的鏈接寄存器LR(r14)中保存下31例子:用戶模式到FIQ模式異常r15(pc)r13_fiqr10_fiqr8_fiqspsr_fiqcpsrr7r4r5r2r1r0r3r6r14_fiqr12_fiqr11_fiqr9_fiqr14(lr)r13(sp)r12r10r11r9r8RegistersinuseFIQ模式cpsrr15(pc)r14(lr)r13(sp)r12r10r11r9r8r7r4r5r2r1r0r3r6r14_fiqr13_fiqr12_fiqr10_fiqr11_fiqr9_fiqr8_fiqRegistersinuse用戶模式spsr_fiq返回一個(gè)從用戶模式計(jì)算的地址,PC值存儲(chǔ)在FIQ模式r14用戶模式CPSR復(fù)制到FIQ模式SPSR第二章ARM微處理器及其硬件體系結(jié)構(gòu)[1]例子:用戶模式到FIQ模式異常r15(pc)r13_f326、退出異常的操作將LR寄存器中的值減去相應(yīng)的偏移量送到PC中(Theoffsetwillvarydependingonthetypeofexception)將SPSR復(fù)制回CPSR清除禁止中斷標(biāo)志,如果它被設(shè)置成使能第二章ARM微處理器及其硬件體系結(jié)構(gòu)[1]6、退出異常的操作將LR寄存器中的值減去相應(yīng)的偏移量送到PC3328-31位為條件標(biāo)志位，包括N、Z、C、V4個(gè)標(biāo)志。N位——符號(hào)位。如果結(jié)果為負(fù)數(shù)，則N=1；結(jié)果為正數(shù)或0，則N=0Z位——如果指令的結(jié)果為0，則置1（通常表示比較結(jié)果為“相等”）；否則清0C位——表示加、減、比較運(yùn)算的進(jìn)位、借位等（減法有借位C=0，否則為1）V位——益出標(biāo)志位第27位為Q標(biāo)志位，只出現(xiàn)在V5以上帶E的版本中，指出在增強(qiáng)型DSP指令中是否出現(xiàn)益出或飽和。第24位為J位第6、7位為中斷禁止位，當(dāng)I=1時(shí)，禁止IRQ中斷；當(dāng)F=1時(shí)，禁止FIQ中斷。第5位為T位，主要用于對(duì)ARM體系帶T的版本，當(dāng)T=0，處理器處于ARM狀態(tài)；當(dāng)T=1，處理器處于Thumb狀態(tài)。第0-4位為處理器的模式位，決定目前處理器所處在的工作模式。另外寄存器中灰色的這些部分為保留位，以方便以后的擴(kuò)展。說明第二章ARM微處理器及其硬件體系結(jié)構(gòu)[1]28-31位為條件標(biāo)志位，包括N、Z、C、V4個(gè)標(biāo)志。第2341）取指令（InstructionFetch)：TF

2）指令譯碼（InstructionDecode）：TD3）執(zhí)行指令（InstructionExecute）：TE4）存儲(chǔ)（Storage）：TS一般指令的執(zhí)行周期T每條指令的執(zhí)行周期：T=TF+TD+TE+TS第二章ARM微處理器及其硬件體系結(jié)構(gòu)[1]1）取指令（InstructionFetch)：TF

2）35程序狀態(tài)寄存器PSR的模式位第二章ARM微處理器及其硬件體系結(jié)構(gòu)[1]程序狀態(tài)寄存器PSR的模式位第二章ARM微處理器及其硬件體系36字節(jié)訪問

(字節(jié)對(duì)齊)半字訪問(半字對(duì)齊)字訪問(字對(duì)齊)3210765402468ace089abcdef48c對(duì)齊第二章ARM微處理器及其硬件體系結(jié)構(gòu)[1]字節(jié)訪問

(字節(jié)對(duì)齊)半字訪問字訪問321076540246371)說出ARM可以工作的模式名字。2)ARM核有多少個(gè)寄存器？3)什么