動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器m的制造技術(shù)與發(fā)展趨勢(shì)

動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器m的制造技術(shù)與發(fā)展趨勢(shì)

1芯片線寬穩(wěn)定的影響因素民事芯片的能力與線條寬度密切相關(guān)。圖1顯示了20世紀(jì)80年代至2015年代民事芯片的線寬和功率趨勢(shì)。過去20多年中DRAM線寬(特征尺寸)不斷縮小,2003年縮至0.1μm?，F(xiàn)在科學(xué)家們關(guān)心的問題是DRAM線寬能否進(jìn)一步縮小,其容量和集成度能否繼續(xù)遵循摩爾定律。通常以關(guān)鍵圖形尺寸和可容許誤差來確定芯片線寬的規(guī)格[2~4]:(1)關(guān)鍵圖形尺寸。IC掩模圖形中最重要(最細(xì))的線寬、線距或接觸點(diǎn)的尺寸大小,即IC電路設(shè)計(jì)中最具有代表性的掩模圖形尺寸,亦稱特征尺寸。(2)可容許誤差。由設(shè)備和材料等變化引起的圖形之間、圓片之間的尺寸變化,仍在容許誤差范圍內(nèi),稱為可容許誤差。對(duì)于深亞微米(﹤0.35μm)IC工藝來說,容許誤差在±10%以內(nèi)。影響DRAM芯片線寬穩(wěn)定的因素有光刻工藝和測試狀況等,如曝光對(duì)準(zhǔn)度、顯微鏡分辨率、電子探測時(shí)像分辨率、線性度和信噪比等。另外,操作人員熟練程度和信號(hào)分析法也會(huì)影響到測量線寬。當(dāng)線寬縮到幾十納米時(shí),量子效應(yīng)明顯增強(qiáng),電子能量不再連續(xù)變化,這時(shí)的器件便是量子器件。在線寬未接近幾十納米之前,可以認(rèn)為DRAM線寬的理論極限為0.1μm。2主要制造技術(shù)2.1有機(jī)c或cqCMOS工藝是當(dāng)今各類IC制造技術(shù)的主流,由它衍生出不同的工藝。圖2示意了典型CMOS工藝的集成順序和模塊以及對(duì)應(yīng)于不同電路的變化。圖2中標(biāo)準(zhǔn)的CMOS工藝主要用于制作高性能、低功耗的數(shù)字IC;CMOS和Bipolar技術(shù)的結(jié)合,用于制作CMOS模擬器件和電路(有源器件、靈敏放大器、驅(qū)動(dòng)器和電源電路等);而CMOS+特殊的存儲(chǔ)電容制作工藝構(gòu)成標(biāo)準(zhǔn)的DRAM工藝。由于DRAM屬于超大規(guī)模集成電路(VLSI),所以它使用深亞微米硅柵5層以上互連的CMOS工藝,并且用從底向上的工藝順序。圖2中陰影框表示新增工序,虛線框表示可選工藝。2.2ram的電路結(jié)構(gòu)典型的DRAM存儲(chǔ)單元如圖3所示,它包括一個(gè)開關(guān)MOS管和一個(gè)存儲(chǔ)電容,字線通入選擇控制信號(hào),位線寫入或讀出信息,信息由存儲(chǔ)電容的高低電平表示。完整的DRAM電路還需要地址選擇器、I/O口驅(qū)動(dòng)電路、電容刷新電路和輸入/輸出靈敏放大器等部件。(本文從略)。標(biāo)準(zhǔn)DRAM工藝的關(guān)鍵技術(shù)是如何提高存儲(chǔ)容量和突破線寬0.1μm的極限,焦點(diǎn)是在減少器件面積的同時(shí),保持或提高單位面積下的電容存儲(chǔ)電荷量,即增加電容數(shù)值。目前國外有兩種電容器結(jié)構(gòu)適用于DRAM工藝:一是深槽電容,二是堆積電容,分別如圖4(a)、(b)所示。兩者的作用都是在縱向上增加單位平均面積下的電容總面積,所用介質(zhì)層為高k物質(zhì),達(dá)到了增加電容數(shù)值的效果。30.13m線寬極限的推進(jìn)和相關(guān)新技術(shù)的進(jìn)展3.1電容器的儲(chǔ)存雖然MOS管做得越來越小(柵長小到0.13μm左右),但是作為記憶元件的電容器,必須儲(chǔ)存一定的電荷量。當(dāng)DRAM線寬做小時(shí),電容器面積也相應(yīng)減小,故此時(shí)只有增大高度(深度),才能提高電容數(shù)值。但當(dāng)制造約0.13μm柵長MOS管的DRAM時(shí),便會(huì)達(dá)到MOS器件寬長比的極限值。3.2電流大、柵極漏大時(shí)長對(duì)產(chǎn)品的影響當(dāng)線寬縮為0.1μm時(shí),MOS管氧化層厚度將減至1.4nm,這會(huì)導(dǎo)致絕緣體內(nèi)隧道電流大增。一般氧化層厚度每降低0.2nm,柵極漏電流約增大10倍,這一效應(yīng)會(huì)使存儲(chǔ)單元不能正常工作。因鐵電材料具有遠(yuǎn)比硅高得多的介電系數(shù),故用硅化鈷、硅化鎳、亞硝酸硅等材料來取代SiO2,這是提高M(jìn)OS管柵極電容量、減少器件寬長比的有效途徑。3.3核心介質(zhì):蜂窩式納米多孔當(dāng)DRAM芯片設(shè)計(jì)尺寸縮到0.1μm時(shí),互連寄生電阻、寄生電容的延時(shí)成為高速DRAM芯片進(jìn)一步提速的障礙,MOS管氧化物絕緣層及線間介質(zhì)需用比SiO2絕緣層的介電常數(shù)更低的SiO2。目前引人注目的介質(zhì)是蜂窩式納米多孔SiO2,它有非常低的介電常數(shù)(1.5)、高機(jī)械強(qiáng)度、高擊穿電場和高熱穩(wěn)定性,并且與硅有著較好的粘附性。同時(shí)要求介質(zhì)中氣泡直徑為3nm。制作這種SiO2絕緣層可采用溶膠-凝膠工藝,并采用旋轉(zhuǎn)淀積技術(shù)。3.4多層銅組分連續(xù)線由于DRAM中元器件的存儲(chǔ)速度加快,鋁引線因電阻較大、電遷移現(xiàn)象嚴(yán)重(產(chǎn)生空洞,增加接觸電阻,甚至引起斷線),而不能滿足VLSI和ULSI的性能要求。對(duì)于大容量DRAM的制作技術(shù),需要使用多層銅互連線,并確保無電遷移現(xiàn)象發(fā)生。銅具有較高的導(dǎo)熱率,它有利于DRAM芯片的散熱。目前可以將銅外引線制成15μm的直徑,并使引腳距離小到35μm。這一間距的搭接片適用于1200腳的焊球網(wǎng)格陣列封裝(BGA)技術(shù)。3.5其他光刻技術(shù)光刻是減小DRAM線寬的關(guān)鍵工藝技術(shù)。所謂光刻法,就是利用光源的導(dǎo)引對(duì)芯片進(jìn)行蝕刻加工的過程。隨著芯片特征尺寸的縮小,光源由可見光、紫外光(UV)普通光源向深紫外光(DUV)、極深紫外光(EUV)、X射線、軟X射線投影、電子束和離子束投影等曝光光源方向發(fā)展。曝光對(duì)準(zhǔn)機(jī)能提供的最小線寬△L≈kλ/NA,式中k為一常數(shù),決定于光刻膠區(qū)分光量變化之能力;λ為曝光波長;NA為芯片的數(shù)值孔徑。而聚焦深度σ=λ/NA2,因此這兩者要求NA有一個(gè)較好的折衷數(shù)值。Intel公司正在研發(fā)線寬小于0.13μm的光刻技術(shù)。該公司使用波長為193nm氟化氬激光二聚物和波長為157nm的二氟激光二聚物激光光刻工藝以及EUV光刻技術(shù)。到2007年前后,該公司將應(yīng)用45nm光刻設(shè)計(jì)尺寸,制備0.02μm特征尺寸的DRAMIC,到2009年左右將應(yīng)用32nm光刻設(shè)計(jì)尺寸,制備0.016μm特征尺寸的DRAM芯片。在改進(jìn)光刻工藝技術(shù)的同時(shí),該公司還運(yùn)用了其他的一些先進(jìn)的技術(shù)。(1)相移掩模技術(shù)(PSM)。這是光刻技術(shù)的歷史性突破,它使IC的線寬達(dá)到0.125μm,用于制備0.12μm特征尺寸的4GDRAM芯片。雖然目前PSM還是發(fā)展中的工具,但是它已經(jīng)得到了國際上很大的關(guān)注以及制作DRAM芯片方面的應(yīng)用。(2)偏軸照明技術(shù)。若采用該項(xiàng)新技術(shù),則提高CMOSDRAM芯片的阱深達(dá)1倍以上。(3)光學(xué)鄰近效應(yīng)修正(OPC)。由于光線繞射的影響,IC掩模版圖形邊緣會(huì)產(chǎn)生失真效應(yīng),這就要靠計(jì)算機(jī)模擬來修正掩模版圖形。OPC是PSM技術(shù)的擴(kuò)展,它使人們擴(kuò)大了光學(xué)工具的應(yīng)用能力,極具競爭力,但它以更復(fù)雜、更昂貴的掩模工藝為代價(jià)。(4)X射線光刻技術(shù)。在光刻時(shí),掩模版上的圖形與轉(zhuǎn)換到硅片上的圖形為同樣大小。光刻掩模版的材料有硅、氮化硅、碳化硅和金剛石膜,它們具有良好的散熱能力、較低的熱膨脹系數(shù)和良好的X射線透光度(>60%)。X射線光刻版上要有X光吸收劑,如金、鎢、鉭,厚度為300~800nm,以便使透光區(qū)與非透光區(qū)的X光穿透比大于10:1。因X射線及離子束光刻技術(shù)得不到大公司的支持,故影響了這些技術(shù)的推廣應(yīng)用。(5)電子束光刻技術(shù)。電子束的束斑直徑小于10nm,它能穿蝕硅基片上薄膜達(dá)2.0μm的深度,并且電子束的定位精度優(yōu)于25nm。一般利用步進(jìn)電機(jī)驅(qū)動(dòng)樣品平臺(tái),精度可達(dá)1~2μm。該項(xiàng)技術(shù)先用激光進(jìn)行控制,再用氦氖(波長λ=0.635μm)激光測距,準(zhǔn)確度達(dá)到λ/128。(6)納米蝕刻法。Intel公司在1971年推出自己的首款芯片4004時(shí),其上的晶體管數(shù)目僅為2000只,但目前DRAM芯片上的晶體管數(shù)目最多已達(dá)1億多只。為了解決傳統(tǒng)光刻法在未來芯片制造業(yè)中所面臨的作用問題,使摩爾定律繼續(xù)保持它的有效性,有關(guān)專家提出了納米蝕刻法(NIL)。美國普林斯頓大學(xué)斯蒂芬實(shí)驗(yàn)室的工作人員克里斯-凱梅爾對(duì)此作出了解釋“NIL的工作原理與報(bào)刊印刷一樣,即先設(shè)計(jì)好相應(yīng)的模型。因此NIL也是先設(shè)計(jì)出相應(yīng)的掩模版模型,然后蝕刻到芯片上,再通過紫外光對(duì)其進(jìn)行加熱或修正,這樣,就能使今后DRAM芯片的加工準(zhǔn)確度達(dá)到10nm的標(biāo)準(zhǔn)”。4中國表演業(yè)技術(shù)的進(jìn)展和展望4.1應(yīng)用型二機(jī)多能創(chuàng)造多功能設(shè)備進(jìn)入21世紀(jì)后,PC機(jī)市場逐漸趨于下滑。為了適應(yīng)計(jì)算機(jī)市場行情的變化,DRAM芯片制造技術(shù)應(yīng)該向系統(tǒng)IC方向發(fā)展,傾向于開發(fā)多功能、多目標(biāo)的生產(chǎn)設(shè)備,即一機(jī)多能。例如,多功能掃描鍍膜機(jī)可以代替單一功能的多晶硅、氧化硅和氮化硅等離子增強(qiáng)型化學(xué)汽相蝕刻(CVE)設(shè)備。4.20.單一晶體的絕緣材料2001年8月,Intel公司就已成功研制出一只0.02μm的NMOS管。據(jù)稱這一晶體管的柵極絕緣材料仍為SiO2,其絕緣層厚度僅為0.8nm,只有3個(gè)原子的間距,這意味著單一晶片上可以集成10億個(gè)晶體管?？梢灶A(yù)期,到2007年前后便可規(guī)模制備0.02μm的MOS管,到2009年左右則可制備出0.016μm的MOS管。4.3納米計(jì)算機(jī)的研究由于目前大多數(shù)計(jì)算機(jī)使用的DRAM芯片已經(jīng)達(dá)到其物理極限,體積無法再小,通電和斷電的頻率不能再提高,耗電量也不可再減小。因此科學(xué)家們認(rèn)為,解決這個(gè)問題的途徑是研制納米晶體管,并用這種納米晶體管來制作納米計(jì)算機(jī)。2003年,美國加利福尼亞大學(xué)伯克利分校和斯坦福大學(xué)的科學(xué)家已成功地將納米碳管植入硅片中。他們估計(jì)納米計(jì)算機(jī)的運(yùn)算速度將是現(xiàn)在的硅芯片計(jì)算機(jī)的1.5萬倍,而且耗費(fèi)的能量也會(huì)減少很多。4.4eswell3-kVIA公司2003年初宣布下一代微處理器名為“Esther”,將由IBM公司代工,采用90nm制造工藝和SOI、low-k技術(shù)。由于該納米處理器采用新制程和技術(shù),所以頻率可達(dá)到2GHz。4.5通道ba自從2001年Ramtron公司生產(chǎn)出第一款1MbitFRAM(特征尺寸0.5μm)以來,預(yù)計(jì)更大容量的FRAM最遲在2005年前后出現(xiàn),且其容量每年以4倍的速度增長。圖5示出了未來15年中DRAM與FRAM集成度的增長趨勢(shì)。由圖可見,FRAM集成度的增長速度比DRAM快一些,這預(yù)示著未來10年內(nèi)CMOSDRAM的主導(dǎo)地位有趨勢(shì)被FRAM替代。因?yàn)镕RAM是新一代的非易失性隨機(jī)存儲(chǔ)器,它既有與靜態(tài)隨機(jī)存儲(chǔ)器(SRAM)加后備電池一樣的快速讀寫和低功耗性能,又不需要電池,并且寫入數(shù)據(jù)無延時(shí),相當(dāng)于有無限的擦寫次數(shù)(多達(dá)100億次以上),這種性能連ROM也望塵莫及。目前應(yīng)用的鐵電材料有SrBi(TaN)2O3薄膜,可靠度達(dá)到1010重寫周期。經(jīng)過多次循環(huán)處理和韌化處理,可獲得較高的品質(zhì)。4.6相變記憶特性鐵電材料在居里點(diǎn)發(fā)生鐵電體相變,相變后隨溫度升高,電阻率增加幾個(gè)數(shù)量級(jí)。這一特性已被利用作為相變記憶材料。目前應(yīng)用的相變薄膜是Tex-Ge-Sn基質(zhì)的材料。相變記憶體DRAM在CMOS制造設(shè)備中可以制造出來,不需要添加其他的任何設(shè)備。4.7通道ramdmrtMRAM是基于巨磁阻(GMR)和隧道磁阻(TMR)效應(yīng)以元件的磁化方向?yàn)橐罁?jù),來儲(chǔ)存0和1信息,因此所存信息非易失,而且存取時(shí)間僅為10ns,比DRAM的重寫時(shí)間短得多。MRAM既有靜態(tài)隨機(jī)存儲(chǔ)器(SRAM)的快速存取性能,又有DRAM的高集成度。MRAM性能優(yōu)越,將有可能取代E2PROM。MRAM中記憶元件與DRAM的存儲(chǔ)電容不同,無需更新,可以長時(shí)間地保持所存信息。有關(guān)MRAM的基本原理、存取過程和元件結(jié)構(gòu)可參考相關(guān)文獻(xiàn)。4.8bic的工藝設(shè)計(jì)雙極CMOS(BiCMOS)工藝技術(shù)是將雙極型器件工藝與CMOS工藝結(jié)合在一起,形成的一種兼容性工藝技術(shù)。它允許電路設(shè)計(jì)者在同一塊DRAM芯片上既使用雙極型器件,又使用CMOS器件。BiCMOS工藝具體可設(shè)計(jì)為,用雙極型器件構(gòu)成靈敏放大器來檢測電路中微小的電壓變化,并在DRAM刷新電路、外圍電路需要驅(qū)動(dòng)電容負(fù)載之處設(shè)置雙極型器件輸出級(jí)(因?yàn)镈RAM行線、列線和寫入/讀出放大器等的輸出端均存在著較大的分布電容),而在DRAM的主體——存儲(chǔ)矩陣部分仍采用CMOS器件。這樣制作對(duì)于DRAM來說非常有用,因?yàn)樗环矫嬲壑缘亟鉀Q了高集成度、低功耗與高速之間的矛盾,另一方面當(dāng)需要驅(qū)動(dòng)大的輸出壓焊金屬或連接不同電路單元的長互連引線(有時(shí)可能長達(dá)幾毫米)時(shí),很少出現(xiàn)半導(dǎo)體器件的特性退化現(xiàn)象[4~15]。5bic技術(shù)的系統(tǒng)選型進(jìn)入21世紀(jì)以來,科學(xué)家們正在采用各種先進(jìn)技術(shù),致力于打破VLSI和ULSIDRAM線寬0.1μm的限制,例如,現(xiàn)已制備出0.02μm的MOS管,并已成功地將納米碳管植入硅片中。目前半導(dǎo)體業(yè)界正在大力開發(fā)FRAM、相變記憶體RAM、MRAM等非易失性隨機(jī)存取存儲(chǔ)器作為新型計(jì)算機(jī)的內(nèi)存,因此在不遠(yuǎn)的將來將能生產(chǎn)出供電后立即啟動(dòng)的計(jì)算機(jī),不再需要將操作系統(tǒng)從硬盤移至內(nèi)存這一費(fèi)時(shí)