一種制備交叉堆疊的異質(zhì)結(jié)構(gòu)陣列的方法與流程

一種制備交叉堆疊的異質(zhì)結(jié)構(gòu)陣列的方法與流程背景異質(zhì)結(jié)構(gòu)陣列是一類材料結(jié)構(gòu)，由于其特殊的結(jié)構(gòu)和性能，逐漸得到人們的關(guān)注和研究。而交叉堆疊的異質(zhì)結(jié)構(gòu)陣列具有更加特殊的性能，因此在各個領(lǐng)域內(nèi)都有廣泛的應(yīng)用前景。本文將介紹一種制備交叉堆疊的異質(zhì)結(jié)構(gòu)陣列的方法與流程。材料與儀器Si芯片（P型，<100>晶向）SiO2NH3Si3N4硅濺射鍍膜機(jī)水洗機(jī)酸洗機(jī)熱退火爐等離子體增強(qiáng)化學(xué)氣相沉積系統(tǒng)氣體源：SiH4、NH3、N2方法與流程制備SiO2/Si3N4異質(zhì)結(jié)構(gòu)薄膜清洗Si芯片：將Si芯片放入水洗機(jī)中，清洗15min。沉積SiO2：將清洗過的Si芯片放入硅濺射鍍膜機(jī)中，利用高頻電場將SiO2蒸發(fā)到Si芯片表面，厚度為200nm。生長Si3N4：將已經(jīng)沉積好SiO2的Si芯片放入等離子體增強(qiáng)化學(xué)氣相沉積系統(tǒng)中，用N2氣體進(jìn)行預(yù)處理，溫度為700℃，時間2min；然后用SiH4、NH3、N2氣體進(jìn)行反應(yīng)，生長Si3N4，厚度為20nm。脫模板處理：將剛剛制備好的SiO2/Si3N4異質(zhì)結(jié)構(gòu)薄膜進(jìn)行酸洗處理，以去除SiO2層的影響，保留Si3N4層。形成交叉堆疊的Si3N4陣列制備一個SiO2模板：將Si芯片進(jìn)行氧化處理，保留一個凸起的區(qū)域，用于形成Si3N4交叉堆疊的陣列。預(yù)處理Si芯片：將準(zhǔn)備好的Si芯片放入氫氣氛圍中進(jìn)行表面處理，以提高Si3N4的附著性。生長Si3N4：將處理過的Si芯片放入等離子體增強(qiáng)化學(xué)氣相沉積系統(tǒng)中，溫度為700℃，時間2min，使用SiH4和NH3氣體進(jìn)行反應(yīng)，生成Si3N4，厚度為20nm。形成交叉堆疊的Si3N4陣列：將制備好的SiO2模板放在Si3N4層之上，再進(jìn)行步驟3的Si3N4生長，生長厚度最好為20nm，以在保證Si3N4均勻生長的同時，避免Si3N4分層導(dǎo)致的結(jié)構(gòu)失穩(wěn)。生長ZnO納米線預(yù)處理Si芯片：將制備好的Si3N4陣列放入氫氣氛圍中進(jìn)行表面處理，提高ZnO納米線的附著性。生長ZnO納米線：將處理過的Si芯片放入等離子體增強(qiáng)化學(xué)氣相沉積系統(tǒng)中，溫度為250℃，使用Zn、O2氣體進(jìn)行反應(yīng)，生成ZnO納米線。形成交叉堆疊的ZnO納米線/Si3N4陣列制備SiO2模板：將Si芯片進(jìn)行氧化處理，保留一個寬度為150nm的區(qū)域，用于形成交叉堆疊的ZnO納米線/Si3N4陣列。預(yù)處理Si芯片：將制備好的Si3N4陣列放入氫氣氛圍中進(jìn)行表面處理，提高ZnO納米線的附著性。生長ZnO納米線：將處理過的Si芯片放入等離子體增強(qiáng)化學(xué)氣相沉積系統(tǒng)中，溫度為250℃，使用Zn、O2氣體進(jìn)行反應(yīng)，生成ZnO納米線，厚度為20nm。形成交叉堆疊的ZnO納米線/Si3N4陣列：將制備好的SiO2模板放在ZnO納米線層之上，再進(jìn)行步驟3的ZnO納米線生長，生成厚度為20nm的ZnO納米線/Si3N4交叉堆疊的陣列?？偨Y(jié)本文介紹了一種制備交叉堆疊的異質(zhì)結(jié)構(gòu)陣列的方法與流程，包括SiO2/Si3N4異質(zhì)結(jié)構(gòu)薄膜制備、交叉堆疊的Si3N4陣列制備、ZnO納米線生長以