計(jì)算機(jī)原理復(fù)習(xí)資料

計(jì)算機(jī)原理復(fù)習(xí)資料Ayr第一章算盤的特色：編出口訣和按照口訣操作算珠計(jì)算機(jī)的工作過程：（1）設(shè)計(jì)相應(yīng)的程序。程序由一條一條指令組成。每條指令都是計(jì)算機(jī)可以執(zhí)行的基本操作。（2）用輸入設(shè)備將程序存入到存儲(chǔ)器中。（3）機(jī)器自動(dòng)把程序的第一條指令送到控制器中進(jìn)行分析，再根據(jù)分析的結(jié)果，向有關(guān)部件發(fā)送控制信號，完成該指令規(guī)定的操作。（4）需要輸出時(shí)，安排相應(yīng)的指令進(jìn)行輸出。馮諾伊曼體系（重點(diǎn)）核心：自動(dòng)計(jì)算機(jī)要采用程序存儲(chǔ)控制工作方式。即計(jì)算機(jī)要能將程序存儲(chǔ)起來，并能夠用所存儲(chǔ)的程序控制運(yùn)算過程計(jì)算機(jī)應(yīng)由運(yùn)算器、控制器、存儲(chǔ)器、輸入和輸出設(shè)備5大部分組成采用二進(jìn)制表示指令和數(shù)據(jù)。每一條指令一般具有一個(gè)操作碼和一個(gè)地址碼，其中操作碼表達(dá)運(yùn)算性質(zhì)，地址碼指出操作數(shù)在存儲(chǔ)器中的位置，由一串指令組成程序。采用程序存儲(chǔ)控制工作方式，即將編好的程序和數(shù)據(jù)送入存儲(chǔ)器中，計(jì)算機(jī)能在不需要人員參與下，自動(dòng)完成逐條取出指令和執(zhí)行指令的任務(wù)。這是與其他計(jì)算工具最本質(zhì)的區(qū)別。摩爾定律當(dāng)價(jià)格不變時(shí)，集成電路上可容納的晶體管數(shù)目，約每隔18個(gè)月便會(huì)增加一倍，性能也將提升一倍。5.字長計(jì)算精度取決于運(yùn)算中數(shù)的位數(shù)，位數(shù)越多越精確。基本的運(yùn)算位數(shù)，即字長機(jī)器字長指計(jì)算機(jī)（主要是CPU）—次所能處理的位數(shù)。計(jì)算機(jī)系統(tǒng)的主要性能指標(biāo)（1） 運(yùn)算速度（2） 機(jī)器字長（3） 存儲(chǔ)容量（4）可靠性、可用性和RASIS特性（5）友好性和環(huán)保性（6） 性能價(jià)格比（7） 帶寬均衡性帶寬（要求會(huì)計(jì)算）數(shù)據(jù)流的最大速度和指令的最大吞吐量。8.

外存儲(chǔ)器?;內(nèi)存儲(chǔ)器11運(yùn)算器1廠數(shù)據(jù)流》控制流＞9.9.硬件丿控制器運(yùn)翹（ALU）主存儲(chǔ)器（硬件丿控制器運(yùn)翹（ALU）主存儲(chǔ)器（R?RM）輔助存儲(chǔ)器（呃光盤"囁）中央處理器（CPU）存儲(chǔ)系統(tǒng)計(jì)算機(jī)系統(tǒng)系統(tǒng)軟件叫銅軟件輸入設(shè)備（鼠標(biāo)“鍵盤“掃描儀、攝象機(jī)、照《機(jī)等）-輸岀設(shè)備（打印機(jī)、顯示器、計(jì)算機(jī)系統(tǒng)系統(tǒng)軟件叫銅軟件輸入設(shè)備（鼠標(biāo)“鍵盤“掃描儀、攝象機(jī)、照《機(jī)等）-輸岀設(shè)備（打印機(jī)、顯示器、繪圖儀等）r操作系統(tǒng)（os）語言處理系統(tǒng)通信軟件服務(wù)程序（檢查s診斷s排錯(cuò)）支灘件通用應(yīng)用軟件（辦公軟件等）專用拠軟件10.CPU負(fù)責(zé)執(zhí)行程序，實(shí)現(xiàn)運(yùn)算處理，控制整個(gè)系統(tǒng)由運(yùn)算器和控制器組成。/邏輯運(yùn)算單元亙Lu\寄存器B 累加器A循環(huán)執(zhí)行“取指令?譯指令?執(zhí)行指令”指令由操作碼和地址碼組成系統(tǒng)總線可分為三組：地址總線、數(shù)據(jù)總線、控制總線計(jì)算機(jī)層次結(jié)構(gòu)模型（重點(diǎn)）tiir 第二章1.計(jì)算機(jī)處理的數(shù)據(jù)分為兩大類：數(shù)值數(shù)據(jù)與非數(shù)值數(shù)據(jù)。2.進(jìn)制轉(zhuǎn)換（要求會(huì)計(jì)算）3.原碼、反碼、補(bǔ)碼（重點(diǎn)）、移碼補(bǔ)碼的取值范圍例：16位，取值范圍是（-2的15次方）~~（2的15次方-1）4?浮點(diǎn)數(shù)表示移碼 （計(jì)算題不低于4分）IEEE745標(biāo)準(zhǔn)5.圖像類型：矢量圖、位圖離散化后的圖像被看成一個(gè)由MXN的像素圖像中像素點(diǎn)的密度稱為圖像分辨率8?—幅數(shù)字圖像，常用一個(gè)文件存儲(chǔ)，存儲(chǔ)空間為：字節(jié)數(shù)=(位圖寬度x位圖高度x位圖顏色深度)/89?復(fù)雜指令系統(tǒng)計(jì)算機(jī)(CISC)通過設(shè)置一些功能復(fù)雜的指令，把一些原來由軟件實(shí)現(xiàn)的、常用的功能改用硬件的指令系統(tǒng)實(shí)現(xiàn)，以此來提高計(jì)算機(jī)的執(zhí)行速度精減指令系統(tǒng)計(jì)算機(jī)(RISC)盡量簡化計(jì)算機(jī)指令功能，只保留那些功能簡單、能在一個(gè)節(jié)拍內(nèi)執(zhí)行完成的指令，而把較復(fù)雜的功能用一段子程序來實(shí)現(xiàn)。RISC技術(shù)的精華：通過簡化計(jì)算機(jī)指令功能，使指令的平均執(zhí)行周期減少，從而提高計(jì)算機(jī)的工作主頻，同時(shí)大量使用通用寄存器來提高子程序執(zhí)行的速度尋址方式(不低于5分)立即尋址：由指令直接給出操作數(shù)，在取出指令的同時(shí)也就取出了可以立即使用的操作數(shù)。寄存器尋址：在指令中給出寄存器號，在該寄存器中存放著操作數(shù)。存儲(chǔ)器直接尋址：指令直接給出操作數(shù)地址，根據(jù)該地址可以從主存中讀取操作數(shù)。寄存器間接尋址變址/基址尋址相對尋址：用程序計(jì)數(shù)器PC的內(nèi)容作為基準(zhǔn)地址，指令中給出的形式地址作為位移量，二者相加后形成有效地址。堆棧尋址8086的段尋址數(shù)據(jù)傳輸中的差錯(cuò)檢驗(yàn)奇偶校驗(yàn)碼?在原數(shù)據(jù)信息中增加一位校驗(yàn)位;?然后將原數(shù)據(jù)和得到的相應(yīng)數(shù)據(jù)和校驗(yàn)位一起進(jìn)行存取或傳送；?對存取或傳送得到的相應(yīng)數(shù)據(jù)和校驗(yàn)位，再進(jìn)行一次編碼，求出新的校驗(yàn)位；-最后根據(jù)得到的這個(gè)新的校驗(yàn)位的值，確定是否發(fā)生了錯(cuò)誤。第三章

2.補(bǔ)碼運(yùn)算（計(jì)算題5分）3.溢出判斷方法雙符號位溢出判斷法Sfl十Sf2（也稱為變形補(bǔ)碼）單符號位進(jìn)位溢出判斷法 S十C4.定點(diǎn)乘法（會(huì)計(jì)算）除法浮點(diǎn)數(shù)加減法浮點(diǎn)數(shù)的表示、計(jì)算過程第四章CPU的功能：指令控制、操作控制、時(shí)間控制、數(shù)據(jù)加工CPU主要由運(yùn)算器和控制器兩大部分組成指令周期：取指令、分析指令和執(zhí)行指令4.指令周期：CPU取出并執(zhí)行一條指令的時(shí)間通常用內(nèi)存中讀取一個(gè)指令字的最短時(shí)間來規(guī)定CPU周期時(shí)鐘周期（又稱為節(jié)拍脈沖或T周期，是處理操作的最基本單位指令周期常用若干個(gè)CPU周期數(shù)來表示。一個(gè)CPU周期時(shí)間又包含有若干個(gè)時(shí)鐘周期。T周期指令周期（a）定長CPU周期組成的指令周期時(shí)序信號的作用時(shí)間的約束必須嚴(yán)格，以保證時(shí)間進(jìn)度既不能來得太早，也不能來得太晚。計(jì)算機(jī)的協(xié)調(diào)動(dòng)作需要時(shí)間標(biāo)志，而時(shí)間標(biāo)志則是用時(shí)序信號來體現(xiàn)的。一般，操作控制器發(fā)出的各種控制信號都是時(shí)間因素（時(shí)序信號）和空間因素（部件位置）的函數(shù)?？刂品绞娇刂撇煌僮餍蛄袝r(shí)序信號的方法稱為控制器的控制方式。常用的有同步控制、異步控制、聯(lián)合控制方式，其實(shí)質(zhì)反映了時(shí)序信號的定時(shí)方式。7.微程序設(shè)計(jì)技術(shù)是利用軟件方法來設(shè)計(jì)硬件的一門技術(shù)。微程序控制的基本思想：仿照通常的解題程序的方法，把操作控制信號編成“微指令”，存放到一個(gè)只讀存儲(chǔ)器里。當(dāng)機(jī)器運(yùn)行時(shí)，一條又一條地讀出這些微指令，從而產(chǎn)生全機(jī)所需的各種操作控制信號，使相應(yīng)部件執(zhí)行所規(guī)定的操作。8?微程序控制的計(jì)算機(jī)的一個(gè)CPU周期中，一組實(shí)現(xiàn)一定操作功能的微命令的組合，構(gòu)成一條微指令。微指令序列的集合就稱為微程序。一條機(jī)器指令對應(yīng)一個(gè)微程序，微程序由若干個(gè)微指令序列組成。9?微指令與機(jī)器指令的關(guān)系（1）一條機(jī)器指令對應(yīng)一個(gè)微程序，微程序由若干個(gè)微指令序列組成。即一條機(jī)器指令所完成的操作劃分成若干條指令來完成，由微指令進(jìn)行解釋和執(zhí)行。（2）指令、程序和地址與與內(nèi)存儲(chǔ)器有關(guān)；微指令、微程序和微地址與控制存儲(chǔ)器有關(guān)。微指令周期與CPU周期的關(guān)系在串行方式的微程序控制器中，微指令周期=讀出微指令的時(shí)間+執(zhí)行該微指令的時(shí)間為保證整個(gè)機(jī)器控制信號的同步，可以將一個(gè)微指令周期時(shí)間設(shè)計(jì)得和CPU周期時(shí)間相等。CPU的性能指標(biāo)1）主頻、倍頻、外頻、超頻 主頻=外頻X倍頻2） 內(nèi)存總線速度3）擴(kuò)展總線速度4）工作電壓

5）地址總線寬度決定了CPU可以訪問的物理地址空間6）數(shù)據(jù)總線寬度7）協(xié)處理器8）超標(biāo)量9）L1高速緩存10）采用回寫結(jié)構(gòu)的高速緩存12.流水線CPU概念存儲(chǔ)器體系流水線方式cP取指令指令譯碼計(jì)算機(jī)操作數(shù)取操作數(shù)存儲(chǔ)器體系流水線方式cP取指令指令譯碼計(jì)算機(jī)操作數(shù)取操作數(shù)FIFO指令隊(duì)列算術(shù)邏輯運(yùn)算流水線8086有14個(gè)寄存器，它們都是16位的，這些寄存器按功能可為6類：（1）通用寄存器（4個(gè)）（2）地址指針寄存器（2個(gè)）（3）變址寄存器（2個(gè)）（4）段寄存器（4個(gè)）（5）指令指針寄存器（1個(gè)）（6）標(biāo)志寄存器（1個(gè)）數(shù)據(jù)寄存器用來保存操作數(shù)或運(yùn)算結(jié)果等信息源變址寄存器。在字串操作中，常用SI表示字串的源地址，段地址在DS中。指令指針寄存器IP，它總是保存下一次將要從主存中取出指令的偏移地址程序有時(shí)需根據(jù)上次指令執(zhí)行的結(jié)果，判斷以決定執(zhí)行的方向14.條件標(biāo)志（1） 符號標(biāo)志SF第7位。對帶符號的數(shù)操作時(shí)，若產(chǎn)生一個(gè)負(fù)的結(jié)果，則SF=1,否則為0,當(dāng)算術(shù)、邏輯、移位或循環(huán)移位操作時(shí)，都將影響此位。（2） 零標(biāo)志ZF第6位。當(dāng)運(yùn)算結(jié)果為零時(shí)，ZF=1,結(jié)果非零，則ZF=0。（3） 溢出標(biāo)志OF第11位。當(dāng)帶符號數(shù)算術(shù)運(yùn)算時(shí)，商位溢出，則OF=1,否則為0,它用來作錯(cuò)誤指示4）進(jìn)位標(biāo)志CF第0位。如果算術(shù)指令執(zhí)行完后，最高位產(chǎn)生進(jìn)位或借位，則CF=1,否則CF=O。CF還可保存移位或循環(huán)移位時(shí)移出的一位值，也可給出比較操作的結(jié)果，也可作為乘法結(jié)果的指示器。（5） 輔助進(jìn)位標(biāo)志AF第4位。當(dāng)操作數(shù)第3位產(chǎn)生進(jìn)位或借位時(shí)，AF=1,否則AF=0,這個(gè)標(biāo)志多用于壓縮的十進(jìn)制數(shù)操作。（6） 奇偶標(biāo)志PF第2位。當(dāng)操作結(jié)果含有偶數(shù)個(gè)1時(shí)，PF=1,否則PF=0,這個(gè)標(biāo)志多用于數(shù)據(jù)輸中。狀態(tài)控制標(biāo)志（1） 方向標(biāo)志DF第10位?？捎弥噶铑A(yù)置。當(dāng)DF=0時(shí)，執(zhí)行串操作指令后，變址寄存器自動(dòng)遞增，當(dāng)DF=1時(shí)，則動(dòng)遞減。即該標(biāo)志可控制地址朝增加的方向或減少的方向改變。（2） 中斷允許標(biāo)志IF第9位。當(dāng)用指令置為1時(shí)，則允許8088響應(yīng)中斷請求，若為0時(shí)，則禁止響應(yīng)中斷請求。（3） 跟蹤標(biāo)志TF第8位。當(dāng)置為1時(shí)，則8088處于單步執(zhí)行指令方式，每執(zhí)行一條指令，自產(chǎn)動(dòng)產(chǎn)生一個(gè)類型為1的中斷。物理地址的形成8086CPU的地址線是20位的，這樣最大可尋址空間應(yīng)為220=1MB，其物理地址范圍從00000H?FFFFFH。而8086CPU寄存器都是16位的。那么，這1MB空間如何用16位寄存器表達(dá)呢？根據(jù)要求可把1M字節(jié)地址空間劃成若干邏輯段。每個(gè)邏輯段必須滿足兩個(gè)條件：一是邏輯段的起始地址（簡稱段首址）必須是16的倍數(shù)，這就使段首址的最低4位總為0，高16位正好裝入一個(gè)段寄存器中；二是邏輯段的最大長度為64K,這樣某單元在段內(nèi)的相對位置可用16位段內(nèi)偏移地址表示。在訪問存儲(chǔ)單元時(shí)，CPU可以根據(jù)操作的性質(zhì)和要求，選擇某一適當(dāng)?shù)亩渭拇嫫?，將它里面的?nèi)容左移4位，恢復(fù)段首址原來的值，再與本段中某一待訪問存儲(chǔ)單元的偏移地址相加，則得到該單元的20位物理地址。由于只設(shè)置了4個(gè)段寄存器，因此，CPU在當(dāng)前某一時(shí)刻最多只能訪問4個(gè)段，即當(dāng)前代碼段、當(dāng)前堆棧段、當(dāng)前數(shù)據(jù)段和當(dāng)前附加數(shù)據(jù)段，它們的首址分別由CS、SS、DS、ES給出。代碼段、堆棧段的計(jì)算第五章1．8086/8088內(nèi)部按功能可分為兩大部分：執(zhí)行部件和總線接口部件2．主存地址的形成CPU在某一時(shí)刻可以直接訪問4個(gè)存儲(chǔ)段：一個(gè)代碼段、一個(gè)堆棧段、一個(gè)數(shù)據(jù)段和一個(gè)附加數(shù)據(jù)段，稱為當(dāng)前段。8086設(shè)立了4個(gè)16位的段寄存器用來保存4個(gè)當(dāng)前段的起始基址:代碼段寄存器CS、數(shù)據(jù)段寄存器DS、堆棧段寄存器SS和附加數(shù)據(jù)段寄存器ESo3．80x86尋址方式（重點(diǎn)）匯編語言指令格式 ［標(biāo)號場:］操作場［操作數(shù)場］［;注釋場］指令尋找操作數(shù)存放地址的方式稱為指令的尋址方式。指令尋址方式分與數(shù)據(jù)有關(guān)和與轉(zhuǎn)移地址有關(guān)2種。（1）數(shù)據(jù)類型操作數(shù)：立即數(shù)操作數(shù)、寄存器操作數(shù)、存儲(chǔ)器操作數(shù)、I/O操作數(shù)（2）轉(zhuǎn)移地址類型操作數(shù)：段內(nèi)直接尋址、段內(nèi)間接尋址、段間直接尋址、段間間接尋址跨段的有關(guān)問題當(dāng)要否定默認(rèn)狀態(tài)，到非約定段尋找操作數(shù)時(shí)，必須用跨段前綴指明操作數(shù)的段寄存器名。匯編格式：段寄存器名：操作數(shù)地址數(shù)據(jù)傳送指令通用數(shù)據(jù)傳送指令MOV、PUSH、POP、XCHG累加器專用傳送指令I(lǐng)N、OUT、XLAT地址傳送指令LEA、LDS、LES算術(shù)指令加法指令：ADD、ADC、INC減法指令：SUB、SBB、DEC、NEG、CMP乘法指令：MUL、IMUL除法指令：DIV、IDIV十進(jìn)制調(diào)整指令：DAA、DAS、AAA、AAS、AAM、AAD第六章（編程題）第七章存儲(chǔ)器分類按存儲(chǔ)介質(zhì)分：半導(dǎo)體、磁性材料、光介質(zhì)按存取方式分：順序存取、隨機(jī)存取、直接存取按存儲(chǔ)器的讀寫功能分：只讀、可讀可寫按信息的可保存性分：永久記憶、非永久記憶按存儲(chǔ)器在計(jì)算機(jī)中的功能分：Cache、主存、輔助隨機(jī)存取存儲(chǔ)器（RAM）可按地址訪問其任一個(gè)存儲(chǔ)單元，訪問時(shí)間與地址無關(guān)。都是一個(gè)存取周期。半導(dǎo)體存儲(chǔ)器一般屬于這類存儲(chǔ)器高速緩沖存儲(chǔ)器（Cache）用來存放主存中最活躍部分（正在執(zhí)行的程序和正在使用的數(shù)據(jù)）的副本，也是按地址進(jìn)行隨機(jī)存取。由雙極型半導(dǎo)體組成，存取速度接近CPU的工作速度。雙極型半導(dǎo)體存儲(chǔ)器存取速度快、功耗大、集成度低、價(jià)格較貴。4．存儲(chǔ)器的分級結(jié)構(gòu)（重點(diǎn)）根據(jù)各種存儲(chǔ)器的存儲(chǔ)容量、存取速度和價(jià)格比的不同，將它們按照一定的體系結(jié)構(gòu)組織起來，使所放的程序和數(shù)據(jù)按照一定的層次分布在各種存儲(chǔ)器中。原因：計(jì)算機(jī)應(yīng)用對存儲(chǔ)器要求的矛盾、存儲(chǔ)器訪問的局部性、命中率和訪問周期5.命中率在層次結(jié)構(gòu)的存儲(chǔ)系統(tǒng)中，某一級的命中率是指對該級存儲(chǔ)器來說，要訪問的信息正好在這一級中的概率，即命中的訪問次數(shù)與總訪問次數(shù)之比。命中率和訪問周期訪問效率e=TAl/TA=l/（r+（l-r）H）提高e可以從r和H兩個(gè)方面入手：提高H,即擴(kuò)充最高一級存儲(chǔ)器的容量。但是這要付出很高的代價(jià)。降低r，即相鄰兩級存儲(chǔ)器間的速度差異不可太大。存儲(chǔ)位：最小的存儲(chǔ)單位,或稱為存儲(chǔ)元。存儲(chǔ)單元：由若干個(gè)存儲(chǔ)元組成。存儲(chǔ)容量：可以容納的存儲(chǔ)單元總數(shù)量存儲(chǔ)時(shí)間（又稱訪問時(shí)間）Tl 是從啟動(dòng)一次存儲(chǔ)操作到完成該操作所用的時(shí)間。存取周期Tm是指兩次連續(xù)地訪問主存操作之間所需要的最短時(shí)間存儲(chǔ)器帶寬BmBm又稱數(shù)據(jù)傳輸率，是指每秒鐘訪問的二進(jìn)制位的數(shù)目。通常以MBps或GBps表示。計(jì)算方法為： Bm=H作頻率X位寬/8Xn其中，n為時(shí)鐘脈沖上下沿傳輸系數(shù)，DDR的系數(shù)為2。字位擴(kuò)展（重點(diǎn)）1）位擴(kuò)展法使用8KX1的RAM芯片組成8KX8位的存儲(chǔ)器？

87VO6I/O5I/OI/O3I/O2I/OI/O每條數(shù)據(jù)線有一個(gè)負(fù)載每條地址線有8個(gè)負(fù)載87VO6I/O5I/OI/O3I/O2I/OI/O每條數(shù)據(jù)線有一個(gè)負(fù)載每條地址線有8個(gè)負(fù)載CPU8KX1VO2）字?jǐn)U展法僅在字向擴(kuò)充，而位數(shù)不變。將芯片的地址線、數(shù)據(jù)線、讀/寫控制線并聯(lián)，由片選信號來區(qū)分各片地址，片選信號端連接到選片譯碼器的輸出端。例如，用16KX8位的芯片，采用字?jǐn)U展法組成64KX8位的存儲(chǔ)器。3）字位同時(shí)擴(kuò)展法若使用LXK位的芯片組成MXN位的存儲(chǔ)器（LvM,KvN）,需要（M/L）X（N/K）個(gè)芯片。高速存儲(chǔ)器（簡答）CPU和主存之間存在速度差，可通過以下途徑加速CPU和存儲(chǔ)器之間的有效傳輸：（1） 主存采用更高速的技術(shù)來縮短讀出時(shí)間，或加長存儲(chǔ)器的字長。（2） 在CPU和主存儲(chǔ)器之間插入一個(gè)高速緩沖存儲(chǔ)器（cache）以縮短讀出時(shí)間。（3） 采用并行操作的雙端口存儲(chǔ)器。（4）在每個(gè)存儲(chǔ)器周期存取幾個(gè)字。多體交叉存儲(chǔ)器連續(xù)地址分布在相鄰的不同存儲(chǔ)體內(nèi)，理想情況下如果程序段和數(shù)據(jù)塊都是連續(xù)地在主存中存放或讀取，將大大提高主存的訪問速度。但當(dāng)遇到程序轉(zhuǎn)移或隨機(jī)訪問少量數(shù)據(jù)，訪問地址就不一定均勻地分布在多個(gè)存儲(chǔ)模塊之

間，這樣就會(huì)產(chǎn)生存儲(chǔ)器沖突而降低了使用率，所以M個(gè)交叉模塊的使用率是變化的，大約在1和M之間。12.相聯(lián)存儲(chǔ)器基本原理按所存數(shù)據(jù)字的全部內(nèi)容或部分內(nèi)容進(jìn)行查找（或檢索）而不按地址訪問。相聯(lián)存儲(chǔ)器：其中任一存儲(chǔ)項(xiàng)都可以直接用該項(xiàng)的內(nèi)容作為地址來存取的存儲(chǔ)器。關(guān)鍵字：選作存儲(chǔ)器尋址的字段，簡稱為鍵。相聯(lián)存儲(chǔ)器中的項(xiàng)的格式：KEY，DATAKEY是地址，DATA是讀寫信息。13.Cache的功能與基本原理（重點(diǎn)）目的：解決CPU和主存之間的速度匹配問題。功能:將CPU當(dāng)前快要用到的部分?jǐn)?shù)據(jù)塊由主存復(fù)制到容量小、速度快的Cache中,由Cache向CPU直接提供它所需要的數(shù)據(jù)。Cache存儲(chǔ)器介于CPU和主存之間，它的工作速度快于主存，全部功能由硬件實(shí)現(xiàn)。Cache內(nèi)部是用與主存內(nèi)部同樣大小的塊組成，塊內(nèi)字節(jié)數(shù)與主存相同。每一塊外加有一個(gè)標(biāo)記，指明它是主存的哪一塊的副本。當(dāng)CPU有存儲(chǔ)請求時(shí)，將要訪問的地址送到CAM中°CAM指出要訪問的字W是否在Cache中。若在，則將W從Cache送到CPU；若不在，則將地址送到主存，把W從主存?zhèn)魉偷紺PU,同時(shí)把包含W的一頁主存內(nèi)容送入Cache，替換最近最少使用（LRU）的頁面。14.替換策略LRU算法把近期最少使用的頁替換出去。優(yōu)點(diǎn)：建立在合理的假設(shè)之上，即當(dāng)前最少使用的頁很可能也是未來訪問最少的頁。缺點(diǎn)：需隨時(shí)記錄Cache中各頁的使用情況，以便確定那個(gè)字塊是近期最少使用的字塊。用硬件實(shí)現(xiàn)比較麻煩，經(jīng)常采用修改型LRU算法。LRU替換算法的平均命中率比FIFO要高，并且當(dāng)分組容量加大時(shí)，能提高LRU替換算法的命中率。15.虛擬存儲(chǔ)器（重點(diǎn)）基本概念一個(gè)容量非常大的存儲(chǔ)器的邏輯模型，不是任何實(shí)際的物理存儲(chǔ)器。它借助磁盤等輔助存儲(chǔ)器來擴(kuò)大主存容量，使之為更大或更多的程序所使用。有了虛擬存儲(chǔ)器，用戶無需考慮所編程序在主存中是否放得下或放在什么位置等問題。虛擬存儲(chǔ)器指的是主存—輔存層次。由負(fù)責(zé)信息劃分以及主存—輔存之間信息調(diào)動(dòng)的輔助硬件和操作系統(tǒng)中的存儲(chǔ)管理軟件所組成的存儲(chǔ)體系。段式虛擬存儲(chǔ)器頁式虛擬存儲(chǔ)器第八章總線信息傳輸方式四種基本方式：串行、并行、復(fù)合傳輸、消息傳輸。電氣特性總線有單向傳輸（單工）和雙向傳輸（雙工）兩種。同步方式：即傳輸周期或總線周期是固定的，嚴(yán)格按照系統(tǒng)時(shí)鐘來統(tǒng)一定時(shí)主、從模塊之間的傳輸操作。異步方式：采用應(yīng)答方式，允許從模塊調(diào)整響應(yīng)時(shí)間。多路復(fù)用：一條線做多種用途，即某一時(shí)刻該線上傳輸?shù)氖堑刂沸盘?，另一時(shí)刻傳輸?shù)氖菙?shù)據(jù)或命令。串行傳輸數(shù)據(jù)的傳輸在一條線路上按位進(jìn)行。串行傳輸時(shí)，被傳輸?shù)臄?shù)據(jù)需要在發(fā)送設(shè)備和接收設(shè)備中進(jìn)行并行與串行間的變換。在信息傳輸信道中，攜帶數(shù)據(jù)信息的信號單元稱為碼元，每秒通過信道傳輸?shù)拇a元數(shù)為碼元傳輸速率，簡稱波特率。并行傳輸對每個(gè)數(shù)據(jù)位都需要單獨(dú)一條傳輸線，所有的數(shù)據(jù)位同時(shí)進(jìn)行傳輸?？梢詾槊總€(gè)控制信號設(shè)置一條信號線。總線仲裁問題的解決以優(yōu)先級（又稱優(yōu)先權(quán)）的概念為基礎(chǔ)。三種常見總線分配優(yōu)先級技術(shù)：串聯(lián)、并聯(lián)和循環(huán)。同步通信（重點(diǎn)）所有的設(shè)備都從同一個(gè)公共的時(shí)鐘信號中獲得定時(shí)信息。一定頻率的時(shí)鐘信號線定義了等間隔的時(shí)段，每一個(gè)時(shí)間段定義了一個(gè)總線周期。異步通信在CPU和設(shè)備之間使用“就緒”(ready)和“應(yīng)答”(acknowledge)兩條“握手信號”。周期時(shí)間不固定，每個(gè)操作步驟都用一個(gè)信號表示。根據(jù)握手信號的相互作用，異步通信可有非互鎖、半互鎖和全互鎖三種方式9.USB10.總線4個(gè)階段(簡答)總線完成1次數(shù)據(jù)傳輸周期，一般分為4個(gè)階段：申請階段：當(dāng)系統(tǒng)總線上有多個(gè)主模塊時(shí)，需要使用總線的主模塊要提出申請，由總線仲裁機(jī)構(gòu)確定把下一個(gè)傳輸周期的總線使用權(quán)授權(quán)給哪個(gè)模塊。尋址階段：取得總線使用權(quán)的主模塊通過總線發(fā)出本次打算訪問的從模塊的存儲(chǔ)器地址或I/O端口地址及有關(guān)命令，使參與本次傳輸?shù)膹哪K開始啟動(dòng)。傳數(shù)階段：主從模塊和從模塊之間進(jìn)行數(shù)據(jù)傳輸，數(shù)據(jù)由源模塊發(fā)出，經(jīng)數(shù)據(jù)總線流入目的模塊。結(jié)束階段：主從模塊的有關(guān)信息均從系統(tǒng)總線上撤除，讓出總線。第九章數(shù)據(jù)在微處理器與I/O設(shè)備之間的信息傳輸類似于微處理器與存儲(chǔ)器之間的情況，也是分為送地址碼、送數(shù)據(jù)(或等待數(shù)據(jù))、等待完成回答(或讀數(shù)據(jù))三步。對于I/O,必須考慮2個(gè)問題：I/O設(shè)備如何與微處理器相連，以進(jìn)行數(shù)據(jù)、狀態(tài)和控制信號的轉(zhuǎn)換；CPU如何尋址相應(yīng)的I/O設(shè)備，以實(shí)現(xiàn)與該設(shè)備之間的通信。3.I/O接口的功能：控制：用程序控制外設(shè)的啟動(dòng)和關(guān)閉等；緩沖：補(bǔ)償各種外設(shè)在速度上的差異；狀態(tài)：提供給CPU外設(shè)的信息；轉(zhuǎn)換：完成并-串和串-并轉(zhuǎn)換；中斷：當(dāng)外設(shè)請求CPU服務(wù)時(shí)，接口發(fā)一個(gè)中斷請求信號到CPU。信息交換方式程序傳送方式特點(diǎn)：I/O過程完全處于CPU指令控制下，即外設(shè)的有關(guān)操作（如啟、停、傳送開始等）都要由CPU指令指定。典型情況下，I/O操作在CPU寄存器與外部設(shè)備（或接口）的數(shù)據(jù)緩沖寄存器間進(jìn)行，I/O設(shè)備不直接訪問主存。（1）無條件傳送方式其實(shí)質(zhì)是用程序來定時(shí)同步地傳送數(shù)據(jù)，即同步傳送方式。（2）查詢傳送方式通過在專門的查詢程序中安排相應(yīng)的I/O指令，由這些指令直接從I/O接口中取得外設(shè)和接口的狀態(tài)（如就緒、忙、完成等），根據(jù)這些狀態(tài)控制外設(shè)和主機(jī)的信息交換。只有一臺(tái)外設(shè)時(shí)，CPU要定時(shí)地對這臺(tái)設(shè)備的狀態(tài)進(jìn)行查詢。有多臺(tái)外設(shè)時(shí)，CPU一般是循環(huán)地逐一進(jìn)行詢問査詢方式還要取決于I/O設(shè)備本身以及該設(shè)備是否能夠獨(dú)立啟動(dòng)I/O。CPU與外部設(shè)備只能串行工作。CPU的大量時(shí)間都處于空閑、等待狀態(tài)，系統(tǒng)的效率較低。中斷傳送方式（重點(diǎn)）（簡答題）僅當(dāng)I/O設(shè)備數(shù)據(jù)準(zhǔn)備就緒之后，才向CPU發(fā)出中斷請求的信號。此時(shí)，CPU才暫停執(zhí)行主程序，而轉(zhuǎn)去執(zhí)行為外圍設(shè)備服務(wù)的中斷服務(wù)程序，待處理完畢之后，又返回到被中斷了的主程序繼續(xù)執(zhí)行。多重中斷處理是指在處理某一個(gè)中斷過程中又發(fā)生了新的中斷，即中斷一個(gè)服務(wù)程序的執(zhí)行，又轉(zhuǎn)去執(zhí)行新的中斷處理。這種現(xiàn)象也稱為中斷嵌套。DMA小結(jié)與中斷控制相比，DMA控制有如下特點(diǎn)：中斷方式是通過程序切換進(jìn)行，CPU要停止執(zhí)行現(xiàn)行程序轉(zhuǎn)去執(zhí)行中斷服務(wù)子程序，在這一段時(shí)間內(nèi)，CPU只為外設(shè)服務(wù)。DMA控制是硬件切換，CPU不直接干預(yù)數(shù)據(jù)交換過程，只是在開始和結(jié)束時(shí)借用一點(diǎn)CPU的時(shí)間，提高了CPU的利用率，系統(tǒng)的并行性較高。對中斷的響應(yīng)只能在一條指令執(zhí)行完成時(shí)進(jìn)行，而對DMA的響應(yīng)可以在指令周期的任何一個(gè)機(jī)器周期（存取周期）結(jié)束時(shí)進(jìn)行。中斷具有對異常事件的處理能力，而DMA模式主要用于需要大批量數(shù)據(jù)傳送的系統(tǒng)中，可以提高數(shù)據(jù)吞吐量。CPU將I/O操作方式與內(nèi)容存入主存，用命令通知IOP并由IOP獨(dú)立地管理I/O操作，需要時(shí)，CPU可對IOP進(jìn)行檢測，終止IOP操作。通道的功能是通過解釋并執(zhí)行由它特有的通道指令組成的通道程序?qū)崿F(xiàn)對外部設(shè)備的控制。DMA直接依靠硬件進(jìn)行管理，只能實(shí)現(xiàn)簡單的數(shù)據(jù)傳送。隨著系統(tǒng)配置的I/O設(shè)備的不斷增加，輸入輸出操作日益繁忙，為此要求CPU不斷地對各個(gè)DMA進(jìn)行預(yù)置。這樣，CPU用于管理輸入輸出的開銷亦日益增加。為了減輕CPU負(fù)擔(dān)，I/O控制部件又把諸如選設(shè)備、切