IC測試儀測試方案通信電子運營商及廠商資料

達要求。7．I/O繼電器測試方案同Pattern測試數(shù)據(jù)一樣輸出端口，然后用精細電表測試PMUforce達要求。7．I/O繼電器測試方案同Pattern測試數(shù)據(jù)一樣輸出端口，然后用精細電表測試PMUforce輸出口電壓或電流FPGA1里面的FIFO在這幾個信號的作用下，開場向下發(fā)送數(shù)PCI-.wordzl..--.板卡，它由PCI9054，F(xiàn)一、軟件調(diào)試二、軟硬件通信測試方案三、測試儀功能測試方案壓電流，同樣，可使用外接精細電流/電壓源對PMU測試端口施加2的通信方案，就是基于相對簡單的寫過程來進展的。我們在FPG一個奇偶校驗電路。對壓電流，同樣，可使用外接精細電流/電壓源對PMU測試端口施加2的通信方案，就是基于相對簡單的寫過程來進展的。我們在FPG一個奇偶校驗電路。對FPGA1里面的FIFO我們利用ADS#發(fā)送到PCI9054的LINT#端，引起PCI9054向PC2007年7月一、軟件調(diào)試測試儀軟件是基于VC++6.0設(shè)計生成的基于Windows2000的視窗軟件平臺，#端，當PCI9054檢測到LINT#被之后，就向PCI一端I#端，當PCI9054檢測到LINT#被之后，就向PCI一端I的中斷INTA#，然后PC機重新發(fā)送數(shù)據(jù)。※后期的測試方案測試卡上的數(shù)據(jù)準備完畢之后即發(fā)出一個中斷信號interrup號，當它為高時為寫，為低時為讀。時鐘信號。通過它來控制數(shù)據(jù)長調(diào)試目標：對讀回的測試結(jié)果進展譯碼，實時顯示測試結(jié)果，存儲設(shè)計偶校驗〕DP[3：0]，它跟數(shù)據(jù)一起發(fā)送到FPGA1里面的F測試卡上的數(shù)據(jù)準備完畢之后即發(fā)出一個中斷信號偶校驗〕DP[3：0]，它跟數(shù)據(jù)一起發(fā)送到FPGA1里面的F測試卡上的數(shù)據(jù)準備完畢之后即發(fā)出一個中斷信號interrup調(diào)控制。2.PCI通信函數(shù)調(diào)試手段：軟硬件調(diào)試。調(diào)試目標：對CI9054為總線上的主設(shè)備時，表示在總線上讀的數(shù)據(jù)有效或者二、軟硬件通信測試方案器控制口施加控制信號，用電表測試兩端電阻大小，根據(jù)電阻的大小一個偶校驗電路，用了檢測數(shù)據(jù)是否出錯。如果出錯那么發(fā)出錯誤信誤，那么數(shù)據(jù)繼續(xù)往下傳遞。由于32位數(shù)據(jù)中有數(shù)據(jù)也有地址，這試卡向PC傳數(shù)據(jù)〕我們所設(shè)計的中期的測試FPGA1器控制口施加控制信號，用電表測試兩端電阻大小，根據(jù)電阻的大小一個偶校驗電路，用了檢測數(shù)據(jù)是否出錯。如果出錯那么發(fā)出錯誤信誤，那么數(shù)據(jù)繼續(xù)往下傳遞。由于32位數(shù)據(jù)中有數(shù)據(jù)也有地址，這試卡向PC傳數(shù)據(jù)〕我們所設(shè)計的中期的測試FPGA1與FPGA板卡，它由PCI9054，F(xiàn)PGA1，電平位移電路，邏輯組合電路以及局部LVDS電FPGA1的，F(xiàn)PGA1與FPGA2的通信以及FPGA2與測試卡的通信。通信的過程FO中。與寫過程相對應(yīng)的，PCI9054與測試卡產(chǎn)生相應(yīng)的讀時顯示調(diào)試手段：軟件調(diào)試。調(diào)試目標：對讀回的測試結(jié)果進展譯碼標：調(diào)用PCI通信系統(tǒng)，將待測工程指令程序下載至測試儀，調(diào)用有個測試內(nèi)容就是，從讀寫過程的原理圖可以看出其中的ERRO信FO中。與寫過程相對應(yīng)的，PCI9054與測試卡產(chǎn)生相應(yīng)的讀時顯示調(diào)試手段：軟件調(diào)試。調(diào)試目標：對讀回的測試結(jié)果進展譯碼標：調(diào)用PCI通信系統(tǒng)，將待測工程指令程序下載至測試儀，調(diào)用有個測試內(nèi)容就是，從讀寫過程的原理圖可以看出其中的ERRO信與FPGA1的通信就即可。首先我們必須了解它們之間有哪些信號的聯(lián)接以及各前期主要調(diào)試PC與PCI9054，以及PCI9054與FPGA1的通信。測試卡向PC機傳送數(shù)據(jù)個讀的操作。對于ERRO信號和interrupt信號產(chǎn)生時，分測試儀資源設(shè)置和測試程序生成局部。測試儀資源設(shè)置局部調(diào)試手生產(chǎn)界面，分待測工程選擇、待測工程運行、芯片測試狀態(tài)實時顯示生成對應(yīng)于測試儀的測試指令程序g個讀的操作。對于ERRO信號和interrupt信號產(chǎn)生時，分測試儀資源設(shè)置和測試程序生成局部。測試儀資源設(shè)置局部調(diào)試手生產(chǎn)界面，分待測工程選擇、待測工程運行、芯片測試狀態(tài)實時顯示生成對應(yīng)于測試儀的測試指令程序g。3.ADS#BLAST#LW/R#LCLKLBE1#使能LD[7：0]。CCS#READY#LSERR#總線從PCI9054讀時以及PCI9054向本地總線寫時2的通信方案，就是基于相對簡單的寫過程來進展的。我們在FPG一個偶校驗電路，用了檢測數(shù)據(jù)是否出錯。如果出錯那么發(fā)出錯誤信偶校驗〕DP[3：0]，它跟數(shù)據(jù)一起發(fā)送到FPGA1里面的F段：軟件調(diào)試。調(diào)試目標：集成資源設(shè)置圖形窗口，完成原TR602的通信方案，就是基于相對簡單的寫過程來進展的。我們在FPG一個偶校驗電路，用了檢測數(shù)據(jù)是否出錯。如果出錯那么發(fā)出錯誤信偶校驗〕DP[3：0]，它跟數(shù)據(jù)一起發(fā)送到FPGA1里面的F段：軟件調(diào)試。調(diào)試目標：集成資源設(shè)置圖形窗口，完成原TR60中斷〔只有在READY#有效時才行〕圖2-2奇偶校驗位的產(chǎn)生WAIT#LINE#特截取了關(guān)于積偶校驗以及LOCAL端的中斷引起PCI端中斷的時序圖來加以說偶校驗〕DP[3：0]，它跟數(shù)據(jù)一起發(fā)送到FPGA1里面的F來確定繼電器是否開關(guān)正確。8．雙PMU協(xié)作、模擬總線、PMUA1中先經(jīng)過一奇偶校驗電路，如果檢測有錯就發(fā)出錯誤信號ERR到最后一個數(shù)據(jù)周期，下一個周期完畢本次突發(fā)傳輸。讀/偶校驗〕DP[3：0]，它跟數(shù)據(jù)一起發(fā)送到FPGA1里面的F來確定繼電器是否開關(guān)正確。8．雙PMU協(xié)作、模擬總線、PMUA1中先經(jīng)過一奇偶校驗電路，如果檢測有錯就發(fā)出錯誤信號ERR到最后一個數(shù)據(jù)周期，下一個周期完畢本次突發(fā)傳輸。讀/寫選擇信積偶校驗位，如圖中的DP0與DP1。起一個PCI的中斷INTA#來向PC機發(fā)起中斷。了解了主要的通訊信號之后，接下來就是如何檢測PC機與FPGA1的通信存儲器，我們可以借用前面所設(shè)計的程序在FPGA1里面設(shè)計一個存儲器。在這圖2-3本地中斷引起PCI端的中斷里我們先做Single傳輸?shù)膶嶒?，我們利用PLX公司所開發(fā)的軟件PLXMON將測試卡上的數(shù)據(jù)準備完畢之后即發(fā)出一個中斷信號interrupLW/R#LCLKLBE[3：測試卡上的數(shù)據(jù)準備完畢之后即發(fā)出一個中斷信號interrupLW/R#LCLKLBE[3：0]#功能地址選通信號，有效時軟件上定時讀和寫的時間，在規(guī)定的時間內(nèi)讀或者在規(guī)定的時間內(nèi)寫并可存儲為project.test；測試程序生成局部-.wo測試FPGA1與FPGA2的通信是否正常。PCI9054、FPGA1的通信，以及FPGA1與FPGA2的通信，所以這個時期的任務(wù)要求設(shè)定I/O端口，將PMU電壓或電流送到模擬總線或本地測試電壓/電流鼓勵，由A/D轉(zhuǎn)換將數(shù)據(jù)通過FEB控制FPGA經(jīng)P壓電流，同樣，可使用外接精細電流/電壓源對PMU測試端口施加要求設(shè)定I/O端口，將PMU電壓或電流送到模擬總線或本地測試電壓/電流鼓勵，由A/D轉(zhuǎn)換將數(shù)據(jù)通過FEB控制FPGA經(jīng)P壓電流，同樣，可使用外接精細電流/電壓源對PMU測試端口施加測試儀進展寫操作，下載測試工程程序，返回標志字至測試控制函數(shù)FPGA1中設(shè)計了一個異步的FIFO。下面先來討論一下關(guān)于異步FIFO的設(shè)計。局部。待測工程選擇調(diào)試手段：軟件調(diào)試。調(diào)試目標：能在用戶指定．2后臺函數(shù)調(diào)試1.測試控制函數(shù)調(diào)試手段：軟件調(diào)試。調(diào)試目標選擇并顯示測試報告文件、map文件及位圖文件。5.幫助界面調(diào)位DP[3：0]，然后經(jīng)過LVDS傳遞到FPGA1里面的局部。待測工程選擇調(diào)試手段：軟件調(diào)試。調(diào)試目標：能在用戶指定．2后臺函數(shù)調(diào)試1.測試控制函數(shù)調(diào)試手段：軟件調(diào)試。調(diào)試目標選擇并顯示測試報告文件、map文件及位圖文件。5.幫助界面調(diào)位DP[3：0]，然后經(jīng)過LVDS傳遞到FPGA1里面的FI〔2〕LVDS工作原理由于兩塊板卡的連線的距離長，考慮到信號有可能被衰減，特采用了LVDS技術(shù)來傳輸數(shù)據(jù)?，F(xiàn)對LVDS技術(shù)作一個簡單的介紹。的驅(qū)動電流將流經(jīng)100歐的終端電阻在接收器輸入端產(chǎn)生約350mA的電壓，當驅(qū)動狀態(tài)反轉(zhuǎn)時，流經(jīng)電阻的電流改變，于是在接收端產(chǎn)生一個有效的“0或圖2-7LVDS工作原理示意圖CI9054為總線上的主設(shè)備時，表示在總線上讀的數(shù)據(jù)有效或者通信測試方案在PMUCI9054為總線上的主設(shè)備時，表示在總線上讀的數(shù)據(jù)有效或者通信測試方案在PMU、程控電源、I/O繼電器測試通過之后，可據(jù)。數(shù)據(jù)經(jīng)過LVDS傳輸?shù)紽PGA2。在FPGA2里面設(shè)計了t，傳遞到PCI9054的LINT#端從而引起INTA#的中數(shù)據(jù)經(jīng)過LVDS傳輸?shù)紽PGA2。在FPGA2里面設(shè)計了一個偶校驗電路，用了檢測數(shù)據(jù)是否出錯。如果出錯那么發(fā)出錯誤信號ERRO往回傳，經(jīng)FPGA1傳起INTA#，PC機接到中斷后重新發(fā)起數(shù)據(jù)。S電路組成。從圖2-1可以看出此通信通路涉及到S電路組成。從圖2-1可以看出此通信通路涉及到PC與PCI9ense回收到FPGA中，然后通過PCI通信回送結(jié)果至PC。鐘不一樣，所以這就涉及到了異步通信的問題。我們在-.word對整個模擬參數(shù)測試系統(tǒng)進展整體測試。施加的測試電壓及電流由PWr_clkWr_clkRd_enWr_enILVDSERRO邏輯組合電路Rd_en電平位移ERROPCI9054測試卡積偶校驗電路FPGA2FPGA1譯碼電路控制電路LVDSLVDS2LVDSREADY#Rd_enINTA#ERROPCLINT#ADS#FOF我們所設(shè)計的中期的測試FPGA1與FPGA2的通信方案，就是基于相對簡單的寫過程來進展的。我們在FPGA1里面設(shè)計一個異步FIFO，F(xiàn)PGA2里面設(shè)計對FPGA1里面的FIFO我們利用ADS#信產(chǎn)生的寫使能以用測試卡產(chǎn)生的斷，當PC機接收到中斷之后即接收數(shù)據(jù)。在FPGA2斷，當PC機接收到中斷之后即接收數(shù)據(jù)。在FPGA2中設(shè)計了一位DP[3：0]，然后經(jīng)過LVDS傳遞到FPGA1里面的FI達要求。7．I/O繼電器測試方案同Pattern測試數(shù)據(jù)一樣號ERRO往回傳，經(jīng)FPGA1傳遞到PCI9054的LINT如圖2-1所示，當測試卡上的數(shù)據(jù)準備完畢之后即發(fā)出一個中斷信號產(chǎn)生偶校驗位DP[3：0]，然后經(jīng)過LVDS傳遞到FPGA1里面的FIFO中。與寫出錯誤信號ERRO，如果沒錯就繼續(xù)從FIFO傳遞到PCI9054，由于PCI9054自有偶校驗，當檢測到數(shù)據(jù)有錯時，就向LOCAL端發(fā)出LSERR#信號〔也就是偶LINT#端口，從而可能異致PC機可能分辨不出到底是哪個信號引發(fā)的中斷。通信測試方案在PMU、程控電源、I/O繼電器測試通過之后，可度。LBE3#使能LD[31：24]，LBE2#使能LD[2O，如果沒錯就繼續(xù)從FIFO通信測試方案在PMU、程控電源、I/O繼電器測試通過之后，可度。LBE3#使能LD[31：24]，LBE2#使能LD[2O，如果沒錯就繼續(xù)從FIFO傳遞到PCI9054，由于PCI件、位圖文件。4.報表輸出界面調(diào)試手段：軟件調(diào)試。調(diào)試目標：三、測試儀功能測試方案的相應(yīng)端口人為的施加鼓勵，觀察PC端數(shù)據(jù)接收情況。此平臺可測試PC與測分測試儀資源設(shè)置和測試程序生成局部。測試儀資源設(shè)置局部調(diào)試手GA1的通道之后，接下來的任務(wù)就是測試FPGA1與FPGA2致PC機可能分辨不出到底是哪個信號引發(fā)的中斷。我們在這里設(shè)計第2節(jié)〕提供測試儀是否運行測試程序的控制標志。芯片測試狀態(tài)實分測試儀資源設(shè)置和測試程序生成局部。測試儀資源設(shè)置局部調(diào)試手GA1的通道之后，接下來的任務(wù)就是測試FPGA1與FPGA2致PC機可能分辨不出到底是哪個信號引發(fā)的中斷。我們在這里設(shè)計第2節(jié)〕提供測試儀是否運行測試程序的控制標志。芯片測試狀態(tài)實在測試儀開發(fā)后期將采用生產(chǎn)測試方法，其測試平臺的根本構(gòu)成為PC機、在上述FPGA通信系統(tǒng)完全通過之后，可將內(nèi)存電路接入到FPGA測試板卡的輸出端口，利用FPGA通信將數(shù)據(jù)寫入到內(nèi)存當中，再通過FPGA程序讀取內(nèi)誤，那么數(shù)據(jù)繼續(xù)往下傳遞。由于32位數(shù)據(jù)中有數(shù)據(jù)也有地址，這-.wordzl..--.后期的測試方案主要是針對讀過程來進A1中先經(jīng)過一奇偶校驗電路，如果檢測有錯就發(fā)出錯誤信號ERR的目錄下選定待測工程。待測工程運行調(diào)試手段：軟件調(diào)試。調(diào)試目誤，那么數(shù)據(jù)繼續(xù)往下傳遞。由于32位數(shù)據(jù)中有數(shù)據(jù)也有地址，這-.wordzl..--.后期的測試方案主要是針對讀過程來進A1中先經(jīng)過一奇偶校驗電路，如果檢測有錯就發(fā)出錯誤信號ERR的目錄下選定待測工程。待測工程運行調(diào)試手段：軟件調(diào)試。調(diào)試目在單個內(nèi)存測試通過之后，可進展多內(nèi)存測試。由總線控制系統(tǒng)選擇每個FEB板卡的地址，確定來自PCI通信系統(tǒng)的數(shù)據(jù)能準確地寫入到指定的PEB板卡內(nèi)存當中，同樣，儲存在PEB板載內(nèi)存上的測試結(jié)果也由PCI通信系統(tǒng)回送首先發(fā)送指定的PEB板卡地址至中線，將指定PEB內(nèi)存接入總線，準備數(shù)據(jù)發(fā)通過通信板卡上的FPGA總線控制程序，將不同的數(shù)據(jù)寫入到不同地址的內(nèi)存。-.wordzl.-.wordzl.-.wordzl.-.IFO中。這時PCI9054的ADS#信號產(chǎn)生一個寫使能信號的測試方案來檢測。-.wordzl.-.wordzl..--并可存儲為project.test；測試程序生成局部-.wo。-.wordzl.-.wordzl.-.wordzl.-.IFO中。這時PCI9054的ADS#信號產(chǎn)生一個寫使能信號的測試方案來檢測。-.wordzl.-.wordzl..--并可存儲為project.test；測試程序生成局部-.wo數(shù)據(jù)輸出指定的測試波形，并將測試結(jié)果回送到本地內(nèi)存中，換句話說，PEB板是將接收到的數(shù)據(jù)和指令具體翻譯為用于測試的信號。所以PEB只應(yīng)與本地內(nèi)存發(fā)生交互，而不應(yīng)干預(yù)通信系統(tǒng)?？墒褂玫腇PGA通用開發(fā)板，在PC中人添加回收信號，測試FPGA內(nèi)部的期望響應(yīng)和實際響應(yīng)比擬功能是否正確。圖3-4PEB主控制功能測試內(nèi)存對接，對整個系統(tǒng)進展測試，從PC向PEB本地內(nèi)存發(fā)送數(shù)據(jù)，由FPGA寫使能信號，以及讀寫使能時鐘來控制FIFO。數(shù)據(jù)傳遞到FPGern測試而言相對較為獨立，可參照模擬測試儀工程中的相關(guān)模塊-.wordzl.圖2-4PCITargetSingleWr偶校驗〕DP[3：0]，它跟數(shù)據(jù)一起發(fā)送到FPGA1里面的F圖3-5帶本地內(nèi)存的PEB寫使能信號，以及讀寫使能時鐘來控制FIFO。數(shù)據(jù)傳遞到FPGern測試而言相對較為獨立，可參照模擬測試儀工程中的相關(guān)模塊-.wordzl.圖2-4PCITargetSingleWr偶校驗〕DP[3：0]，它跟數(shù)據(jù)一起發(fā)送到FPGA1里面的F圖3-5帶本地內(nèi)存的PEB主控制功能測試程控電源為模擬模塊，可通過FPGA開發(fā)板對程控電源的D/A轉(zhuǎn)換器寫入E818端口供電，用示波器測試E818輸出，確定E818端口能輸出指定電平的測振蕩器僅為PEB系統(tǒng)提供時鐘信號，可采用普通晶振實現(xiàn)，利用示波器可雜的，為了測試各局部是否滿足相應(yīng)的功能，特制定了前、中、后期一個奇偶校驗電路。對FPGA1里面的雜的，為了測試各局部是否滿足相應(yīng)的功能，特制定了前、中、后期一個奇偶校驗電路。對FPGA1里面的FIFO我們利用ADS#作之后即可根據(jù)所讀的不同數(shù)據(jù)執(zhí)