電路常識(shí)性名詞概念解釋

-.z.電路常識(shí)性概念電路常識(shí)性概念〔1〕-輸入、輸出阻抗1、輸入阻抗

輸入阻抗是指一個(gè)電路輸入端的等效阻抗。在輸入端上加上一個(gè)電壓源U，測(cè)量輸入端的電流I，則輸入阻抗Rin=U/I。你可以把輸入端想象成一個(gè)電阻的兩端，這個(gè)電阻的阻值，就是輸入阻抗。

輸入阻抗跟一個(gè)普通的電抗元件沒(méi)什么兩樣，它反映了對(duì)電流阻礙作用的大小。

對(duì)于電壓驅(qū)動(dòng)的電路，輸入阻抗越大，則對(duì)電壓源的負(fù)載就越輕，因而就越容易驅(qū)動(dòng)，也不會(huì)對(duì)信號(hào)源有影響；而對(duì)于電流驅(qū)動(dòng)型的電路，輸入阻抗越小，則對(duì)電流源的負(fù)載就越輕。因此，我們可以這樣認(rèn)為：如果是用電壓源來(lái)驅(qū)動(dòng)的，則輸入阻抗越大越好；如果是用電流源來(lái)驅(qū)動(dòng)的，則阻抗越小越好〔注：只適合于低頻電路，在高頻電路中，還要考慮阻抗匹配問(wèn)題。另外如果要獲取最大輸出功率時(shí)，也要考慮阻抗匹配問(wèn)題。〕2、輸出阻抗

無(wú)論信號(hào)源或放大器還有電源，都有輸出阻抗的問(wèn)題。輸出阻抗就是一個(gè)信號(hào)源的阻。本來(lái)，對(duì)于一個(gè)理想的電壓源〔包括電源〕，阻應(yīng)該為0，或理想電流源的阻抗應(yīng)當(dāng)為無(wú)窮大。輸出阻抗在電路設(shè)計(jì)最特別需要注意。

現(xiàn)實(shí)中的電壓源，則做不到這一點(diǎn)。我們常用一個(gè)理想電壓源串聯(lián)一個(gè)電阻r的方式來(lái)等效一個(gè)實(shí)際的電壓源。這個(gè)跟理想電壓源串聯(lián)的電阻r，就是〔信號(hào)源/放大器輸出/電源〕的阻了。當(dāng)這個(gè)電壓源給負(fù)載供電時(shí)，就會(huì)有電流I從這個(gè)負(fù)載上流過(guò)，并在這個(gè)電阻上產(chǎn)生I×r的電壓降。這將導(dǎo)致電源輸出電壓的下降，從而限制了最大輸出功率〔關(guān)于為什么會(huì)限制最大輸出功率，請(qǐng)看后面的“阻抗匹配〞〕。同樣的，一個(gè)理想的電流源，輸出阻抗應(yīng)該是無(wú)窮大，但實(shí)際的電路是不可能的。3、阻抗匹配

阻抗匹配是指信號(hào)源或者傳輸線(xiàn)跟負(fù)載之間的一種適宜的搭配方式。

阻抗匹配分為低頻和高頻兩種情況討論。

我們先從直流電壓源驅(qū)動(dòng)一個(gè)負(fù)載入手。由于實(shí)際的電壓源，總是有阻的，我們可以把一個(gè)實(shí)際電壓源，等效成一個(gè)理想的電壓源跟一個(gè)電阻r串聯(lián)的模型。假設(shè)負(fù)載電阻為R，電源電動(dòng)勢(shì)為U，阻為r，則我們可以計(jì)算出流過(guò)電阻R的電流為：I=U/(R+r)，可以看出，負(fù)載電阻R越小，則輸出電流越大。負(fù)載R上的電壓為：Uo=IR=U/[1+(r/R)]，可以看出，負(fù)載電阻R越大，則輸出電壓Uo越高。再來(lái)計(jì)算一下電阻R消耗的功率為：P=I2×R=[U/(R+r)]2×R=U2×R/(R2+2×R×r+r2)

=U2×R/[(R-r)2+4×R×r]

=U2/{[(R-r)2/R]+4×r}

對(duì)于一個(gè)給定的信號(hào)源，其阻r是固定的，而負(fù)載電阻R則是由我們來(lái)選擇的。

注意式中[(R-r)2/R]，當(dāng)R=r時(shí)，[(R-r)2/R]可取得最小值0，這時(shí)負(fù)載電阻R上可獲得最大輸出功率Pma*=U2/(4×r)。即，當(dāng)負(fù)載電阻跟信號(hào)源阻相等時(shí)，負(fù)載可獲得最大輸出功率，這就是我們常說(shuō)的阻抗匹配之一。

對(duì)于純電阻電路，此結(jié)論同樣適用于低頻電路及高頻電路。當(dāng)交流電路中含有容性或感性阻抗時(shí)，結(jié)論有所改變〔是對(duì)于最大輸出功率而言的〕，就是需要信號(hào)源與負(fù)載阻抗的的實(shí)部相等，虛部互為相反數(shù)，這叫做共扼匹配。在低頻電路中，我們一般不考慮傳輸線(xiàn)的匹配問(wèn)題，只考慮信號(hào)源跟負(fù)載之間的情況，因?yàn)榈皖l信號(hào)的波長(zhǎng)相對(duì)于傳輸線(xiàn)來(lái)說(shuō)很長(zhǎng)，傳輸線(xiàn)可以看成是“短線(xiàn)〞，反射可以不考慮〔可以這么理解：因?yàn)榫€(xiàn)短，即使反射回來(lái)，跟原信號(hào)還是一樣的〕。

從以上分析我們可以得出結(jié)論：如果我們需要輸出電流大，則選擇小的負(fù)載R；如果我們需要輸出電壓大，則選擇大的負(fù)載R；如果我們需要輸出功率最大，則選擇跟信號(hào)源阻匹配的電阻R。有時(shí)阻抗不匹配還有另外一層意思，例如一些儀器輸出端是在特定的負(fù)載條件下設(shè)計(jì)的，如果負(fù)載條件改變了，則可能達(dá)不到原來(lái)的性能，這時(shí)我們也會(huì)叫做阻抗失配。

在高頻電路中，我們還必須考慮反射的問(wèn)題。當(dāng)信號(hào)的頻率很高時(shí)，則信號(hào)的波長(zhǎng)就很短，當(dāng)波長(zhǎng)短得跟傳輸線(xiàn)長(zhǎng)度可以比較時(shí)，反射信號(hào)疊加在原信號(hào)上將會(huì)改變?cè)盘?hào)的形狀。如果傳輸線(xiàn)的特征阻抗跟負(fù)載阻抗不相等〔即不匹配〕時(shí)，在負(fù)載端就會(huì)產(chǎn)生反射。為什么阻抗不匹配時(shí)會(huì)產(chǎn)生反射以及特征阻抗的求解方法，牽涉到二階偏微分方程的求解，在這里我們不細(xì)說(shuō)了，有興趣的可參看電磁場(chǎng)與微波方面書(shū)籍中的傳輸線(xiàn)理論。傳輸線(xiàn)的特征阻抗〔也叫做特性阻抗〕是由傳輸線(xiàn)的構(gòu)造以及材料決定的，而與傳輸線(xiàn)的長(zhǎng)度，以及信號(hào)的幅度、頻率等均無(wú)關(guān)。例如，常用的閉路電視同軸電纜特性阻抗為75Ω，而一些射頻設(shè)備上則常用特征阻抗為50Ω的同軸電纜。另外還有一種常見(jiàn)的傳輸線(xiàn)是特性阻抗為300Ω的扁平平行線(xiàn)，這在農(nóng)村使用的電視天線(xiàn)架上比較常見(jiàn)，用來(lái)做八木天線(xiàn)的饋線(xiàn)。因?yàn)殡娨暀C(jī)的射頻輸入端輸入阻抗為75Ω，所以300Ω的饋線(xiàn)將與其不能匹配。實(shí)際中是如何解決這個(gè)問(wèn)題的呢？不知道大家有沒(méi)有留意到，電視機(jī)的中，有一個(gè)300Ω到75Ω的阻抗轉(zhuǎn)換器〔一個(gè)塑料封裝的，一端有一個(gè)圓形的插頭的那個(gè)東東，大概有兩個(gè)大拇指則大〕。它里面其實(shí)就是一個(gè)傳輸線(xiàn)變壓器，將300Ω的阻抗，變換成75Ω的，這樣就可以匹配起來(lái)了。這里需要強(qiáng)調(diào)一點(diǎn)的是，特性阻抗跟我們通常理解的電阻不是一個(gè)概念，它與傳輸線(xiàn)的長(zhǎng)度無(wú)關(guān)，也不能通過(guò)使用歐姆表來(lái)測(cè)量。為了不產(chǎn)生反射，負(fù)載阻抗跟傳輸線(xiàn)的特征阻抗應(yīng)該相等，這就是傳輸線(xiàn)的阻抗匹配，如果阻抗不匹配會(huì)有什么不良后果呢？如果不匹配，則會(huì)形成反射，能量傳遞不過(guò)去，降低效率；會(huì)在傳輸線(xiàn)上形成駐波〔簡(jiǎn)單的理解，就是有些地方信號(hào)強(qiáng)，有些地方信號(hào)弱〕，導(dǎo)致傳輸線(xiàn)的有效功率容量降低；功率發(fā)射不出去，甚至?xí)p壞發(fā)射設(shè)備。如果是電路板上的高速信號(hào)線(xiàn)與負(fù)載阻抗不匹配時(shí)，會(huì)產(chǎn)生震蕩，輻射干擾等。當(dāng)阻抗不匹配時(shí)，有哪些方法讓它匹配呢？第一，可以考慮使用變壓器來(lái)做阻抗轉(zhuǎn)換，就像上面所說(shuō)的電視機(jī)中的那個(gè)例子那樣。第二，可以考慮使用串聯(lián)/并聯(lián)電容或電感的方法，這在調(diào)試射頻電路時(shí)常使用。第三，可以考慮使用串聯(lián)/并聯(lián)電阻的方法。一些驅(qū)動(dòng)器的阻抗比較低，可以串聯(lián)一個(gè)適宜的電阻來(lái)跟傳輸線(xiàn)匹配，例如高速信號(hào)線(xiàn)，有時(shí)會(huì)串聯(lián)一個(gè)幾十歐的電阻。而一些接收器的輸入阻抗則比較高，可以使用并聯(lián)電阻的方法，來(lái)跟傳輸線(xiàn)匹配，例如，485總線(xiàn)接收器，常在數(shù)據(jù)線(xiàn)終端并聯(lián)120歐的匹配電阻。

為了幫助大家理解阻抗不匹配時(shí)的反射問(wèn)題，我來(lái)舉兩個(gè)例子：假設(shè)你在練習(xí)拳擊——打沙包。如果是一個(gè)重量適宜的、硬度適宜的沙包，你打上去會(huì)感覺(jué)很舒服。但是，如果哪一天我把沙包做了手腳，例如，里面換成了鐵沙，你還是用以前的力打上去，你的手可能就會(huì)受不了了——這就是負(fù)載過(guò)重的情況，會(huì)產(chǎn)生很大的反彈力。相反，如果我把里面換成了很輕很輕的東西，你一出拳，則可能會(huì)撲空，手也可能會(huì)受不了——這就是負(fù)載過(guò)輕的情況。另一個(gè)例子，不知道大家有沒(méi)有過(guò)這樣的經(jīng)歷：就是看不清樓梯時(shí)上/下樓梯，當(dāng)你以為還有樓梯時(shí)，就會(huì)出現(xiàn)“負(fù)載不匹配〞這樣的感覺(jué)了。當(dāng)然，也許這樣的例子不太恰當(dāng)，但我們可以拿它來(lái)理解負(fù)載不匹配時(shí)的反射情況。++++++++++++++++++++++++++++++++++++++++++Q：什么是電流控制器件？

A：如果這個(gè)器件的輸出參數(shù)大小和輸入的電流參數(shù)大小有關(guān)，就叫該器件是“電流控制器件〞，簡(jiǎn)稱(chēng)“流控器件〞。

“電流控制器件〞輸入的是電流信號(hào)，是低阻抗輸入，需要較大的驅(qū)動(dòng)功率。例如：雙極型晶體管(BJT)是電流控制器件、TTL電路是電流控制器件。

Q：什么是電壓控制器件？

S：如果這個(gè)器件的輸出參數(shù)大小和輸入的電壓參數(shù)大小有關(guān)，就叫該器件是“電壓控制器件〞，簡(jiǎn)稱(chēng)“壓控器件〞。

“電壓控制器件〞輸入的是電壓信號(hào)，是高阻抗輸入，只需要較小的驅(qū)動(dòng)功率；例如：場(chǎng)效應(yīng)晶體管(FET)是電壓控制器件、MOS電路是電壓控制器件。

Q：為什么BJT是電流控制器件而FET和MOS是電壓控制器件？

S：BJT是通過(guò)基極電流來(lái)控制集電極電流而到達(dá)放大作用的；而FET&MOS是靠控制柵極電壓來(lái)改變?cè)绰╇娏?，所以說(shuō)BJT是電流控制器件，而FET和MOS是電壓控制器件。電路常識(shí)性概念〔2〕-電容2008-05-2722:59

所謂電容，就是容納和釋放電荷的電子元器件。

電容的根本工作原理就是充電放電，當(dāng)然還有整流、振蕩以及其它的作用。

另外電容的構(gòu)造非常簡(jiǎn)單，主要由兩塊正負(fù)電極和夾在中間的絕緣介質(zhì)組成。

作為無(wú)源元件之一的電容，其作用不外乎以下幾種：1、應(yīng)用于電源電路，實(shí)現(xiàn)旁路、去藕、濾波和儲(chǔ)能的作用1〕旁路

旁路電容是為本地器件提供能量的儲(chǔ)能器件，它能使穩(wěn)壓器的輸出均勻化，降低負(fù)載需求。就像小型可充電電池一樣，旁路電容能夠被充電，并向器件進(jìn)展放電。為盡量減少阻抗，旁路電容要盡量靠近負(fù)載器件的供電電源管腳和地管腳。這能夠很好地防止輸入值過(guò)大而導(dǎo)致的地電位抬高和噪聲。地彈是地連接處在通過(guò)大電流毛刺時(shí)的電壓降。

2〕去藕

去藕，又稱(chēng)解藕。從電路來(lái)說(shuō)，總是可以區(qū)分為驅(qū)動(dòng)的源和被驅(qū)動(dòng)的負(fù)載。如果負(fù)載電容比較大，驅(qū)動(dòng)電路要把電容充電、放電，才能完成信號(hào)的跳變，在上升沿比較陡峭的時(shí)候，電流比較大，這樣驅(qū)動(dòng)的電流就會(huì)吸收很大的電源電流，由于電路中的電感，電阻〔特別是芯片管腳上的電感，會(huì)產(chǎn)生反彈〕，這種電流相對(duì)于正常情況來(lái)說(shuō)實(shí)際上就是一種噪聲，會(huì)影響前級(jí)的正常工作。這就是耦合。去藕電容就是起到一個(gè)電池的作用，滿(mǎn)足驅(qū)動(dòng)電路電流的變化，防止相互間的耦合干擾。將旁路電容和去藕電容結(jié)合起來(lái)將更容易理解。旁路電容實(shí)際也是去藕合的，只是旁路電容一般是指高頻旁路，也就是給高頻的開(kāi)關(guān)噪聲提高一條低阻抗泄防途徑。高頻旁路電容一般比較小，根據(jù)諧振頻率一般是0.1u，0.01u等，而去耦合電容一般比較大，是10uF或者更大，依據(jù)電路中分布參數(shù)，以及驅(qū)動(dòng)電流的變化大小來(lái)確定。

總的來(lái)說(shuō)旁路是把輸入信號(hào)中的干擾作為濾除對(duì)象，而去耦是把輸出信號(hào)的干擾作為濾除對(duì)象，防止干擾信號(hào)返回電源。這應(yīng)該是他們的本質(zhì)區(qū)別。

3〕濾波

從理論上〔即假設(shè)電容為純電容〕說(shuō)，電容越大，阻抗越小，通過(guò)的頻率也越高。但實(shí)際上超過(guò)1uF的電容大多為電解電容，有很大的電感成份，所以頻率高后反而阻抗會(huì)增大。有時(shí)會(huì)看到有一個(gè)電容量較大電解電容并聯(lián)了一個(gè)小電容，這時(shí)大電容通低頻，小電容通高頻。電容的作用就是通高阻低，通高頻阻低頻。電容越大低頻越容易通過(guò)，電容越小高頻越容易通過(guò)。具體用在濾波中,大電容(1000uF)濾低頻，小電容(20pF)濾高頻。由于電容的兩端電壓不會(huì)突變，由此可知，信號(hào)頻率越高則衰減越大，可很形象的說(shuō)電容像個(gè)水塘，不會(huì)因幾滴水的參加或蒸發(fā)而引起水量的變化。它把電壓的變動(dòng)轉(zhuǎn)化為電流的變化，頻率越高，峰值電流就越大，從而緩沖了電壓。濾波就是充電，放電的過(guò)程。

在電源電路中，整流電路將交流變成脈動(dòng)的直流，而在整流電路之后接入一個(gè)較大容量的電解電容，利用其充放電特性，使整流后的脈動(dòng)直流電壓變成相比照較穩(wěn)定的直流電壓。在實(shí)際中，為了防止電路各局部供電電壓因負(fù)載變化而產(chǎn)生變化，所以在電源的輸出端及負(fù)載的電源輸入端一般接有數(shù)十至數(shù)百微法的電解電容．由于大容量的電解電容一般具有一定的電感，對(duì)高頻及脈沖干擾信號(hào)不能有效地濾除，故在其兩端并聯(lián)了一只容量為0.001--0.lpF的電容，以濾除高頻及脈沖干擾．

4〕儲(chǔ)能

儲(chǔ)能型電容器通過(guò)整流器收集電荷，并將存儲(chǔ)的能量通過(guò)變換器引線(xiàn)傳送至電源的輸出端。電壓額定值為40～450VDC、電容值在220～150000uF之間的鋁電解電容器〔如EPCOS公司的B43504或B43505〕是較為常用的。根據(jù)不同的電源要求，器件有時(shí)會(huì)采用串聯(lián)、并聯(lián)或其組合的形式，對(duì)于功率級(jí)超過(guò)10KW的電源，通常采用體積較大的罐形螺旋端子電容器。

2、應(yīng)用于信號(hào)電路，主要完成耦合、振蕩/同步及時(shí)間常數(shù)的作用：1〕去耦

舉個(gè)例子來(lái)講，晶體管放大器發(fā)射極有一個(gè)自給偏壓電阻，它同時(shí)又使信號(hào)產(chǎn)生壓降反應(yīng)到輸入端形成了輸入輸出信號(hào)耦合，這個(gè)電阻就是產(chǎn)生了耦合的元件，如果在這個(gè)電阻兩端并聯(lián)一個(gè)電容，由于適當(dāng)容量的電容器對(duì)交流信號(hào)較小的阻抗,這樣就減小了電阻產(chǎn)生的耦合效應(yīng)，故稱(chēng)此電容為去耦電容。

2〕振蕩/同步

包括RC、LC振蕩器及晶體的負(fù)載電容都屬于這一疇。

3〕時(shí)間常數(shù)

這就是常見(jiàn)的R、C串聯(lián)構(gòu)成的積分電路。當(dāng)輸入信號(hào)電壓加在輸入端時(shí)，電容〔C〕上的電壓逐漸上升。而其充電電流則隨著電壓的上升而減小。電流通過(guò)電阻〔R〕、電容〔C〕的特性通過(guò)下面的公式描述：i=(V/R)e-(t/CR)最后說(shuō)下電解電容的使用考前須知：

1、電解電容由于有正負(fù)極性，因此在電路中使用時(shí)不能顛倒聯(lián)接。在電源電路中，輸出正電壓時(shí)電解電容的正極接電源輸出端，負(fù)極接地，輸出負(fù)電壓時(shí)則負(fù)極接輸出端，正極接地．當(dāng)電源電路中的濾波電容極性接反時(shí)，因電容的濾波作用大大降低，一方面引起電源輸出電壓波動(dòng)，另一方面又因反向通電使此時(shí)相當(dāng)于一個(gè)電阻的電解電容發(fā)熱．當(dāng)反向電壓超過(guò)*值時(shí)，電容的反向漏電電阻將變得很小，這樣通電工作不久，即可使電容因過(guò)熱而炸裂損壞．

2．加在電解電容兩端的電壓不能超過(guò)其允許工作電壓，在設(shè)計(jì)實(shí)際電路時(shí)應(yīng)根據(jù)具體情況留有一定的余量，在設(shè)計(jì)穩(wěn)壓電源的濾波電容時(shí)，如果交流電源電壓為220~時(shí)變壓器次級(jí)的整流電壓可達(dá)22V，此時(shí)選擇耐壓為25V的電解電容一般可以滿(mǎn)足要求．但是，假設(shè)交流電源電壓波動(dòng)很大且有可能上升到250V以上時(shí)，最好選擇耐壓30V以上的電解電容。

3，電解電容在電路中不應(yīng)靠近大功率發(fā)熱元件，以防因受熱而使電解液加速干涸．

4、對(duì)于有正負(fù)極性的信號(hào)的濾波，可采取兩個(gè)電解電容同極性串聯(lián)的方法，當(dāng)作一個(gè)無(wú)極性的電容.++++++++++++++++++++++++++++++++++++++++++++++關(guān)于濾波電容、去耦電容、旁路電容作用濾波電容用在電源整流電路中，用來(lái)濾除交流成分。使輸出的直流更平滑。

去耦電容用在放大電路中不需要交流的地方，用來(lái)消除自激，使放大器穩(wěn)定工作。

旁路電容用在有電阻連接時(shí)，接在電阻兩端使交流信號(hào)順利通過(guò)。1.關(guān)于去耦電容蓄能作用的理解1〕去耦電容主要是去除高頻如RF信號(hào)的干擾，干擾的進(jìn)入方式是通過(guò)電磁輻射。

而實(shí)際上，芯片附近的電容還有蓄能的作用，這是第二位的。

你可以把總電源看作密云水庫(kù)，我們大樓的家家戶(hù)戶(hù)都需要供水，

這時(shí)候，水不是直接來(lái)自于水庫(kù)，那樣距離太遠(yuǎn)了，

等水過(guò)來(lái)，我們已經(jīng)渴的不行了。

實(shí)際水是來(lái)自于大樓頂上的水塔,水塔其實(shí)是一個(gè)buffer的作用。

如果微觀(guān)來(lái)看，高頻器件在工作的時(shí)候，其電流是不連續(xù)的，而且頻率很高，

而器件VCC到總電源有一段距離，即便距離不長(zhǎng)，在頻率很高的情況下，

阻抗Z＝i*wL+R，線(xiàn)路的電感影響也會(huì)非常大，

會(huì)導(dǎo)致器件在需要電流的時(shí)候，不能被及時(shí)供應(yīng)。

而去耦電容可以彌補(bǔ)此缺乏。

這也是為什么很多電路板在高頻器件VCC管腳處放置小電容的原因之一

〔在vcc引腳上通常并聯(lián)一個(gè)去藕電容，這樣交流分量就從這個(gè)電容接地。〕2〕有源器件在開(kāi)關(guān)時(shí)產(chǎn)生的高頻開(kāi)關(guān)噪聲將沿著電源線(xiàn)傳播。去耦電容的主要功能就是提供

一個(gè)局部的直流電源給有源器件，以減少開(kāi)關(guān)噪聲在板上的傳播和將噪聲引導(dǎo)到地2.旁路電容和去耦電容的區(qū)別

去耦：去除在器件切換時(shí)從高頻器件進(jìn)入到配電網(wǎng)絡(luò)中的RF能量。去耦電容還可以為器件提供局部化的DC電壓源，它在減少跨板浪涌電流方面特別有用。

旁路：從元件或電纜中轉(zhuǎn)移出不想要的共模RF能量。這主要是通過(guò)產(chǎn)生AC旁路消除無(wú)意的能量進(jìn)入敏感的局部，另外還可以提供基帶濾波功能〔帶寬受限〕。我們經(jīng)?？梢钥吹剑陔娫春偷刂g連接著去耦電容，它有三個(gè)方面的作用：一是作為本集成電路的蓄能電容；二是濾除該器件產(chǎn)生的高頻噪聲，切斷其通過(guò)供電回路進(jìn)展傳播的通路；三是防止電源攜帶的噪聲對(duì)電路構(gòu)成干擾。

在電子電路中，去耦電容和旁路電容都是起到抗干擾的作用，電容所處的位置不同，稱(chēng)呼就不一樣了。對(duì)于同一個(gè)電路來(lái)說(shuō)，旁路〔bypass〕電容是把輸入信號(hào)中的高頻噪聲作為濾除對(duì)象，把前級(jí)攜帶的高頻雜波濾除，而去耦〔decoupling〕電容也稱(chēng)退耦電容，是把輸出信號(hào)的干擾作為濾除對(duì)象。+++++++++++++++++++++++++++++++++++++++++++++大電容并聯(lián)小電容作用及應(yīng)用原理

大電容由于容量大，所以體積一般也比較大，且通常使用多層卷繞的方式制作，這就導(dǎo)致了大電容的分布電感比較大〔也叫等效串聯(lián)電感，英文簡(jiǎn)稱(chēng)ESL〕。

電感對(duì)高頻信號(hào)的阻抗是很大的，所以，大電容的高頻性能不好。而一些小容量電容則剛剛相反，由于容量小，因此體積可以做得很小〔縮短了引線(xiàn)，就減小了ESL，因?yàn)橐欢螌?dǎo)線(xiàn)也可以看成是一個(gè)電感的〕，而且常使用平板電容的構(gòu)造，這樣小容量電容就有很小ESL這樣它就具有了很好的高頻性能，但由于容量小的緣故，對(duì)低頻信號(hào)的阻抗大。

所以，如果我們?yōu)榱俗尩皖l、高頻信號(hào)都可以很好的通過(guò)，就采用一個(gè)大電容再并上一個(gè)小電容的方式。

常使用的小電容為0.1uF的瓷片電容，當(dāng)頻率更高時(shí)，還可并聯(lián)更小的電容，例如幾pF，幾百pF的。而在數(shù)字電路中，一般要給每個(gè)芯片的電源引腳上并聯(lián)一個(gè)0.1uF的電容到地〔這個(gè)電容叫做退耦電容，當(dāng)然也可以理解為電源濾波電容,越靠近芯片越好〕，因?yàn)樵谶@些地方的信號(hào)主要是高頻信號(hào)，使用較小的電容濾波就可以了。電路常識(shí)性概念〔3〕-TTL與CMOS集成電路2008-05-2723:11目前應(yīng)用最廣泛的數(shù)字電路是TTL電路和CMOS電路。1、TTL電路TTL電路以雙極型晶體管為開(kāi)關(guān)元件，所以又稱(chēng)雙極型集成電路。雙極型數(shù)字集成電路是利用電子和空穴兩種不同極性的載流子進(jìn)展電傳導(dǎo)的器件。它具有速度高〔開(kāi)關(guān)速度快〕、驅(qū)動(dòng)能力強(qiáng)等優(yōu)點(diǎn)，但其功耗較大，集成度相對(duì)較低。根據(jù)應(yīng)用領(lǐng)域的不同，它分為54系列和74系列，前者為軍品，一般工業(yè)設(shè)備和消費(fèi)類(lèi)電子產(chǎn)品多用后者。74系列數(shù)字集成電路是國(guó)際上通用的標(biāo)準(zhǔn)電路。其品種分為六大類(lèi)：74××〔標(biāo)準(zhǔn)〕、74S××〔肖特基〕、74LS××〔低功耗肖特基〕、74AS××〔先進(jìn)肖特基〕、74ALS××〔先進(jìn)低功耗肖特基〕、74F××〔高速〕、其邏輯功能完全一樣。2、CMOS電路MOS電路又稱(chēng)場(chǎng)效應(yīng)集成電路，屬于單極型數(shù)字集成電路。單極型數(shù)字集成電路中只利用一種極性的載流子〔電子或空穴〕進(jìn)展電傳導(dǎo)。它的主要優(yōu)點(diǎn)是輸入阻抗高、功耗低、抗干擾能力強(qiáng)且適合大規(guī)模集成。特別是其主導(dǎo)產(chǎn)品CMOS集成電路有著特殊的優(yōu)點(diǎn)，如靜態(tài)功耗幾乎為零，輸出邏輯電平可為VDD或VSS，上升和下降時(shí)間處于同數(shù)量級(jí)等，因而CMOS集成電路產(chǎn)品已成為集成電路的主流之一。其品種包括4000系列的CMOS電路以及74系列的高速CMOS電路。其中74系列的高速CMOS電路又分為三大類(lèi)：HC為CMOS工作電平；HCT為T(mén)TL工作電平〔它可與74LS系列互換使用〕；HCU適用于無(wú)緩沖級(jí)的CMOS電路。74系列高速CMOS電路的邏輯功能和引腳排列與相應(yīng)的74LS系列的品種一樣，工作速度也相當(dāng)高，功耗大為降低。74系列可以說(shuō)是我們平時(shí)接觸的最多的芯片，74系列中分為很多種，而我們平時(shí)用得最多的應(yīng)該是以下幾種：74LS，74HC，74HCT這三種

輸入電平

輸出電平

74LS

TTL電平

TTL電平

74HC

S電平

S電平

74HCT

TTL電平

S電平另外，隨著推出BiCMOS集成電路，它綜合了雙極和MOS集成電路的優(yōu)點(diǎn)，普通雙極型門(mén)電路的長(zhǎng)處正在逐漸消失，一些曾經(jīng)占主導(dǎo)地位的TTL系列產(chǎn)品正在逐漸退出市場(chǎng)。CMOS門(mén)電路不斷改良工藝，正朝著高速、低耗、大驅(qū)動(dòng)能力、低電源電壓的方向開(kāi)展。BiCMOS集成電路的輸入門(mén)電路采用CMOS工藝，其輸出端采用雙極型推拉式輸出方式，既具有CMOS的優(yōu)勢(shì)，又具有雙極型的長(zhǎng)處，已成為集成門(mén)電路的新寵。3、CMOS集成電路的性能及特點(diǎn)

功耗低CMOS集成電路采用場(chǎng)效應(yīng)管，且都是互補(bǔ)構(gòu)造，工作時(shí)兩個(gè)串聯(lián)的場(chǎng)效應(yīng)管總是處于一個(gè)管導(dǎo)通另一個(gè)管截止的狀態(tài)，電路靜態(tài)功耗理論上為零。實(shí)際上，由于存在漏電流，CMOS電路尚有微量靜態(tài)功耗。單個(gè)門(mén)電路的功耗典型值僅為20mW，動(dòng)態(tài)功耗〔在1MHz工作頻率時(shí)〕也僅為幾mW。

工作電壓圍寬CMOS集成電路供電簡(jiǎn)單，供電電源體積小，根本上不需穩(wěn)壓。國(guó)產(chǎn)CC4000系列的集成電路，可在3~18V電壓下正常工作。

邏輯擺幅大CMOS集成電路的邏輯高電平"1"、邏輯低電平"0"分別接近于電源高電位VDD及電源低電位VSS。當(dāng)VDD=15V，VSS=0V時(shí)，輸出邏輯擺幅近似15V。因此，CMOS集成電路的電壓利用系數(shù)在各類(lèi)集成電路中指標(biāo)是較高的。

抗干擾能力強(qiáng)CMOS集成電路的電壓噪聲容限的典型值為電源電壓的45%，保證值為電源電壓的30%。隨著電源電壓的增加，噪聲容限電壓的絕對(duì)值將成比例增加。對(duì)于VDD=15V的供電電壓〔當(dāng)VSS=0V時(shí)〕，電路將有7V左右的噪聲容限。

輸入阻抗高CMOS集成電路的輸入端一般都是由保護(hù)二極管和串聯(lián)電阻構(gòu)成的保護(hù)網(wǎng)絡(luò)，故比一般場(chǎng)效應(yīng)管的輸入電阻稍小，但在正常工作電壓圍，這些保護(hù)二極管均處于反向偏置狀態(tài)，直流輸入阻抗取決于這些二極管的泄露電流，通常情況下，等效輸入阻抗高達(dá)103~1011?，因此CMOS集成電路幾乎不消耗驅(qū)動(dòng)電路的功率。

溫度穩(wěn)定性能好由于CMOS集成電路的功耗很低，部發(fā)熱量少，而且，CMOS電路線(xiàn)路構(gòu)造和電氣參數(shù)都具有對(duì)稱(chēng)性，在溫度環(huán)境發(fā)生變化時(shí)，*些參數(shù)能起到自動(dòng)補(bǔ)償作用，因而CMOS集成電路的溫度特性非常好。一般瓷金屬封裝的電路，工作溫度為-55~+125℃；塑料封裝的電路工作溫度圍為-45~+85℃。

扇出能力強(qiáng)扇出能力是用電路輸出端所能帶動(dòng)的輸入端數(shù)來(lái)表示的。由于CMOS集成電路的輸入阻抗極高，因此電路的輸出能力受輸入電容的限制，但是，當(dāng)CMOS集成電路用來(lái)驅(qū)動(dòng)同類(lèi)型，如不考慮速度，一般可以驅(qū)動(dòng)50個(gè)以上的輸入端。

抗輻射能力強(qiáng)CMOS集成電路中的根本器件是MOS晶體管，屬于多數(shù)載流子導(dǎo)電器件。各種射線(xiàn)、輻射對(duì)其導(dǎo)電性能的影響都有限，因而特別適用于制作航天及核實(shí)驗(yàn)設(shè)備。

可控性好CMOS集成電路輸出波形的上升和下降時(shí)間可以控制，其輸出的上升和下降時(shí)間的典型值為電路傳輸延遲時(shí)間的125%~140%。

接口方便因?yàn)镃MOS集成電路的輸入阻抗高和輸出擺幅大，所以易于被其他電路所驅(qū)動(dòng)，也容易驅(qū)動(dòng)其他類(lèi)型的電路或器件。++++++++++++++++++++++++++++++++++++++++TTL—Transistor-TransistorLogic三極管－三極管邏輯MOS—Metal-O*ideSemiconductor金屬氧化物半導(dǎo)體晶體管CMOS—plementaryMetal-O*ideSemiconductor互補(bǔ)型金屬氧化物半導(dǎo)體晶體管+++++++++++++++++++++++++++++++++++++++++Q：為什么BJT比CMOS速度要快"A：很多人只知道BJT比CMOS快，但不知道為什么。

主要是受遷移率的影響。以NPN管和NMOS為例，BJT中的遷移率是體遷移率，大約為1350cm2/vs。NMOS中是半導(dǎo)體外表遷移率，大約在400-600cm2/vs。所以BJT的跨導(dǎo)要高于MOS的，速度快于MOS。這也是NPN〔NMOS〕比PNP〔PMOS〕快的原因。

NPN比PNP快也是因?yàn)檩d流子遷移率不同，NPN中的基區(qū)少子是電子，遷移率大〔1350左右〕；PNP的基區(qū)少子是空穴〔480左右〕。所以同樣的構(gòu)造和尺寸的管子，NPN比PNP快。所以在雙極工藝中，是以作NPN管為主，PNP都是在兼容的根底上做出來(lái)的。MOS工藝都是以N阱PSUB工藝為主，這種工藝可做寄生的PNP管，要做NPN管就要是P阱NSUB工藝。

BJT是之所以叫bipolar，是因?yàn)榛鶇^(qū)中既存在空穴又存在電子，是兩種載流子參與導(dǎo)電的；而MOS器件的反形層中只有一種載流子參與導(dǎo)電。

但并不是因?yàn)閮煞N載流子導(dǎo)電總的遷移率就大了。而且情況可能恰恰相反。因?yàn)檩d流子的遷移率是與溫度和摻雜濃度有關(guān)的。半導(dǎo)體的摻雜濃度越高，遷移率越小。而在BJT中，少子的遷移率起主要作用。

NPN管比PNP管快的原因是NPN的基子少子是電子，PNP的是空穴，電子的遷移率比空穴大。NMOS比PMOS快也是這個(gè)原因。

而NPN比NMOS快的原因是NPN是體器件，其載流子的遷移率是半導(dǎo)體的遷移率；NMOS是外表器件，其載流子的遷移率是外表遷移率〔因?yàn)榉葱螌邮窃跂叛跸碌耐獗硇纬傻摹?。而半?dǎo)體的體遷移率大于外表遷移率。電路常識(shí)性概念〔4〕-TTL與CMOS電平/OC門(mén)2008-05-2723:35一．TTL

TTL集成電路的主要型式為晶體管－晶體管邏輯門(mén)〔transistor-transistorlogicgate〕，TTL大局部都采用5V電源。1.輸出高電平Uoh和輸出低電平Uol

Uoh≥2.4V,Uol≤0.4V2.輸入高電平和輸入低電平

Uih≥2.0V，Uil≤0.8V二．CMOS

CMOS電路是電壓控制器件，輸入電阻極大，對(duì)于干擾信號(hào)十分敏感，因此不用的輸入端不應(yīng)開(kāi)路，接到地或者電源上。CMOS電路的優(yōu)點(diǎn)是噪聲容限較寬，靜態(tài)功耗很小。1.輸出高電平Uoh和輸出低電平Uol

Uoh≈VCC，Uol≈GND2.輸入高電平Uoh和輸入低電平Uol

Uih≥0.7VCC,Uil≤0.2VCC

〔VCC為電源電壓，GND為地〕

從上面可以看出:

在同樣5V電源電壓情況下，S電路可以直接驅(qū)動(dòng)TTL，因?yàn)镃MOS的輸出高電平大于2.0V,輸出低電平小于0.8V；而TTL電路則不能直接驅(qū)動(dòng)CMOS電路，TTL的輸出高電平為大于2.4V，如果落在2.4V～3.5V之間，則CMOS電路就不能檢測(cè)到高電平，低電平小于0.4V滿(mǎn)足要求，所以在TTL電路驅(qū)動(dòng)S電路時(shí)需要加上拉電阻。如果出現(xiàn)不同電壓電源的情況，也可以通過(guò)上面的方法進(jìn)展判斷。

如果電路中出現(xiàn)3.3V的S電路去驅(qū)動(dòng)5VCMOS電路的情況，如3.3V單片機(jī)去驅(qū)動(dòng)74HC,這種情況有以下幾種方法解決，最簡(jiǎn)單的就是直接將74HC換成74HCT〔74系列的輸入輸出在下面有介紹〕的芯片，因?yàn)?.3VCMOS可以直接驅(qū)動(dòng)5V的TTL電路；或者加電壓轉(zhuǎn)換芯片；還有就是把單片機(jī)的I/O口設(shè)為開(kāi)漏，然后加上拉電阻到5V，這種情況下得根據(jù)實(shí)際情況調(diào)整電阻的大小，以保證信號(hào)的上升沿時(shí)間。三．74系列簡(jiǎn)介

74系列可以說(shuō)是我們平時(shí)接觸的最多的芯片，74系列中分為很多種，而我們平時(shí)用得最多的應(yīng)該是以下幾種：74LS，74HC，74HCT這三種，這三種系列在電平方面的區(qū)別如下：

輸入電平

輸出電平

74LS

TTL電平

TTL電平

74HC

S電平

S電平

74HCT

TTL電平

S電平

++++++++++++++++++++++++++++++++++++TTL和CMOS電平1、TTL電平(什么是TTL電平)：

輸出高電平>2.4V,輸出低電平<0.4V。在室溫下，一般輸出高電平是3.5V，輸出低電平是0.2V。最小輸入高電平和低電平：輸入高電平>=2.0V，輸入低電平<=0.8V，噪聲容限是0.4V。

2、CMOS電平：

1邏輯電平電壓接近于電源電壓，0邏輯電平接近于0V。而且具有很寬的噪聲容限。

3、電平轉(zhuǎn)換電路：

因?yàn)門(mén)TL和S的上下電平的值不一樣〔ttl5v<＝＝>cmos3.3v〕，所以互相連接時(shí)需要電平的轉(zhuǎn)換：就是用兩個(gè)電阻對(duì)電平分壓，沒(méi)有什么高深的東西。4、OC門(mén)，即集電極開(kāi)路門(mén)電路，OD門(mén)，即漏極開(kāi)路門(mén)電路，必須外界上拉電阻和電源才能將開(kāi)關(guān)電平作為上下電平用。否則它一般只作為開(kāi)關(guān)大電壓和大電流負(fù)載，所以又叫做驅(qū)動(dòng)門(mén)電路。

5、TTL和S電路比較：

1〕TTL電路是電流控制器件，而CMOS電路是電壓控制器件。

2〕TTL電路的速度快，傳輸延遲時(shí)間短(5-10ns)，但是功耗大。S電路的速度慢，傳輸延遲時(shí)間長(zhǎng)(25-50ns),但功耗低。S電路本身的功耗與輸入信號(hào)的脈沖頻率有關(guān)，頻率越高，芯片集越熱，這是正?，F(xiàn)象。

3〕S電路的鎖定效應(yīng)：

S電路由于輸入太大的電流，部的電流急劇增大，除非切斷電源，電流一直在增大。這種效應(yīng)就是鎖定效應(yīng)。當(dāng)產(chǎn)生鎖定效應(yīng)時(shí)，S的部電流能到達(dá)40mA以上，很容易燒毀芯片。

防御措施：1〕在輸入端和輸出端加鉗位電路，使輸入和輸出不超過(guò)不超過(guò)規(guī)定電壓。

2〕芯片的電源輸入端加去耦電路，防止VDD端出現(xiàn)瞬間的高壓。

3〕在VDD和外電源之間加限流電阻，即使有大的電流也不讓它進(jìn)去。

4〕當(dāng)系統(tǒng)由幾個(gè)電源分別供電時(shí)，開(kāi)關(guān)要按以下順序：開(kāi)啟時(shí)，先開(kāi)啟S路得電源，再開(kāi)啟輸入信號(hào)和負(fù)載的電源；關(guān)閉時(shí)，先關(guān)閉輸入信號(hào)和負(fù)載的電源，再關(guān)閉S電路的電源。

6、S電路的使用考前須知

1〕S電路時(shí)電壓控制器件，它的輸入總抗很大，對(duì)干擾信號(hào)的捕捉能力很強(qiáng)。所以，不用的管腳不要懸空，要接上拉電阻或者下拉電阻，給它一個(gè)恒定的電平。

2〕輸入端接低阻的信號(hào)源時(shí)，要在輸入端和信號(hào)源之間要串聯(lián)限流電阻，使輸入的電流限制在1mA之。

3〕當(dāng)接長(zhǎng)信號(hào)傳輸線(xiàn)時(shí)，在S電路端接匹配電阻。

4〕當(dāng)輸入端接大電容時(shí)，應(yīng)該在輸入端和電容間接保護(hù)電阻。電阻值為R=V0/1mA.V0是外界電容上的電壓。

5〕S的輸入電流超過(guò)1mA，就有可能燒壞S。7、TTL門(mén)電路中輸入端負(fù)載特性〔輸入端帶電阻特殊情況的處理〕：

1〕懸空時(shí)相當(dāng)于輸入端接高電平。因?yàn)檫@時(shí)可以看作是輸入端接一個(gè)無(wú)窮大的電阻。

2〕在門(mén)電路輸入端串聯(lián)10K電阻后再輸入低電平，輸入端出呈現(xiàn)的是高電平而不是低電平。因?yàn)橛蒚TL門(mén)電路的輸入端負(fù)載特性可知，只有在輸入端接的串聯(lián)電阻小于910歐時(shí)，它輸入來(lái)的低電平信號(hào)才能被門(mén)電路識(shí)別出來(lái)，串聯(lián)電阻再大的話(huà)輸入端就一直呈現(xiàn)高電平。這個(gè)一定要注意。S門(mén)電路就不用考慮這些了。8、TTL電路有集電極開(kāi)路OC門(mén)，MOS管也有和集電極對(duì)應(yīng)的漏極開(kāi)路的OD門(mén)，它的輸出就叫做開(kāi)漏輸出。OC門(mén)在截止時(shí)有漏電流輸出，那就是漏電流，為什么有漏電流呢？那是因?yàn)楫?dāng)三極管截止的時(shí)候，它的基極電流約等于0，但是并不是真正的為0，經(jīng)過(guò)三極管的集電極的電流也就不是真正的0，而是約0。而這個(gè)就是漏電流。

開(kāi)漏輸出：OC門(mén)的輸出就是開(kāi)漏輸出；OD門(mén)的輸出也是開(kāi)漏輸出。它可以吸收很大的電流，但是不能向外輸出的電流。所以，為了能輸入和輸出電流，它使用的時(shí)候要跟電源和上拉電阻一齊用。OD門(mén)一般作為輸出緩沖/驅(qū)動(dòng)器、電平轉(zhuǎn)換器以及滿(mǎn)足吸收大負(fù)載電流的需要。9、什么叫做圖騰柱，它與開(kāi)漏電路有什么區(qū)別？

TTL集成電路中，輸出有接上拉三極管的輸出叫做圖騰柱輸出，沒(méi)有的叫做OC門(mén)。因?yàn)門(mén)TL就是一個(gè)三級(jí)關(guān)，圖騰柱也就是兩個(gè)三級(jí)管推挽相連。所以推挽就是圖騰。一般圖騰式輸出，高電平400UA，低電平8MA

+++++++++++++++++++++++++++++++++++++++++++

CMOS器件不用的輸入端必須連到高電平或低電平,這是因?yàn)镃MOS是高輸入阻抗器件,理想狀態(tài)是沒(méi)有輸入電流的.如果不用的輸入引腳懸空,很容易感應(yīng)到干擾信號(hào),影響芯片的邏輯運(yùn)行,甚至靜電積累永久性的擊穿這個(gè)輸入端,造成芯片失效.

另外,只有4000系列的CMOS器件可以工作在15伏電源下,74HC,74HCT等都只能工作在5伏電源下,現(xiàn)在已經(jīng)有工作在3伏和2.5伏電源下的CMOS邏輯電路芯片了.CMOS電平和TTL電平:

CMOS邏輯電平圍比較大，圍在3～15V，比方4000系列當(dāng)5V供電時(shí)，輸出在4.6以上為高電平，輸出在0.05V以下為低電平。輸入在3.5V以上為高電平，輸入在1.5V以下為低電平。

而對(duì)于TTL芯片，供電圍在0～5V，常見(jiàn)都是5V，如74系列5V供電，輸出在2.7V以上為高電平，輸出在0.5V以下為低電平，輸入在2V以上為高電平，在0.8V以下為低電平。因此，CMOS電路與

TTL電路就有一個(gè)電平轉(zhuǎn)換的問(wèn)題，使兩者電平域值能匹配。有關(guān)邏輯電平的一些概念：

要了解邏輯電平的容，首先要知道以下幾個(gè)概念的含義：

1：輸入高電平〔Vih〕：保證邏輯門(mén)的輸入為高電平時(shí)所允許的最小輸入高電平，當(dāng)輸入電平高于Vih時(shí)，則認(rèn)為輸入電平為高電平。

2：輸入低電平〔Vil〕：保證邏輯門(mén)的輸入為低電平時(shí)所允許的最大輸入低電平，當(dāng)輸入電平低于Vil時(shí)，則認(rèn)為輸入電平為低電平。

3：輸出高電平〔Voh〕：保證邏輯門(mén)的輸出為高電平時(shí)的輸出電平的最小值，邏輯門(mén)的輸出為高電平時(shí)的電平值都必須大于此Voh。

4：輸出低電平〔Vol〕：保證邏輯門(mén)的輸出為低電平時(shí)的輸出電平的最大值，邏輯門(mén)的輸出為低電平時(shí)的電平值都必須小于此Vol。

5：閥值電平(Vt)：數(shù)字電路芯片都存在一個(gè)閾值電平，就是電路剛剛勉強(qiáng)能翻轉(zhuǎn)動(dòng)作時(shí)的電平。它是一個(gè)界于Vil、Vih之間的電壓值，對(duì)于CMOS電路的閾值電平，根本上是二分之一的電源電壓值，但要保證穩(wěn)定的輸

出，則必須要求輸入高電平>Vih，輸入低電平<Vil，而如果輸入電平在閾值上下，也就是Vil～Vih這個(gè)區(qū)域，電路的輸出會(huì)處于不穩(wěn)定狀態(tài)。

對(duì)于一般的邏輯電平，以上參數(shù)的關(guān)系如下：

Voh>Vih>Vt>Vil>Vol

6：Ioh：邏輯門(mén)輸出為高電平時(shí)的負(fù)載電流〔為拉電流〕。

7：Iol：邏輯門(mén)輸出為低電平時(shí)的負(fù)載電流〔為灌電流〕。

8：Iih：邏輯門(mén)輸入為高電平時(shí)的電流〔為灌電流〕。

9：Iil：邏輯門(mén)輸入為低電平時(shí)的電流〔為拉電流〕。

門(mén)電路輸出極在集成單元不接負(fù)載電阻而直接引出作為輸出端，這種形式的門(mén)稱(chēng)為開(kāi)路門(mén)。開(kāi)路的TTL、CMOS、ECL門(mén)分別稱(chēng)為集電極開(kāi)路〔OC〕、漏極開(kāi)路〔OD〕、發(fā)射極開(kāi)路〔OE〕，使用時(shí)應(yīng)審查是否接上拉電阻〔OC、OD門(mén)〕或下拉電阻〔OE門(mén)〕，以及電阻阻值是否適宜。對(duì)于集電極開(kāi)路〔OC〕門(mén)，其上拉電阻阻值RL應(yīng)滿(mǎn)足下面條件：

〔1〕：RL<〔VCC－Voh〕/〔n*Ioh＋m*Iih〕

〔2〕：RL>〔VCC－Vol〕/〔Iol＋m*Iil〕

其中n：線(xiàn)與的開(kāi)路門(mén)數(shù)；m：被驅(qū)動(dòng)的輸入端數(shù)。

10：常用的邏輯電平

·邏輯電平：有TTL、CMOS、LVTTL、ECL、PECL、GTL；RS232、RS422、LVDS等。

·其中TTL和CMOS的邏輯電平按典型電壓可分為四類(lèi)：5V系列〔5VTTL和5VCMOS〕、3.3V系列，2.5V系列和1.8V系列。

·5VTTL和5VCMOS邏輯電平是通用的邏輯電平。

·3.3V及以下的邏輯電平被稱(chēng)為低電壓邏輯電平，常用的為L(zhǎng)VTTL電平。

·低電壓的邏輯電平還有2.5V和1.8V兩種。

·ECL/PECL和LVDS是差分輸入輸出。

·RS-422/485和RS-232是串口的接口標(biāo)準(zhǔn)，RS-422/485是差分輸入輸出，RS-232是單端輸入輸出。++++++++++++++++++++++++++++OC門(mén)，又稱(chēng)集電極開(kāi)路〔漏極開(kāi)路〕與非門(mén)門(mén)電路，OpenCollector〔OpenDrain〕。為什么引入OC門(mén)？

實(shí)際使用中,有時(shí)需要兩個(gè)或兩個(gè)以上與非門(mén)的輸出端連接在同一條導(dǎo)線(xiàn)上，將這些與非門(mén)上的數(shù)據(jù)〔狀態(tài)電平〕用同一條導(dǎo)線(xiàn)輸送出去。因此，需要一種新的與非門(mén)電路--OC門(mén)來(lái)實(shí)現(xiàn)“線(xiàn)與邏輯〞。OC門(mén)主要用于3個(gè)方面：1、實(shí)現(xiàn)與或非邏輯，用做電平轉(zhuǎn)換，用做驅(qū)動(dòng)器。由于OC門(mén)電路的輸出管的集電極懸空，使用時(shí)需外接一個(gè)上拉電阻Rp到電源VCC。OC門(mén)使用上拉電阻以輸出高電平，此外為了加大輸出引腳的驅(qū)動(dòng)能力，上拉電阻阻值的選擇原則，從降低功耗及芯片的灌電流能力考慮應(yīng)當(dāng)足夠大；從確保足夠的驅(qū)動(dòng)電流考慮應(yīng)當(dāng)足夠小。

2、線(xiàn)與邏輯，即兩個(gè)輸出端〔包括兩個(gè)以上〕直接互連就可以實(shí)現(xiàn)“AND〞的邏輯功能。在總線(xiàn)傳輸?shù)葘?shí)際應(yīng)用中需要多個(gè)門(mén)的輸出端并聯(lián)連接使用，而一般TTL門(mén)輸出端并不能直接并接使用，否則這些門(mén)的輸出管之間由于低阻抗形成很大的短路電流〔灌電流〕，而燒壞器件。在硬件上，可用OC門(mén)或三態(tài)門(mén)〔ST門(mén)〕來(lái)實(shí)現(xiàn)。用OC門(mén)實(shí)現(xiàn)線(xiàn)與，應(yīng)同時(shí)在輸出端口應(yīng)加一個(gè)上拉電阻。

3、三態(tài)門(mén)〔ST門(mén)〕主要用在應(yīng)用于多個(gè)門(mén)輸出共享數(shù)據(jù)總線(xiàn)，為防止多個(gè)門(mén)輸出同時(shí)占用數(shù)據(jù)總線(xiàn)，這些門(mén)的使能信號(hào)〔EN〕中只允許有一個(gè)為有效電平〔如高電平〕，由于三態(tài)門(mén)的輸出是推拉式的低阻輸出，且不需接上拉〔負(fù)載〕電阻，所以開(kāi)關(guān)速度比OC門(mén)快，常用三態(tài)門(mén)作為輸出緩沖器。+++++++++++++++++++++++++++++++++++++什么是OC、OD？

集電極開(kāi)路門(mén)(集電極開(kāi)路OC或漏極開(kāi)路OD)

Open-Drain是漏極開(kāi)路輸出的意思，相當(dāng)于集電極開(kāi)路(Open-Collector)輸出，即TTL中的集電極開(kāi)路〔OC〕輸出。一般用于線(xiàn)或、線(xiàn)與，也有的用于電流驅(qū)動(dòng)。

Open-Drain是對(duì)MOS管而言，Open-Collector是對(duì)雙極型管而言，在用法上沒(méi)啥區(qū)別。

開(kāi)漏形式的電路有以下幾個(gè)特點(diǎn)：

a.利用外部電路的驅(qū)動(dòng)能力，減少I(mǎi)C部的驅(qū)動(dòng)?；蝌?qū)動(dòng)比芯片電源電壓高的負(fù)載.

b.可以將多個(gè)開(kāi)漏輸出的Pin，連接到一條線(xiàn)上。通過(guò)一只上拉電阻，在不增加任何器件的情況下，形成“與邏輯〞關(guān)系。這也是I2C，SMBus等總線(xiàn)判斷總線(xiàn)占用狀態(tài)的原理。如果作為圖騰輸出必須接上拉電阻。接容性負(fù)載時(shí)，下降延是芯片的晶體管，是有源驅(qū)動(dòng)，速度較快；上升延是無(wú)源的外接電阻，速度慢。如果要求速度高電阻選擇要小，功耗會(huì)大。所以負(fù)載電阻的選擇要兼顧功耗和速度。

c.可以利用改變上拉電源的電壓，改變傳輸電平。例如加上上拉電阻就可以提供TTL/CMOS電平輸出等。

d.開(kāi)漏Pin不連接外部的上拉電阻，則只能輸出低電平。一般來(lái)說(shuō)，開(kāi)漏是用來(lái)連接不同電平的器件，匹配電平用的。

正常的CMOS輸出級(jí)是上、下兩個(gè)管子，把上面的管子去掉就是OPEN-DRAIN了。這種輸出的主要目的有兩個(gè)：電平轉(zhuǎn)換和線(xiàn)與。

由于漏級(jí)開(kāi)路，所以后級(jí)電路必須接一上拉電阻，上拉電阻的電源電壓就可以決定輸出電平。這樣你就可以進(jìn)展任意電平的轉(zhuǎn)換了。

線(xiàn)與功能主要用于有多個(gè)電路對(duì)同一信號(hào)進(jìn)展拉低操作的場(chǎng)合，如果本電路不想拉低，就輸出高電平，因?yàn)镺PEN-DRAIN上面的管子被拿掉，高電平是靠外接的上拉電阻實(shí)現(xiàn)的。〔而正常的CMOS輸出級(jí)，如果出現(xiàn)一個(gè)輸出為高另外一個(gè)為低時(shí)，等于電源短路?！?/p>

OPEN-DRAIN提供了靈活的輸出方式，但是也有其弱點(diǎn)，就是帶來(lái)上升沿的延時(shí)。因?yàn)樯仙厥峭ㄟ^(guò)外接上拉無(wú)源電阻對(duì)負(fù)載充電，所以當(dāng)電阻選擇小時(shí)延時(shí)就小，但功耗大；反之延時(shí)大功耗小。所以如果對(duì)延時(shí)有要求，則建議用下降沿輸出。電路常識(shí)性概念〔5〕-上拉電阻、下拉電阻/拉電流、灌電流/扇出系數(shù)2008-05-2815:22(一)上拉電阻：

1、當(dāng)TTL電路驅(qū)動(dòng)S電路時(shí)，如果TTL電路輸出的高電平低于S電路的最低高電平〔一般為3.5V〕，這時(shí)就需要在TTL的輸出端接上拉電阻，以提高輸出高電平的值。

2、OC門(mén)電路必須加上拉電阻，才能使用。

3、為加大輸出引腳的驅(qū)動(dòng)能力，有的單片機(jī)管腳上也常使用上拉電阻。

4、在S芯片上，為了防止靜電造成損壞，不用的管腳不能懸空，一般接上拉電阻產(chǎn)生降低輸入阻抗，提供泄荷通路。同時(shí)管腳懸空就比較容易承受外界的電磁干擾〔MOS器件為高輸入阻抗，極容易引入外界干擾〕。

5、芯片的管腳加上拉電阻來(lái)提高輸出電平，從而提高芯片輸入信號(hào)的噪聲容限增強(qiáng)抗干擾能力。

6、提高總線(xiàn)的抗電磁干擾能力。管腳懸空就比較容易承受外界的電磁干擾。

7、長(zhǎng)線(xiàn)傳輸中電阻不匹配容易引起反射波干擾，加上下拉電阻是電阻匹配，有效的抑制反射波干擾。

(二)上拉電阻阻值的選擇原則包括:

1、從節(jié)約功耗及芯片的灌電流能力考慮應(yīng)當(dāng)足夠大：電阻大，電流小。

2、從確保足夠的驅(qū)動(dòng)電流考慮應(yīng)當(dāng)足夠?。弘娮栊?，電流大。

3、對(duì)于高速電路，過(guò)大的上拉電阻可能邊沿變平緩。

綜合考慮以上三點(diǎn),通常在1k到10k之間選取。對(duì)下拉電阻也有類(lèi)似道理。

(三)對(duì)上拉電阻和下拉電阻的選擇應(yīng)結(jié)合開(kāi)關(guān)管特性和下級(jí)電路的輸入特性進(jìn)展設(shè)定，主要需要考慮以下幾個(gè)因素：

1．驅(qū)動(dòng)能力與功耗的平衡。以上拉電阻為例，一般地說(shuō)，上拉電阻越小，驅(qū)動(dòng)能力越強(qiáng)，但功耗越大，設(shè)計(jì)是應(yīng)注意兩者之間的均衡。

2．下級(jí)電路的驅(qū)動(dòng)需求。同樣以上拉電阻為例，當(dāng)輸出高電平時(shí)，開(kāi)關(guān)管斷開(kāi)，上拉電阻應(yīng)適中選擇以能夠向下級(jí)電路提供足夠的電流。

3．上下電平的設(shè)定。不同電路的上下電平的門(mén)檻電平會(huì)有不同，電阻應(yīng)適當(dāng)設(shè)定以確保能輸出正確的電平。以上拉電阻為例，當(dāng)輸出低電平時(shí)，開(kāi)關(guān)管導(dǎo)通，上拉電阻和開(kāi)關(guān)管導(dǎo)通電阻分壓值應(yīng)確保在零電平門(mén)檻之下。

4．頻率特性。以上拉電阻為例，上拉電阻和開(kāi)關(guān)管漏源級(jí)之間的電容和下級(jí)電路之間的輸入電容會(huì)形成RC延遲，電阻越大，延遲越大。上拉電阻的設(shè)定應(yīng)考慮電路在這方面的需求。

(四)下拉電阻的設(shè)定的原則和上拉電阻是一樣的。

OC門(mén)輸出高電平時(shí)是一個(gè)高阻態(tài)，其上拉電流要由上拉電阻來(lái)提供，設(shè)輸入端每端口不大于100uA,設(shè)輸出口驅(qū)動(dòng)電流約500uA，標(biāo)準(zhǔn)工作電壓是5V，輸入口的上下電平門(mén)限為0.8V(低于此值為低電平)；2V(高電平門(mén)限值)。

選上拉電阻時(shí)：

500uA*8.4K=4.2即選大于8.4K時(shí)輸出端能下拉至0.8V以下，此為最小阻值，再小就拉不下來(lái)了。如果輸出口驅(qū)動(dòng)電流較大，則阻值可減小，保證下拉時(shí)能低于0.8V即可。

當(dāng)輸出高電平時(shí)，忽略管子的漏電流，兩輸入口需200uA

200uA*15K=3V即上拉電阻壓降為3V，輸出口可到達(dá)2V，此阻值為最大阻值，再大就拉不到2V了。選10K可用。S門(mén)的可參考74HC系列。

設(shè)計(jì)時(shí)管子的漏電流不可忽略，IO口實(shí)際電流在不同電平下也是不同的，上述僅僅是原理，一句話(huà)概括為：輸出高電平時(shí)要喂飽后面的輸入口，輸出低電平不要把輸出口喂撐了〔否則多余的電流喂給了級(jí)聯(lián)的輸入口，高于低電平門(mén)限值就不可靠了〕++++++++++++++++++++++++++++++++++++++++++++++上拉電阻：將*輸出電位點(diǎn)采用電阻與電源VDD相連的電阻。因?yàn)檩敵龆丝梢钥醋魇蔷哂凶璧碾妷涸?，由于上拉電阻與VDD連接，利用該電阻的分壓原理〔一般上拉電阻比輸出端阻大得多，至于該阻值的大小見(jiàn)上拉電阻的選取原則〕，從而將輸出端電位拉高。

1，如果電平用OC(集電極開(kāi)路，TTL)或OD(漏極開(kāi)路，S)輸出，則不用上拉電阻是不能工作的，這個(gè)很容易理解，管子沒(méi)有電源就不能輸出高電平了。

2，如果輸出電流比較大，輸出的電平就會(huì)降低〔電路中已經(jīng)有了一個(gè)上拉電阻，但是電阻太大，壓降太高〕，就可以用上拉電阻提供電流分量，把電平“拉高〞?！簿褪遣⒁粋€(gè)電阻在IC部的上拉電阻上，讓它的壓降小一點(diǎn)〕。當(dāng)然管子按需要該工作在線(xiàn)性圍的上拉電阻不能太小。當(dāng)然也會(huì)用這個(gè)方式來(lái)實(shí)現(xiàn)門(mén)電路電平的匹配。

需要注意的是，上拉電阻太大會(huì)引起輸出電平的延遲?！睷C延時(shí)〕

一般CMOS門(mén)電路輸出不能給它懸空，都是接上拉電阻設(shè)定成高電平。下拉電阻：和上拉電阻的原理差不多，只是拉到GND去而已，那樣電平就會(huì)被拉低。下拉電阻一般用于設(shè)定低電平或者是阻抗匹配(抗回波干擾)。上拉電阻的工作原理電路圖

如上圖所示，上部的一個(gè)BiasResaitor電阻因?yàn)槭墙拥?，因而叫做下拉電阻，意思是將電路?jié)點(diǎn)A的電平向低方向〔地〕拉；同樣，圖中下部的一個(gè)BiasResaitor電阻因?yàn)榻与娫础舱?，因而叫做上拉電阻，意思是將電路?jié)點(diǎn)A的電平向高方向〔電源正〕拉。當(dāng)然，許多電路中上拉電阻和下拉電阻中間的那個(gè)12k電阻是沒(méi)有的或者是看不到的。上圖是RS－485/RS－422總線(xiàn)上的，可以一下子認(rèn)識(shí)上拉電阻和下拉電阻的意思。但許多電路只有一個(gè)上拉電阻或下拉電阻，而且實(shí)際中，還是上拉電阻的為多。++++++++++++++++++++++++++++++++++++++++++++++在數(shù)字電路中不用的輸入腳都要接固定電平，通過(guò)1k電阻接高電平或接地。

1、定義：

上拉就是將不確定的信號(hào)通過(guò)一個(gè)電阻嵌位在高電平！電阻同時(shí)起限流作用！下拉同理！

上拉是對(duì)器件注入電流，下拉是輸出電流

弱強(qiáng)只是上拉電阻的阻值不同，沒(méi)有什么嚴(yán)格區(qū)分

對(duì)于非集電極〔或漏極〕開(kāi)路輸出型電路〔如普通門(mén)電路〕提升電流和電壓的能力是有限的，上拉電阻的功能主要是為集電極開(kāi)路輸出型電路輸出電流通道。

2、為什么要使用拉電阻：

一般作單鍵觸發(fā)使用時(shí)，如果IC本身沒(méi)有接電阻，為了使單鍵維持在不被觸發(fā)的狀態(tài)或是觸發(fā)后回到原狀態(tài)，必須在IC外部另接一電阻。

數(shù)字電路有三種狀態(tài)：高電平、低電平、和高阻狀態(tài)，有些應(yīng)用場(chǎng)合不希望出現(xiàn)高阻狀態(tài)，可以通過(guò)上拉電阻或下拉電阻的方式使處于穩(wěn)定狀態(tài)，具體視設(shè)計(jì)要求而定！

一般說(shuō)的是I/O端口，有的可以設(shè)置，有的不可以設(shè)置，有的是置，有的是需要外接，I/O端口的輸出類(lèi)似于一個(gè)三極管的C，當(dāng)C接通過(guò)一個(gè)電阻和電源連接在一起的時(shí)候，該電阻成為上C拉電阻，也就是說(shuō)，如果該端口正常時(shí)為高電平，C通過(guò)一個(gè)電阻和地連接在一起的時(shí)候，該電阻稱(chēng)為下拉電阻，使該端口平時(shí)為低電平，作用嗎：

比方：當(dāng)一個(gè)接有上拉電阻的端口設(shè)為輸如狀態(tài)時(shí)，他的常態(tài)就為高電平，用于檢測(cè)低電平的輸入。

上拉電阻是用來(lái)解決總線(xiàn)驅(qū)動(dòng)能力缺乏時(shí)提供電流的。一般說(shuō)法是拉電流，下拉電阻是用來(lái)吸收電流的，也就是灌電流。+++++++++++++++++++++++++++++++++拉電流與灌電流1、概念

拉電流和灌電流是衡量電路輸出驅(qū)動(dòng)能力〔注意：拉、灌都是對(duì)輸出端而言的，所以是驅(qū)動(dòng)能力〕的參數(shù)，這種說(shuō)法一般用在數(shù)字電路中。

這里首先要說(shuō)明，芯片手冊(cè)中的拉、灌電流是一個(gè)參數(shù)值，是芯片在實(shí)際電路中允許輸出端拉、灌電流的上限值〔允許最大值〕。而下面要講的這個(gè)概念是電路中的實(shí)際值。

由于數(shù)字電路的輸出只有高、低〔0，1〕兩種電平值，高電平輸出時(shí)，一般是輸出端對(duì)負(fù)載提供電流，其提供電流的數(shù)值叫“拉電流〞；低電平輸出時(shí)，一般是輸出端要吸收負(fù)載的電流，其吸收電流的數(shù)值叫“灌〔入〕電流〞。

對(duì)于輸入電流的器件而言：

灌入電流和吸收電流都是輸入的，

灌入電流是被動(dòng)的，

吸收電流是主動(dòng)的。如果外部電流通過(guò)芯片引腳向芯片‘流入’稱(chēng)為灌電流〔被灌入〕；

反之如果部電流通過(guò)芯片引腳從芯片‘流出’稱(chēng)為拉電流〔被拉出〕2、為什么能夠衡量輸出驅(qū)動(dòng)能力

當(dāng)邏輯門(mén)輸出端是低電平時(shí)，灌入邏輯門(mén)的電流稱(chēng)為灌電流，灌電流越大，輸出端的低電平就越高。由三極管輸出特性曲線(xiàn)也可以看出，灌電流越大，飽和壓降越大，低電平越大。然而，邏輯門(mén)的低電平是有一定限制的，它有一個(gè)最大值UOLMA*。在邏輯門(mén)工作時(shí)，不允許超過(guò)這個(gè)數(shù)值，TTL邏輯門(mén)的規(guī)規(guī)定UOLMA*≤0.4～0.5V。所以，灌電流有一個(gè)上限。

當(dāng)邏輯門(mén)輸出端是高電平時(shí)，邏輯門(mén)輸出端的電流是從邏輯門(mén)中流出，這個(gè)電流稱(chēng)為拉電流。拉電流越大，輸出端的高電平就越低。這是因?yàn)檩敵黾?jí)三極管是有阻的，阻上的電壓降會(huì)使輸出電壓下降。拉電流越大，輸出端的高電平越低。然而，邏輯門(mén)的高電平是有一定限制的，它有一個(gè)最小值UOHMIN。在邏輯門(mén)工作時(shí)，不允許超過(guò)這個(gè)數(shù)值，TTL邏輯門(mén)的規(guī)規(guī)定UOHMIN≥2.4V。所以，拉電流也有一個(gè)上限。

可見(jiàn)，輸出端的拉電流和灌電流都有一個(gè)上限，否則高電平輸出時(shí)，拉電流會(huì)使輸出電平低于UOHMIN；低電平輸出時(shí)，灌電流會(huì)使輸出電平高于UOLMA*。所以，拉電流與灌電流反映了輸出驅(qū)動(dòng)能力。〔芯片的拉、灌電流參數(shù)值越大，意味著該芯片可以接更多的負(fù)載，因?yàn)?，例如灌電流是?fù)載給的，負(fù)載越多，被灌入的電流越大〕

由于高電平輸入電流很小，在微安級(jí)，一般可以不必考慮，低電平電流較大，在毫安級(jí)。所以，往往低電平的灌電流不超標(biāo)就不會(huì)有問(wèn)題。用扇出系數(shù)來(lái)說(shuō)明邏輯門(mén)來(lái)驅(qū)動(dòng)同類(lèi)門(mén)的能力，扇出系數(shù)No是低電平最大輸出電流和低電平最大輸入電流的比值。===========================

在集成電路中，吸電流、拉電流輸出和灌電流輸出是一個(gè)很重要的概念。

拉即泄，主動(dòng)輸出電流，是從輸出口輸出電流。

灌即充，被動(dòng)輸入電流，是從輸出端口流入

吸則是主動(dòng)吸入電流，是從輸入端口流入

吸電流和灌電流就是從芯片外電路通過(guò)引腳流入芯片的電流,區(qū)別在于吸收電流是主動(dòng)的，從芯片輸入端流入的叫吸收電流。灌入電流是被動(dòng)的,從輸出端流入的叫灌入電流。

拉電流是數(shù)字電路輸出高電平給負(fù)載提供的輸出電流，灌電流時(shí)輸出低電平是外部給數(shù)字電路的輸入電流，它們實(shí)際就是輸入、輸出電流能力。

吸收電流是對(duì)輸入端〔輸入端吸入〕而言的；而拉電流〔輸出端流出〕和灌電流〔輸出端被灌入〕是相對(duì)輸出端而言的。+++++++++++++++++++++++++++++++++++++給一個(gè)直觀(guān)解釋?zhuān)?/p>

圖中PB0輸出0，LED會(huì)亮，PB0的電流方向是流向PB0也就是灌電流了；而PB1要輸出1，LED會(huì)亮，PB1的電流方向是從PB1流出，也就是拉電流了。+++++++++++++++++++++++++++++++++++++在實(shí)際電路中灌電流是由后面所接的邏輯門(mén)輸入低電平電流聚集在一起而灌入前面邏輯門(mén)的輸出端所形成，讀者參閱圖18-2-3自明。顯然它的測(cè)試電路應(yīng)該如圖18-2-4(b)所示，輸入端所加的邏輯電平是保證輸出端能夠獲得低電平，只不過(guò)灌電流是通過(guò)接向電源的一只電位器而獲得的，調(diào)節(jié)的電位器可改變灌電流的大小，輸出低電平的電壓值也將隨之變化。

(a)灌電流負(fù)載(b)拉電流負(fù)載圖18-2-3灌電流與放電流示意圖(a)灌電流負(fù)載特性曲線(xiàn)(b)測(cè)試電路圖18-2-4灌電流負(fù)載特性曲線(xiàn)及測(cè)試電路當(dāng)輸出低電平的電壓值隨著灌電流的增加而增加到輸出低電平最大值時(shí)，即uOL=UOLMA*時(shí)所對(duì)應(yīng)的灌電流值定義為輸出低電平電流的量大值IOLMA*。

不同系列的邏輯電路，同一系列中不同的型號(hào)的集成電路，國(guó)家標(biāo)準(zhǔn)中對(duì)輸出低電平電流的最大值IOLMA*的規(guī)值的規(guī)定往往是不同的。比較常用的數(shù)值如下TTL系列IOLMA*=16mALSTTL74系列IOLMA*=8mALSTTL54系列IOLMA*=4mA扇出系數(shù)NO是描述集成電路帶負(fù)載能力的參數(shù)，它的定義式如下18-2-1)NO=IOLMA*

/IILMA*

其中IOLMA*為最大允許灌電流，IILMA*是一個(gè)負(fù)載門(mén)灌入本級(jí)的電流。No越大，說(shuō)明門(mén)的負(fù)載能力越強(qiáng)。一般產(chǎn)品規(guī)定要求No≥8。在決定扇出系數(shù)時(shí)，正確計(jì)算電流值是重要的，對(duì)于圖18-2-3而言，后面所接的邏輯門(mén)的輸入端有并聯(lián)的情況。當(dāng)輸出為低電平時(shí)，后面邏輯門(mén)輸入端流出的IIL，因有R1的限流作用，與并聯(lián)端頭數(shù)無(wú)關(guān)。但是，當(dāng)輸出為高電平時(shí)，電流的方向改變?yōu)榱鬟M(jìn)輸入端，后面邏輯門(mén)輸入級(jí)的多發(fā)射極三極管相當(dāng)有兩個(gè)三極管并聯(lián)。流入的IIH就要加倍，與并聯(lián)端頭數(shù)有關(guān)。對(duì)于圖18-2-3，NOL=2，而NOH=3，輸出低電平和輸出高電平兩種情況下，扇出系數(shù)可能是不同的。由于IIL的數(shù)值比IIH的數(shù)值要大很多，對(duì)于集成電路來(lái)說(shuō)矛盾的主要方面在低電平扇出系數(shù)。所以，一般我們只需要考慮低電平扇出系數(shù)就可以了。電路常識(shí)性概念〔6〕-VCC、VDD和VSS三種標(biāo)號(hào)的區(qū)別2008-05-2815:35在電子電路中，?？梢钥吹絍CC、VDD和VSS三種不同的符號(hào)，它們有什么區(qū)別呢？一、解釋VCC：C=circuit表示電路的意思,即接入電路的電壓；VDD：D=device表示器件的意思,即器件部的工作電壓；VSS：S=series表示公共連接的意思，通常指電路公共接地端電壓。二、說(shuō)明1、對(duì)于數(shù)字電路來(lái)說(shuō)，VCC是電路的供電電壓,VDD是芯片的工作電壓〔通常Vcc>Vdd〕，VSS是接地點(diǎn)。(例如，對(duì)于A(yíng)RM單片機(jī)電路，其供電電壓VCC一般為5V，一般經(jīng)三端穩(wěn)壓塊將其轉(zhuǎn)為單片機(jī)工作電壓VDD=3.3V)2、有些IC既有VDD引腳又有VCC引腳，說(shuō)明這種器件自身帶有電壓轉(zhuǎn)換功能。3、在場(chǎng)效應(yīng)管〔或S器件〕中，VDD為漏極，VSS為源極，VDD和VSS指的是元件引腳，而不表示供電電壓。電路常識(shí)性概念〔7〕-三態(tài)門(mén)與高阻態(tài)2008-05-2817:50

三態(tài)門(mén)，是指邏輯門(mén)的輸出除有高、低電平兩種狀態(tài)外，還有第三種狀態(tài)——高阻狀態(tài)的門(mén)電路。高阻態(tài)相當(dāng)于隔斷狀態(tài)〔電阻很大，相當(dāng)于開(kāi)路〕。三態(tài)門(mén)都有一個(gè)EN控制使能端，來(lái)控制門(mén)電路的通斷?？梢跃邆溥@三種狀態(tài)的器件就叫做三態(tài)(門(mén),總線(xiàn),......).

計(jì)算機(jī)里面用1和0表示是，非兩種邏輯，但是，有時(shí)候，這是不夠的，

比方說(shuō)，他不夠富有，但是他也不一定窮?。凰黄?，但也不一定丑啊，處于這兩個(gè)極端的中間，就用那個(gè)既不是＋

也不是―的中間態(tài)表示，叫做高阻態(tài)。高電平，低電平可以由部電路拉高和拉低。而高阻態(tài)時(shí)引腳對(duì)地電阻無(wú)窮，此時(shí)讀引腳電平時(shí)可以讀到真實(shí)的電平值。高阻態(tài)的重要作用之一就是I/O(輸入/輸出)口在輸入時(shí)讀入外部電平用。

高阻態(tài)相當(dāng)于該門(mén)和它連接的電路處于斷開(kāi)的狀態(tài)。(因?yàn)閷?shí)際電路中你不可能去斷開(kāi)它，所以設(shè)置這樣一個(gè)狀態(tài)使它處于斷開(kāi)狀態(tài))。三態(tài)門(mén)是一種擴(kuò)展邏輯功能的輸出級(jí)，也是一種控制開(kāi)關(guān)。主要是用于總線(xiàn)的連接，因?yàn)榭偩€(xiàn)只允許同時(shí)只有一個(gè)使用者。通常在數(shù)據(jù)總線(xiàn)上接有多個(gè)器件，每個(gè)器件通過(guò)OE/CE之類(lèi)的信號(hào)選通。如器件沒(méi)有選通的話(huà)它就處于高阻態(tài)，相當(dāng)于沒(méi)有接在