計(jì)算機(jī)組成原理

單項(xiàng)選擇題（每題1.5分，共30分）1、 在小型或微型計(jì)算機(jī)里，普遍采用的字符編碼是（）。A、BCD碼 B、曼徹斯特碼 C、格雷碼 D、ASCII碼2、 運(yùn)算器由許多部件組成，但核心部件應(yīng)該是（）。A、數(shù)據(jù)總線 B、算術(shù)邏輯運(yùn)算單元 C、數(shù)據(jù)選擇器 D、累加寄存器3、下列數(shù)中最大的數(shù)是（）。A、(10011001)2B、(227)8C、(98)16D、(152)164、若用十進(jìn)制表示，則1KB-（）。A、1000位 B、1000字節(jié)C、1024位D、1024字節(jié)5、某SRAM芯片，存儲(chǔ)容量為256KX32位，該芯片的地址線和數(shù)據(jù)線數(shù)目為（）A、32、18B、18、5 C、18、32D、16、32TOC\o"1-5"\h\z6、 半導(dǎo)體動(dòng)態(tài)存儲(chǔ)器DRAM的存儲(chǔ)原理是（ ）A、依靠雙穩(wěn)態(tài)電路保存信息 B、依靠電容的充放電保存信息C、依靠讀后再生保存信息 D、依靠定時(shí)刷新保存信息7、某存儲(chǔ)器地址線19位，按字編址，則可編址存儲(chǔ)空間為（）A、256K B、1KC、512K D、1虬8、 設(shè)基址寄存器為x，形式地址為D，（x）表示寄存器中的內(nèi)容，基址尋址方式的有效地址可表示為（ ）A、EA= （X） - （D） B、EA= （X） +D C、EA= （（X） +D） D、EA=（（X） - （D））9、 構(gòu)成小容量高速存儲(chǔ)器時(shí)，一般應(yīng)選擇（ ）A、SRAMB、SRAM和DRAM均可 C、DRAMD、適量SRAM和適量DRAM10、計(jì)算機(jī)操作的最小單位時(shí)間是（ ）A、中斷周期B、指令周期 C、CPU周期 D、時(shí)鐘周期11、CPU存放當(dāng)前正在執(zhí)行的指令并為譯碼部件提供信息的部件是（）A、指令譯碼器 B、程序計(jì)數(shù)器 C、指令寄存器 D、地址寄存器12、RISC指令系統(tǒng)的最大特點(diǎn)是（ ）A、 指令條數(shù)多，指令長度固定，指令格式和尋址方式種類少；B、 指令條數(shù)少，指令長度不固定，指令格式和尋址方式種類少；C、 指令條數(shù)少，指令長度固定，指令格式和尋址方式種類多；D、 指令條數(shù)少，指令長度固定，指令格式和尋址方式種類少；13、雙端口存儲(chǔ)器在（ ）情況下會(huì)發(fā)生讀/寫沖突。A、 左端口與右端口的地址碼不同；B、 左端口與右端口的地址碼不同；C、 左端口與右端口的數(shù)據(jù)碼不同；D、 左端口與右端口的數(shù)據(jù)碼相同；14、 為組成2K*8位的主存，可用兩片（ ）。A、1K*4位芯片串聯(lián) B、1K*8位芯片并聯(lián)C、2K*4位芯片串聯(lián) D、2K*4位芯片并聯(lián)15、 堆棧尋址方式中，設(shè)A為通用寄存器，SP為堆棧指示器，Msp為SP指示器的棧項(xiàng)單元，如果入棧操作的動(dòng)作是：（A）fMsp，（SP）-1fSP，那么出棧的動(dòng)作應(yīng)是（ ）。A、 （Msp）fA，（SP）+1—SP；B、 （SP）+1—SP，（Msp）fA；C、 （SP）-1—SP，（Msp）fA；D、 （Msp）fA，（SP）-1—SP；TOC\o"1-5"\h\z16、計(jì)算機(jī)的外圍設(shè)備是指（ ）。A、除運(yùn)算器以外的設(shè)備 B、除CPU以外的設(shè)備C、除主機(jī)和外存以外的設(shè)備 D、除CPU和內(nèi)存以外的設(shè)備17、 CRT顯示器顯示圖型圖像的原理是圖型圖像（ ）。A、由點(diǎn)陣組成B、由線條組成C、由色塊組成 D、由方塊組成18、 從一條指令的啟動(dòng)到下一條指令的啟動(dòng)的間隔時(shí)間稱為（）。A、時(shí)鐘周期 B、機(jī)器周期 C、CPU周期D、指令周期19、CPU主要包括（ ）。A、控制器 B、控制器、運(yùn)算器、cacheC、運(yùn)算器和內(nèi)存 D、控制器。ALU和內(nèi)存20、 單地址指令中為了完成兩個(gè)數(shù)的算術(shù)運(yùn)算，除地址碼指明的一個(gè)操作數(shù)外，另一個(gè)常需采用（）。A、堆棧尋址方式 B、立即尋址方式C、隱含尋址方式 D、間接尋址方式二、填空題（每空1分，共15分）1、 已知有符號(hào)數(shù)X的［X￡=11001011，則X的真值是。2、計(jì)算機(jī)的總線根據(jù)傳遞信號(hào)的不同分為、和3、 一個(gè)雙面磁盤，儲(chǔ)存區(qū)域內(nèi)經(jīng)10cm，外徑20cm，道密度為120道/cm，內(nèi)層位密度1K位/cm，轉(zhuǎn)數(shù)7200轉(zhuǎn)/分，該磁盤的總?cè)萘?，數(shù)據(jù)傳輸率是。4、 在整數(shù)定點(diǎn)機(jī)中，機(jī)器數(shù)為補(bǔ)碼，字長8位（含1位符號(hào)位），則所能表示的十進(jìn)制數(shù)范圍是 至 。5、微程序控制器中，一個(gè)微程序?qū)?yīng)若干條，一條微指令包含若干個(gè)6、為了存放數(shù)據(jù)，硬盤的盤體被分成了許多同心圓，稱；每個(gè)同心圓又被分成幾部分，稱為。7、利用輸入輸出處理機(jī)專門負(fù)責(zé)數(shù)據(jù)的輸入輸出的傳輸控制的方式稱為。8、某CRT顯示器可顯示64中ASCII碼，每幀可顯示64字*25排，每個(gè)字符采用7*8的點(diǎn)陣顯示輸出，緩存容量為，字符發(fā)生器（ROM）的容量為。判斷題（每題1分，共10分）1、 存儲(chǔ)器是計(jì)算機(jī)的“記憶”部件。（）2、 浮點(diǎn)數(shù)加減法運(yùn)算大致由0操作數(shù)檢查、對(duì)階、尾數(shù)運(yùn)算、舍入及規(guī)格化四步完成。（）TOC\o"1-5"\h\z3、 動(dòng)態(tài)存儲(chǔ)器DROM需要定時(shí)刷新，主要由于電容漏電造成。（ ）4、 硬盤作為一種大容量的高速外部儲(chǔ)存器，CPU可以直接訪問它。（ ）5、 尋址方式就是指確定本條指令中操作數(shù)的地址或下一條待執(zhí)行指令地址的方式。（ ）6、 計(jì)算機(jī)中用二進(jìn)制表示數(shù)據(jù)，所以無法完成十進(jìn)制運(yùn)算。（ ）7、 磁盤上靠內(nèi)的磁道比靠外的磁道扇區(qū)少。（ ）8、 相聯(lián)存儲(chǔ)器是按內(nèi)容進(jìn)行尋址的存儲(chǔ)器。（ ）9、 為了完成負(fù)數(shù)的加法運(yùn)算，ALU中有加法器和減法器。（ ）四、計(jì)算機(jī)（共15分）1、（本題5分）設(shè)X=2000X0.11011100,y=2i00X（-0.10101011），試用運(yùn)算器中浮點(diǎn)加法的實(shí)現(xiàn)方法求x+y=?（要求：x,y均用補(bǔ)碼表示，階碼采用雙符號(hào)位，尾數(shù)采用單符號(hào)位，采用0舍1入法，寫出分步運(yùn)算過程及運(yùn)算結(jié)果。）五、分析設(shè)計(jì)題（共20分）1、（本題15分）某32位CPU地址總線A0?A15，數(shù)據(jù)總線D0?D31，某內(nèi)部結(jié)構(gòu)如圖所示，其中一個(gè)累加寄存器AC，一個(gè)狀態(tài)條件寄存器和其它四個(gè)寄存器，各部分之間的連線表示數(shù)據(jù)通路，箭頭表示信息傳送方向。（1） 表明圖中四個(gè)寄存器的名稱。（4分）（2） 簡述指令從主存取到控制器的數(shù)據(jù)通路。（5分）（3） 用16k*16位的SRAM芯片構(gòu)成圖中的存儲(chǔ)器M，要求儲(chǔ)存容量最大，要求畫出該存儲(chǔ)器的組成邏輯框圖及CPU之間的連線。（6分）2、（本題5分）某計(jì)算機(jī)有8條微指令I(lǐng)1—18，每條微指令所包含的微命令控制信號(hào)見下表所