《軟件無線電原理與技術(shù)》實(shí)驗(yàn)報(bào)告

./題目：《軟件無線電原理與技術(shù)》實(shí)驗(yàn)報(bào)告FSK調(diào)制與解調(diào)姓名：學(xué)院：信息科學(xué)與技術(shù)學(xué)院系：通信工程系專業(yè)：年級：學(xué)號：教師：2012年7月1日.《軟件無線電原理與技術(shù)》實(shí)驗(yàn)報(bào)告FSK調(diào)制與解調(diào)一、實(shí)驗(yàn)?zāi)康睦斫釬SK調(diào)制與解調(diào)的原理與意義掌握DDS的用法練習(xí)和熟悉程序的編寫與仿真驗(yàn)證掌握FSK調(diào)制與解調(diào)的數(shù)字實(shí)現(xiàn)過程二、實(shí)驗(yàn)原理2.1FSK調(diào)制原理2FSK<二相頻移鍵控>是用兩個不同頻率的正弦波形來傳送碼元"0"和"1"。2FSK信號的產(chǎn)生方法主要有兩種,一種是用二進(jìn)制基帶矩形脈沖信號去調(diào)制一個調(diào)頻器,使其輸出兩個不同頻率的碼元如圖1<a>所示。第二種方法是用一個受基帶脈沖控制的開關(guān)電路去選擇兩個獨(dú)立頻率源的振蕩作為輸出,如圖1<b>所示。圖12FSK調(diào)制原理框圖其中,由調(diào)頻器產(chǎn)生的2FSK信號在相鄰碼元之間的相位是連續(xù)的,如圖2所示；而開關(guān)法產(chǎn)生的2FSK信號由兩個獨(dú)立的頻率源構(gòu)成,所以2FSK在相鄰碼元之間的相位不一定是連續(xù)的。圖22FSK信號波形圖實(shí)驗(yàn)設(shè)計(jì)一款2-FSK調(diào)制器。功能要求：要求當(dāng)信號并行輸入時(shí),輸出已調(diào)信號和輸出使能信號。載波信號由DDS模塊生成,輸出的使能信號out_fsk_en經(jīng)IO1顯示在示波器上,輸出的已調(diào)信號經(jīng)DA模塊I路顯示在示波器上進(jìn)行觀察。時(shí)序要求：當(dāng)輸入使能信號in_fsk_en為高電平時(shí),信號輸入2-FSK調(diào)制器；當(dāng)調(diào)制模塊輸出使能信號out_fsk_en為高電平時(shí),輸出已調(diào)信號。參考設(shè)計(jì)：分為五個模塊實(shí)現(xiàn)〔撥碼開關(guān)輸入模塊、DDS1模塊、DDS2模塊、FSK調(diào)制模塊、DA輸入模塊。其中撥碼開關(guān)輸入模塊實(shí)現(xiàn)撥碼開關(guān)輸入的并串轉(zhuǎn)化,并產(chǎn)生輸出使能信號。DDS1模塊由IP核DDSCompilerv2.1生成,產(chǎn)生余弦信號,設(shè)置為系統(tǒng)時(shí)鐘40MHz,輸出時(shí)鐘1.25MHz,分辨率為1HZ,輸入時(shí)鐘時(shí)能信號ce,輸出余弦信號cosine,其他設(shè)置為默認(rèn)。DDS2模塊由IP核DDSCompilerv2.1生成,產(chǎn)生余弦信號,設(shè)置為系統(tǒng)時(shí)鐘40MHz,輸出時(shí)鐘2.5MHz,分辨率為1HZ,輸入時(shí)鐘時(shí)能信號ce,輸出余弦信號cosine,其他設(shè)置為默認(rèn)。FSK調(diào)制模塊實(shí)現(xiàn)fsk調(diào)制,DA輸入模塊實(shí)現(xiàn)補(bǔ)碼轉(zhuǎn)偏移碼以便數(shù)據(jù)輸入DA模塊,實(shí)現(xiàn)框圖如圖3所示。圖32FSK調(diào)制器實(shí)現(xiàn)框圖2.2FSK解調(diào)原理2FSK信號的解調(diào)分為相干解調(diào)和非相干解調(diào)兩類。非相干解調(diào)原理框圖如圖4所示。圖42FSK信號的非相干解調(diào)結(jié)構(gòu)框圖本實(shí)驗(yàn)采用相干解調(diào)法,相干解調(diào)原理框圖如圖5所示。圖52FSK信號的相干解調(diào)結(jié)構(gòu)框圖實(shí)驗(yàn)設(shè)計(jì)一款2-FSK調(diào)制/解調(diào)器：功能要求：當(dāng)信號輸入時(shí),輸出解調(diào)信號以及輸出使能信號。實(shí)驗(yàn)中的輸入信號可用撥碼開關(guān)輸入,載波信號由DDS模塊生成,輸出的使能信號out_defsk_en經(jīng)IO1顯示在示波器上,輸出的解調(diào)信號經(jīng)IO2顯示在示波器上。時(shí)序要求：當(dāng)輸入使能信號in_fsk_en為高電平時(shí),信號輸入2-FSK調(diào)制器,當(dāng)輸出使能信號out_defsk_en為高電平時(shí),輸出解調(diào)信號。參考設(shè)計(jì)：分為五個模塊實(shí)現(xiàn)〔撥碼開關(guān)輸入模塊、DDS1模塊、DDS2模塊、FSK調(diào)制模塊、FSK解調(diào)模塊,其中撥碼開關(guān)輸入模塊實(shí)現(xiàn)撥碼開關(guān)輸入的并串轉(zhuǎn)化,并產(chǎn)生輸出使能信號。DDS1模塊由IP核DDSCompilerv2.1生成,產(chǎn)生余弦信號,設(shè)置為系統(tǒng)時(shí)鐘40MHz,輸出時(shí)鐘5.5MHz,分辨率為1HZ,輸入時(shí)鐘時(shí)能信號ce,輸出余弦信號cosine,其他設(shè)置為默認(rèn)。DDS2模塊由IP核DDSCompilerv2.1生成,產(chǎn)生余弦信號,設(shè)置為系統(tǒng)時(shí)鐘40MHz,輸出時(shí)鐘5.5MHz,分辨率為1HZ,輸入時(shí)鐘時(shí)能信號ce,輸出余弦信號cosine,其他設(shè)置為默認(rèn)。FSK調(diào)制模塊實(shí)現(xiàn)fsk調(diào)制。FSK解調(diào)模塊實(shí)現(xiàn)fsk的相干解調(diào),其中包括兩路帶通濾波器模塊、兩路相乘模塊和兩路低通濾波器模塊六個子模塊,實(shí)現(xiàn)框圖如圖6所示。圖62FSK調(diào)制/解調(diào)器實(shí)現(xiàn)框圖三、實(shí)驗(yàn)容FSK調(diào)制與解調(diào)的Matlab仿真FSK調(diào)制與解調(diào)的FPGA代碼的設(shè)計(jì)FSK調(diào)制與解調(diào)功能的仿真FSK調(diào)制與解調(diào)的測試四、實(shí)驗(yàn)步驟4.1FSK調(diào)制與解調(diào)的Matlab仿真<1>啟動Matlab,新建M文件,根據(jù)FSK調(diào)制與解調(diào)原理編寫matlab代碼,實(shí)現(xiàn)2-FSK調(diào)制與解調(diào)。<2>運(yùn)行編寫的M文件,得到輸入信號、調(diào)制后的信號和解調(diào)后的信號波形,記錄下來。4.2FSK調(diào)制與解調(diào)功能的仿真及測試4.2.1FSK調(diào)制功能的仿真及測試<1>創(chuàng)建ISE工程FSK,并設(shè)置設(shè)備參數(shù)。<2>根據(jù)參考設(shè)計(jì)編寫撥碼開關(guān)輸入模塊和FSK調(diào)制模塊的FPGA代碼,并加入工程。<3>使用IP核產(chǎn)生DDS1模塊和DDS2模塊。注意輸入輸出和參數(shù)的設(shè)置。<4>編寫測試文件設(shè)定輸入信號,通過ISE調(diào)用Modelsim仿真。注意,進(jìn)行ModelSim仿真時(shí),請用本實(shí)驗(yàn)文件夾中的SRC文件夾中的工程進(jìn)行仿真。<5>Modelsim被調(diào)用開啟后,選中需要觀察的信號,在Transcript中先后運(yùn)行指令restart和run0.1ms。<6>觀察各信號波形,填寫Modelsim的仿真結(jié)果。輸入的信號：01110101〔從左到右為高位到低位,輸出信號低位先出,高位后出觀察調(diào)制后的信號波形及輸出使能信號：<7>根據(jù)參考設(shè)計(jì)編寫DA輸入模塊的FPGA代碼,并加入工程。<8>將約束文件加入工程,并結(jié)合實(shí)驗(yàn)箱的管腳編寫約束文件。<9>綜合、實(shí)現(xiàn)、硬件編程后,給實(shí)驗(yàn)箱上電,將生成的bit流文件下載到實(shí)驗(yàn)平臺上。<10>撥動撥碼開關(guān)SW9設(shè)置輸入信號,撥動撥檔開關(guān)SW1和KEY1控制輸入使能信號和復(fù)位信號,示波器的一支表筆接在IO1上觀察輸出使能信號,另一支表筆接在DA模塊I路輸出上觀察已調(diào)信號。觀察示波器上輸出使能信號和調(diào)制后的波形,并記錄下來。4.2.2FSK解調(diào)功能的仿真及測試<1>創(chuàng)建ISE工程DEFSK,并設(shè)置設(shè)備參數(shù)。<2>根據(jù)參考設(shè)計(jì)編寫撥碼開關(guān)輸入模塊、FSK調(diào)制模塊和FSK解調(diào)模塊的FPGA代碼,并加入工程。<3>使用IP核產(chǎn)生DDS1模塊和DDS2模塊。注意輸入輸出和參數(shù)的設(shè)置。<4>使用IP核產(chǎn)生FSK解調(diào)模塊中的子模塊兩路相乘模塊。注意輸入輸出和參數(shù)設(shè)置。<5>使用IP核產(chǎn)生FSK解調(diào)模塊中的子模塊兩路帶通濾波模塊。注意輸入輸出和參數(shù)的設(shè)置。其中需要添加coe文件,我們借助FDAtool設(shè)計(jì)濾波器并導(dǎo)出coe文件。<6>使用IP核產(chǎn)生FSK解調(diào)模塊中的子模塊兩路低通濾波模塊。注意輸入輸出和參數(shù)的設(shè)置。其中需要添加coe文件,我們借助FDAtool設(shè)計(jì)濾波器并導(dǎo)出coe文件。<7>編寫測試文件T_DEFSK.v設(shè)定輸入信號,通過ISE調(diào)用Modelsim仿真。注意,進(jìn)行ModelSim仿真時(shí),請用本實(shí)驗(yàn)文件夾中的SRC文件夾中的工程進(jìn)行仿真。<8>Modelsim被調(diào)用開啟后,選中需要觀察的信號,在Transcript中先后運(yùn)行指令restart和run0.1ms。<9>觀察各信號波形,填寫Modelsim的仿真結(jié)果。輸入的信號：01110101〔從左到右為高位到低位,輸出信號低位先出,高位后出觀察解調(diào)后的信號波形：<10>將約束文件加入工程,并結(jié)合實(shí)驗(yàn)箱的管腳編寫約束文件。<11>綜合、實(shí)現(xiàn)、硬件編程后,給實(shí)驗(yàn)箱上電,將生成的bit流文件下載到實(shí)驗(yàn)平臺上。<12>撥動撥碼開關(guān)SW9設(shè)置輸入信號,撥動撥檔開關(guān)SW1和KEY1控制輸入使能信號和復(fù)位信號,示波器的一支表筆接在IO1上觀察輸出使能信號,另一支表筆接在IO2上觀察解調(diào)后的信號波形。觀察示波器上的信號波形,并記錄下來。五、實(shí)驗(yàn)結(jié)果與分析1、Matlab仿真代碼如下：Fc=10;

%載頻

Fs=40;

%系統(tǒng)采樣頻率

Fd=1;

%碼速率

N=Fs/Fd;

df=10;

numSymb=25;%進(jìn)行仿真的信息代碼個數(shù)

M=2;

%進(jìn)制數(shù)

SNRpBit=60;%信噪比

SNR=SNRpBit/log2<M>;

seed=[1234554321];

numPlot=25;

%產(chǎn)生25個二進(jìn)制隨機(jī)碼

x=randsrc<numSymb,1,[0:M-1]>;%產(chǎn)生25個二進(jìn)制隨機(jī)碼

figure<1>

stem<[0:numPlot-1],x<1:numPlot>,'bx'>;

title<'二進(jìn)制隨機(jī)序列'>

xlabel<'Time'>;

ylabel<'Amplitude'>;

%調(diào)制

y=dmod<x,Fc,Fd,Fs,'fsk',M,df>;

numModPlot=numPlot*Fs;

t=[0:numModPlot-1]./Fs;

figure<2>

plot<t,y<1:length<t>>,'b-'>;

axis<[min<t>max<t>-1.51.5]>;

title<'調(diào)制后的信號'>

xlabel<'Time'>;

ylabel<'Amplitude'>;

%在已調(diào)信號中加入高斯白噪聲

randn<'state',seed<2>>;

y=awgn<y,SNR-10*log10<0.5>-10*log10<N>,'measured',[],'dB'>;%在已調(diào)信號中加入高斯白噪聲

figure<3>

plot<t,y<1:length<t>>,'b-'>;%畫出經(jīng)過信道的實(shí)際信號

axis<[min<t>max<t>-1.51.5]>;

title<'加入高斯白噪聲后的已調(diào)信號'>

xlabel<'Time'>;

ylabel<'Amplitude'>;

%相干解調(diào)

figure<4>

z1=ddemod<y,Fc,Fd,Fs,'fsk/eye',M,df>;

title<'相干解調(diào)后的信號的眼圖'>

%帶輸出波形的相干M元頻移鍵控解調(diào)

figure<5>

stem<[0:numPlot-1],x<1:numPlot>,'bx'>;

holdon;

stem<[0:numPlot-1],z1<1:numPlot>,'ro'>;

holdoff;

axis<[0numPlot-0.51.5]>;

title<'相干解調(diào)后的信號原序列比較'>

legend<'原輸入二進(jìn)制隨機(jī)序列','相干解調(diào)后的信號'>

xlabel<'Time'>;

ylabel<'Amplitude'>;

%非相干解調(diào)

figure<6>

z2=ddemod<y,Fc,Fd,Fs,'fsk/eye/noncoh',M,df>;

title<'非相干解調(diào)后的信號的眼圖'>

%帶輸出波形的非相干M元頻移鍵控解調(diào)

figure<7>

stem<[0:numPlot-1],x<1:numPlot>,'bx'>;

holdon;

stem<[0:numPlot-1],z2<1:numPlot>,'ro'>;

holdoff;

axis<[0numPlot-0.51.5]>;

title<'非相干解調(diào)后的信號'>

legend<'原輸入二進(jìn)制隨機(jī)序列','非相干解調(diào)后的信號'>

xlabel<'Time'>;

ylabel<'Amplitude'>;

%誤碼率統(tǒng)計(jì)

[errorSymratioSym]=symerr<x,z1>;

figure<8>

simbasebandex<[0:1:5]>;

title<'相干解調(diào)后誤碼率統(tǒng)計(jì)'>

[errorSymratioSym]=symerr<x,z2>;

figure<9>

simbasebandex<[0:1:5]>;

title<'非相干解調(diào)后誤碼率統(tǒng)計(jì)'>

%濾除高斯白噪聲

Delay=3;R=0.5;PropD=0;

%滯后3s

[yf,tf]=rcosine<Fd,Fs,'fir',R,Delay>;

%升余弦函數(shù)

[yo2,to2]=rcosflt<y,Fd,Fs,'filter',yf>;

%加入高斯白噪聲后的已調(diào)信號和經(jīng)過升余弦濾波器后的已調(diào)信號

t=[0:numModPlot-1]./Fs;

figure<10>

plot<t,y<1:length<t>>,'r-'>;

holdon;

plot<to2,yo2,'b-'>;

holdoff;

axis<[030-1.51.5]>;

xlabel<'Time'>;

ylabel<'Amplitude'>;

legend<'加入高斯白噪聲后的已調(diào)信號','