時序邏輯電路分析報告

乙-1

外部輸出Zm內(nèi)部輸出時序電路的狀態(tài)存儲電路輸出2

D

時

序

邏

輯

電

路

的

基

本

概

念4.2.1

時

序

電

路

的

基

本

結(jié)構(gòu)結(jié)構(gòu)：一定包含存儲電路(觸發(fā)器組成),而且它的輸出往往反饋到輸入端，與輸入變量一起決定電路的輸出狀態(tài)。特點：任意時刻輸出不僅取決于該時刻輸入，而且還與原來的狀態(tài)有

關(guān)

。

具有

記

憶

功

能

。觸發(fā)器是構(gòu)成時序邏輯電路的最主要的單元XiXn內(nèi)部輸入組合電路存儲電路

輸入存儲電路外部輸入●●●●●●●●●●74.2.2

時

序

邏

輯

電

路

的

分

類

：按時序電路中觸發(fā)器的動作特點來分：1.

同步時序電路2.異步時序電路按時序電路輸出信號的特點來分：1.

米

里

型

(

Mealy

)2.莫爾型

(Moore)Z1Jd>C1Q?1K&FF?FF?lQ?

1異步：

沒有統(tǒng)一的時鐘脈沖或沒有時鐘脈沖，電路

的狀態(tài)更新不是同時發(fā)生的。同步：

存儲電路里所有觸發(fā)器有一個統(tǒng)一的時鐘源，

它們的狀態(tài)在同一時刻更新。時序電路X“1’-CP-b

QCPFF?FF?Q?Q?1KQC11T1JLY=1jEkMCP

或

CPMealy型和

Moore型時序電路Mealy電

路電路的輸出是輸入變量及觸發(fā)器現(xiàn)態(tài)的函數(shù)，這類時序電路亦稱為Mealy型電路存儲電路組

合

電

路組

合

電

路SI組

合

電

路組

合

電

路Moore

型

電

路電路輸出僅僅取決于各觸發(fā)器的現(xiàn)態(tài)，而不受電路當(dāng)時的輸入信號影響或沒有輸入變量，這類電路稱為Moore

型電路存

儲

電

路CP

或

CPEk工·MjI?Zi組合

電路Q?存儲

電

路輸出

方

程：Z;=G(X?,…X,,Q”1,…Q"k)驅(qū)

動(

激

勵

)

方

程

：Y;=H;(X?…,X,Q”1,…Q”k)狀

態(tài)

方

程

：

Q"+l;=F;(Y?,..,Y,,Q"i,…Q"k)1.

邏輯方程組2.

狀

態(tài)

表3.

狀

態(tài)

圖4.時

序

圖i=1,...,

mi=1,...,ri=1,..,k4.2.3

時序

邏

輯電路的

描

述

方

法

：XiXnZm●●●●●●●●●●●●●●1DC1Q?FFo1DC1。②?FF?&1舉例說明時序邏輯電路描述方法：1.

邏輯方程組Q"+I=DQq+1=(Q6+QF)AQ1+1=Q”A

?)AD?=Q?AQ?程D激

輸出方程

Y=(Qo+Q?)A狀態(tài)方程組≥1CPDoD?Q?Q?AY&&2.

狀

態(tài)

表根據(jù)方程組列出狀態(tài)轉(zhuǎn)換表輸出方程

Y=(Q0+Q?)A狀態(tài)方程組Q1+1=Q”AQ+1=(Q6+Q")AQ”Q?Q"+1Qn+1/YA=0A=10000/010/00100/101/01000/111/0110

O/10110狀態(tài)表A/YO/100

011/00/1/1/010

11Q”Q?Q+1Qo+1/YA=0A=10000/010/00100/101/0100

O/111/01100/101/03.狀態(tài)圖根據(jù)狀態(tài)表畫出狀態(tài)圖O/1

1/0狀態(tài)表0/01/0CPAQoQ?YQ”Q?QQ?+/YA=0A=10000/010/00100/101101000/111101100/101/0時序邏輯電路的四種描述方式是可以相互轉(zhuǎn)換的4.時序圖

根據(jù)狀態(tài)表畫出波形圖狀

態(tài)

表4.3

時

序

邏

輯

電

路

的

分

析4.3.1分析同步時序邏輯電路的一般步驟4

.

3

.

2

同

步

時

序

邏

輯

電

路

分

析

舉

例4.3.3分析異步時序邏輯電路的一般步驟4.3.4異步時序邏輯電路分析舉例時序邏輯電路分析的任務(wù)：分析時序邏輯電路在輸入信號的作用下，

其狀態(tài)和輸出信號變化的規(guī)律，

進而確定電路的邏輯功能。分析過程的主要表現(xiàn)形式：時序電路的邏輯能是由其狀態(tài)和輸出信號的變化的

規(guī)

律呈

現(xiàn)出

來的。

所以，

分析

過

程

主

要是

列出電路

狀態(tài)表或畫出狀態(tài)圖、工作波形圖。4.3.1

分

析

同

步

時

序

邏

輯

電

路

的

一

般

步

驟

：1.了解電路的組成：電路的輸入、輸出信號、觸發(fā)器的類型等2.根據(jù)給定的時序電路圖，寫出下列各邏輯方程式：(

1

)

輸

出

方

程

；(2)各觸發(fā)器的激勵(驅(qū)動)方程；(3)狀態(tài)方程：將每個觸發(fā)器的驅(qū)動方程代入其特性(狀態(tài))

方程得狀態(tài)方程。3.列出狀態(tài)轉(zhuǎn)換表、畫出狀態(tài)圖和波形圖；4.確定電路的邏輯功能。1TC1FFo1TC1Q?FF?解：

(1)了解電路組成。電路是由兩個上升沿觸發(fā)的T

觸發(fā)器組成的同步、Mealy時序電路。4.3.2

同

步

時

序

邏

輯

電

路

分

析

舉

例例1

試分析如圖所示時序電路的邏輯功能。xG?&G?To|ōCPT?Q?Q?AY(2)根據(jù)電路列出三個方程組輸

出

方

程

組

：

Y=AQ?Q?激

勵

方

程

組

：

Q?將激勵方程組代入T觸發(fā)器的特性方程得狀態(tài)方程組T?TQ0+1=A④Q0Qn+1=(AQ0)田Q1Q”Q0Qn+1gn+1/yA=0A=100OO/001/00101/010/01010/011/01111/00

O/1Q0+1=A⑧Q6Qn+1=(AQ?)BQ”Y=AQ?Qo(3)根據(jù)狀態(tài)方程組和輸出方程列出狀態(tài)表Q”Q0Qn+1g"+1/yA=0A=10000/001/00101/010/01010/011/01111/000/1(4)畫出狀態(tài)圖(5)邏輯功能分析觀察狀態(tài)圖可知，

電路是一個由信號A

控制的可控二進制計數(shù)器。當(dāng)A=0時停止計數(shù)，

電路狀態(tài)保持不變；當(dāng)A=1

時，在CP

上升沿到來后電路狀態(tài)值加1,一旦計數(shù)到11狀態(tài)，

Y輸出1,且電路狀態(tài)將在下一個CP上升沿回到00。

輸出信號Y的下降沿可用于觸發(fā)進位操作。e?Q

A/Y0/0

1/000

011/0101/00/00/O0/0/1/111例2

試分析如圖所示時序電路的邏輯功能。解：

1.了解電路組成。電路是由兩個下降沿觸發(fā)的JK

觸發(fā)器組成的莫爾型同步時序電路。2.寫出下列各邏輯方程式：激勵方程J?=K?=1J?=K?=X

Q?輸出方程Y=Q?Q?將激勵方程代入JK觸發(fā)器的特性方程得狀態(tài)

方

程FF?J?=K?=1

FF?

J?=K?=X

Q?Q"+I=JQ"+KQ"

Q"+

1=JQ"+K

QO?*=X⑥Q·Q"+X④Q"·QQ?“+1=X

Q”

Q2O1=1

·Q"+

1·Q^=Q整理得：Q2Q1Q?+1Q+1/yX=0X=10

O01

/O1

1/O0110/OO

O/O1

O1

1/OO1/O1

1O

O/11

O/1Q?+=X④Q”④Q2狀態(tài)轉(zhuǎn)換表3.列出

其

狀

態(tài)

轉(zhuǎn)

換

表，畫

出

狀

態(tài)

轉(zhuǎn)

換圖Q*=9”

Y=Q?Q?Q2QiQz+1Qn+1/YX=0X=10O01/11/

001>

1

0/

00

0/010>11

/01/

O1

1—0

O/1>1

0

/1畫

出

狀

態(tài)

圖狀

態(tài)

圖X/YQ?Q000/1

1/01/111

0/0

104.

確定電路的邏輯功能.·X=0

時電路進行減1計數(shù)。電路功能：可逆計數(shù)器電路進行加1計數(shù)·X=1

時00

-

—

11

—

—

10

·

-0100

-

—

01

—

—10

—

110/01/01/0/001&1DC1Q?EEoZo

Z?

Z?1.根據(jù)電路列出邏輯方程組：輸出方程組

Z?=Q?

Z?=Q?

Z?=Q?激勵方程組

D?=Q?Q。D?=QD?=Q例3

分析下圖所示的同步時序電路。C1FF2C1EFLQoCPO?1D1DQ?Q?Q?Q2Q”QoQ2+1Qn+19a+1000001001010010100011110100001101010110100111110將激勵方程代入D

觸發(fā)器的特性方

程得狀態(tài)方程Q"+1=D

狀

態(tài)

表得狀態(tài)方程Qn+1=D?=Q"QQn+1=D?=Q02.列

出

其

狀

態(tài)

表000001011

110

100

010

101k?Q?Q?Q2Q”Q?Qz+1Qn+1Qm+0000010010100101000111101000011010101101001111103.畫出狀態(tài)圖狀態(tài)

表111CPQ?TQ?Q?3.

畫

出

時

序

圖4、

邏輯功能分析由狀態(tài)圖可見，

電路的有效狀態(tài)是三位循環(huán)碼。從時序圖可看出，

電路正常工作時，各觸發(fā)器的Q

端輪流出現(xiàn)一個寬度為一個CP

周期脈沖信號，循環(huán)周期為3Tcp。

電路的功能

為脈沖分配器或節(jié)拍脈沖產(chǎn)生器。000110111CPQ?Q?Q?Q?Q?Q100

010Tcp0110011014.3.3

異步時

序

邏

輯電

路的分

析一

.異步時序邏輯電路的分析方法：分析步驟：1.

寫出下列各邏輯方程式：{-

a

)時

鐘

方

程

FFo

Oo

FF

Q?

&

Zb)觸發(fā)器的激勵方程；

1D

1Dc)

輸出方程

CL

CP|

C1

6Q0

CP

C1

o?d)

狀

態(tài)

方

程

2.列出狀態(tài)轉(zhuǎn)換表、畫出狀態(tài)圖和波形圖；3.確定電路的邏輯功能。④求電路狀態(tài)方程觸發(fā)器如有時鐘脈沖的上升沿作用時，其狀態(tài)變化；

如無時鐘脈沖上升沿作用時，其狀態(tài)不變。Q6+1=Q?”

CP?=CLK1Q+1=Q”

CP?=Q?t①

時

鐘

方

程CP?=CLK

1②輸出方程③激勵方程C

iQoD?=QQ↑ZP?=4.3.4.

異

步

時

序

邏

輯

電

路

的

分

析

舉

例例

1

分析如圖所示異步電路1.

寫出電路方程式FFo1DCP|C1O?O?CPEF?1D>C1D?=Q?O?ā&ZCLKCLKQQOCP1CPnn+1n+1O個OO個個11個11

X個0個10個個0個01X個ΩO個00個個114.邏輯功能分析該電路是一個異步二進制減計數(shù)器，

Z

信號的上升沿可觸發(fā)借位

操作。也可把它看作為一個序列信號發(fā)生器。3.

列

狀

態(tài)

表、

畫

狀

態(tài)圖Qo+1=Q?”

CP?=CLK

1Q"+1=Q"CP?=Q?1(X----無觸發(fā)沿,個----有觸發(fā)沿)Q?Q?/Z11/100/001/010/004.4

同

步

時

序

邏

輯

電

路

的

設(shè)

計同步時序邏輯電路的設(shè)計是分析的逆過程，其任務(wù)是根據(jù)實際邏輯問題的要求，

設(shè)計出能實現(xiàn)給定邏輯功能的電路。4.4.1設(shè)

計

同

步

時

序邏輯

電路

的一般步驟同步時序電路的設(shè)計過程由給定的邏

輯功能建立

原始狀態(tài)圖

和原始狀態(tài)表確定激勵方程組和輸出方程組畫出

邏輯圖

并檢查

自啟動選擇

觸發(fā)

器類狀態(tài)

分配狀態(tài)

化簡(1)根據(jù)給定的邏輯功能建立原始狀態(tài)圖和原始狀態(tài)表①明確電路的輸入條件和相應(yīng)的輸出要求，分別確定輸入變量和輸出變量的數(shù)目和符號。②找出所有可能的狀態(tài)和狀態(tài)轉(zhuǎn)換之間的關(guān)系。③根據(jù)原始狀態(tài)圖建立原始狀態(tài)表。(2)狀態(tài)化簡-----求出最簡狀態(tài)圖；合并等價狀態(tài)，

消去多余狀態(tài)的過程稱為狀態(tài)化簡等價狀態(tài)：在相同的輸入下有相同的輸出，并轉(zhuǎn)換到同一個次態(tài)去的兩個狀態(tài)稱為等價狀態(tài)。(3)狀態(tài)編碼(狀態(tài)分配);給每個狀態(tài)賦以二進制代碼的過程。根據(jù)狀態(tài)數(shù)確定觸發(fā)器的個數(shù)，2n-1<M≤2n

(M:狀態(tài)數(shù)；n:觸發(fā)器的個數(shù))(4)選擇觸發(fā)器的類型(5)求出電路的激勵方程和輸出方程；(6)畫出邏輯圖并檢查自啟動能力。同

步

計

數(shù)

器

的

設(shè)

計

舉

例例：

設(shè)計一個同步5進制加法計數(shù)器(1)根據(jù)設(shè)計要求，設(shè)定狀態(tài)，求得狀態(tài)轉(zhuǎn)換圖和狀態(tài)表?，F(xiàn)態(tài)次態(tài)進位輸出S

0S?OS?S?OS?S?OS

3S4OS?S

01S?/0S?/0(2)該狀態(tài)圖不

需化簡。(So/0S?/1S?/0現(xiàn)

態(tài)次態(tài)進位輸出Q?n

Q?

7Q?

′Q?+1Q+1Q+1ZOO0OO0OO1O1OOOO1OOOOO1OO【

】OOO1Qn

Qn+1JKO

OOO

111

O11

1O(4)選擇觸發(fā)器。選用JK觸發(fā)器及其激勵表。(3)狀態(tài)分配，列狀態(tài)轉(zhuǎn)換編碼表。現(xiàn)態(tài)次態(tài)激勵激勵激勵進位輸出Q?n

Q?n

()Q?+1Q+1Q+2

KJ?k?UZ0O

O0

O

1

0

00

1

10

OOO01O】01OO0O11

1O11●1n+1JKO

0OO

11〇1

O②11

1②O(5)求各觸發(fā)器的激勵函數(shù)和進位輸出函數(shù)。激勵表11J2J1JOQ"Q"Q?”

000Q”Q?"Q?

n0Q”Q"Q?”

000

401

11

10②10②11>>\C”Q?”Q?′0k200雙01②11>>101πQ?'

00k001Q”Q?”00

01!Q?'nZ(

5

)

求

各

觸

發(fā)

器

的

驅(qū)

動

方

程

和

進

位

輸

出

方

程

。石=QKO=1J1=k?=Q”2=QK2=1n'01Q”Q?”01

11

10Q”Q"0111

10Z=Q200②②11

10Q?k101×”⑦0101001011111111/

1如

果

電

路

進

入

無

效

狀

態(tài)

1

0

1

、

1

1

0

、

1

1

1

時

，在

CP脈

沖

作

用

下

，

分

別

進

入

有

效

狀

態(tài)

0

1

0

、0

1

0

、

0

0

0

。

所

以

電

路

能

夠

自

啟

動

。010/0101/

1(001/0-(011/0(

7

)

檢

查

能

否

自

啟

動000/)100/)(

6

)

畫

邏

輯

圖

。110/

1例2:

設(shè)計一個串行數(shù)據(jù)檢測器。

電路的輸入信號X

是與時鐘脈沖同步的串行數(shù)據(jù)，要求電路在X

信號輸入出現(xiàn)110序列時，輸出信號Z

為1,否則為0。如

：

輸

入

序

列X=001101011001,

輸

出Z=000010000100解：1.

根據(jù)給定的邏輯功能建立原始狀態(tài)圖和原始狀態(tài)表分析：設(shè)初始狀態(tài)為a,在a狀態(tài)下若輸入信號X=1,由于它是序列中的第一個數(shù)字，應(yīng)把此狀態(tài)記下，且進入b狀態(tài)，

同時輸出Z=0;若輸入信號X=0,由于它不是序列中的第一

個數(shù)字，不必記憶此狀態(tài)，下一個狀態(tài)返回到a,且輸出

Z=0。依此分析，得出原始狀態(tài)圖?，F(xiàn)態(tài)次

態(tài)

/

輸

出X=0X=1abCda/0a/0d/1a/0b/0c/0c/0b/0現(xiàn)態(tài)次

態(tài)

/

輸

出X=0X=1a/0b/0ba/0c/0Ca/1c/02.狀

態(tài)

化

簡0/00/0(

1/00/1列出原始狀態(tài)轉(zhuǎn)換圖及狀態(tài)表b1/0C1/0a采用VHDL編寫程序?qū)崿F(xiàn)。利用有限狀態(tài)機，從有限狀

態(tài)機的信號輸出方式上分為Mealy

型和

Moore

型。

這兩種型式可互相轉(zhuǎn)換Mealy

型：輸出是當(dāng)前狀態(tài)和所有輸入信號的函數(shù)，它

的輸出是在輸入變化后立即發(fā)生的，

不依賴于時鐘的同

步，屬于異步輸出狀態(tài)機。Moore

型：輸出僅為當(dāng)前狀態(tài)的函數(shù)，

這類狀態(tài)機在輸

時鐘使狀態(tài)發(fā)生輸出還必導(dǎo)化時生變?nèi)?/01/0aclkZXreset110序列檢測器的圖符Mealy

型110

序列檢測器的狀態(tài)轉(zhuǎn)換圖1/00/1CVHDL參見1/00/0bA狀態(tài)，初始狀態(tài)：輸出0B狀態(tài)，記憶1:輸出0C狀態(tài)，記憶11:

輸出0D狀

態(tài)，

記

憶11

0:

輸

出

1輸出僅為當(dāng)前狀態(tài)的函數(shù)采用

Moore型狀態(tài)機的110序列檢測器的狀態(tài)圖VHDL參見Sinulation

node:FunetionalMaster

Tine

Bar:

18.9T5

ns

Pointer

66.69

ns

Interval;

47.72

ns

Start:

End:NameV=1ne

at18.98

n:Ps

10.0

ns

20.9

ns

30.0

ns40.0

T50.0

ns60.0

ns

70.0

ns80.0

ns90.0

ns100.0

I.S

11018.9T5

isreseiclkXzB

OB

1B

1B

0meay110.yhdCompiahon

Report-Flow

Summay