數(shù)字電子技術實驗課件

數(shù)字電子技術實驗多媒體CAI課件HH1713雙路直流穩(wěn)壓電源實驗儀器M92A數(shù)字萬用表多功能電子線路實驗箱DOS-622B雙蹤示波器DCL―I型數(shù)字電路實驗箱

實驗一基本邏輯門功能

及參數(shù)測試1.1測試基本運算門電路邏輯功能1.2基本門電路選通功能測試1.3集成邏輯門電壓傳輸特性測試

1.1基本運算門電路功能介紹實驗目的

1.驗證基本邏輯門的基本邏輯功能

2.研究用基本邏輯門選通數(shù)字信號的方法

3.掌握TTL電路主要參數(shù)、特性的意義

4.測試與非門的電壓傳輸特性實驗儀器及器件

數(shù)字萬用表DT9205

雙蹤示波器DOS-622

數(shù)字邏輯實驗箱DCL—1

集成器件

74LS0074LS0474LS0874LS3274LS8674LS20

實驗內容

1.測試基本運算門電路邏輯功能74LS08為2輸入四與門,下圖為其引腳排列圖及真值表。74LS08邏輯功能測試★鑒別74LS082輸入四與門的引出腳。把+5V、0V直流電壓接到Ucc和地端(電源的正端必須接到+5V端)。用數(shù)據(jù)開關來設置邏輯狀態(tài)“0”和“1”。對照前表中所給的該門輸入端的各組邏輯狀態(tài)，測量其輸出值，得出對應的邏輯狀態(tài)。★或門，對74LS32二輸入四或門重複上面的內容，電路圖自行設計?！锓情T，對74LS04集成六非門重複上面的內容。電路圖自行設計?！锱c非門，對74LS00二輸入四與非門重複上面的內容，電路圖自行設計?！锂惢蜷T，對74LS86集成四二異或門重複上面的內容，電路圖自行設計。其他門電路邏輯功能測試1.2基本門電路選通功能測試門電路可以控制數(shù)字信號的通過?；鹃T點路有兩個輸入端和一個輸出端。其中一個輸入端(選通或控制輸入端)用來控制數(shù)據(jù)從輸入端到輸出端的通過，即為選通。各種門的選通工作狀態(tài)歸納如下：基本門電路選通使用★異或門不作為獨立單元，它的輸出呈原碼還是反碼取決於選通(控制)輸入端的信號，因此在數(shù)字運算電路中是一個非常有用的原／反碼電路?！镆粋€門電路的控制輸入端可以是一個，也可以有多個。下圖給出了一個具有兩個控制輸入端的門電路及其控制真值表?？刂戚斎攵溯敵鯞CY00A01A101110基本門電路的選通測試電路（1）按圖1-7所示連接實驗線路。（2）當B＝0和B＝1時，在雙蹤示波器上觀察數(shù)據(jù)輸出端和數(shù)據(jù)輸入端的波形，並以同一尺規(guī)畫出輸入和輸出的波形。（3）其他門電路選通門的實現(xiàn)，重複實驗步驟（2），並畫出波形圖。1.3集成邏輯門電壓傳輸特性測試電壓傳輸特性是指輸出電壓跟隨輸入電壓變化的關係曲線，即Uo=f（Ui）函數(shù)關係。它是門電路的重要特性之一。它可以用下圖所示的曲線表示。通過它可以知道與非門的一些重要參數(shù)。電壓傳輸特性的測試電路按下圖接線，調節(jié)電位器RW，使從0V向高電平變化，逐點測試和的對應值，記入下表中。Ui/V00.20.40.60.70.750.80.850.91.0Uo/V

Ui/V1.11.21.31.41.51.61.71.81.92.0Uo/V

實驗二組合邏輯電路設計

2.1簡單組合邏輯電路的設計及功能測試

2.2全加器電路設計及功能測試2.1簡單組合邏輯電路的設計及功能測試實驗目的

1.瞭解組合邏輯電路設計的步驟

2.簡單組合邏輯電路（三變數(shù)表決器）設計及測試

3.練習設計簡單的組合邏輯電路實驗器材與儀器

多功能電子線路實驗箱雙蹤示波器數(shù)字器件:74LS0074LS8674LS0874LS20

2.1簡單組合邏輯電路的設計及功能測試實驗內容★邏輯抽象:既將文字描述的邏輯命題轉換成真值表。首先要分析邏輯命題，確定輸入、輸出變數(shù)；然後用二值邏輯的0、1兩種狀態(tài)分別對輸入、輸出變數(shù)進行邏輯賦值，即確定0、1的具體含義；最後根據(jù)輸出與輸入之間的邏輯關係列出真值表?！飳懗鲞壿嬤\算式：根據(jù)真值表列出邏輯運算式,並進行化簡?；嗊^程中注意“最小化”電路不一定是“最佳化”電路，要從實際出發(fā)，根據(jù)現(xiàn)有的邏輯積體電路進行化簡?！锔鶕?jù)邏輯函數(shù)運算式及選用的邏輯器件畫出邏輯電路圖。

設計流程組合邏輯電路設計及功能測試

（1）用“與非”門設計一個表決電路。當4個輸入端中有3個或4個為“1”時，輸出端才為“1”。設計步驟：a.根據(jù)題意列出如下表所示的真值表，再填入卡諾圖。D0000000011111111A0000111100001111B0011001100110011C0101010101010101Z0000000100010111BCDA000111100001111111101b.由卡諾圖得出邏輯運算式，並演化成“與非”的形式，即組合邏輯電路設計及功能測試（續(xù)）

Z=ABC+BCD+ACD+ABD=

c.根據(jù)邏輯運算式畫出用“與非門”構造的邏輯電路，如下圖（2）用實驗驗證邏輯功能：在實驗裝置的適當位置選定3個14P插座，按照集成晶片定位標記插好集成塊。按其真值表要求，逐次改變輸入變數(shù)，測量相應的輸出值，驗證邏輯功能，測試所設計的邏輯電路是否符合要求。2.2全加器電路設計及功能測試全加器是帶有進位的二進位加法器，邏輯符號如下圖所示，它有三個輸入端An，Bn，Cn-1，Cn-1為低位來的進位輸入端，兩個輸出端Sn，Cn。實現(xiàn)全加器邏輯功能的方案有多種，下圖為用與門、或門和異或門構成的全加器。

設計全加器電路並測試功能用74LS08、74LS32、74LS86構成一位全加器，連接電路圖參考上圖所示。按下表改變輸入端的輸入狀態(tài)，測試全加器的邏輯功能，記錄之。輸入輸出A0B0Cn-1SnCn000

001

010

011

100

101

110

111

三位加法電路的測試連接電路圖如下圖所示。按下表所示改變全加器輸入端（接邏輯開關）的輸入狀態(tài)即加數(shù)和被加數(shù)，輸出端接電平指示器，記錄相加結果。加數(shù)被加數(shù)結果A2A1A0B2B1B0C2S2S1S0011011

011100

101110

111010

3.1變數(shù)解碼器邏輯功能測試及應用3.2字段解碼器邏輯功能測試及應用3.3數(shù)據(jù)選擇器邏輯功能測試及應用實驗三

MSI組合器件及其應用3.1變數(shù)解碼器邏輯功能測試及應用實驗目的

1.掌握解碼器的邏輯功能

2.掌握常用集成解碼器的使用方法

3.熟悉常用解碼器的典型應用實驗器材與儀器多功能電子線路實驗箱雙蹤示波器數(shù)字器件:74LS13874LS15474LS248,74LS42,BS201,74LS20實驗內容1.測試3—8解碼器的邏輯功能並設計電路

74LS138為3—8解碼器,下圖為其引腳排列圖。其中A2A1A0

為地址端，Y0~Y7為解碼輸出端，S1S2S3為使能端.A0A1A2S2S3S1Y7VCCY0Y1Y2Y3Y4Y5Y616981GND74LS13874LS138功能表輸入輸出S1S2+S3A2A1A0Y0Y1Y2Y3Y4Y5Y6Y7100000111111110001101111111001011011111100111110111110100111101111010111111011101101111110110111111111100XXXX11111111X1XXX1111111174LS138邏輯功能測試A0A1A2S2S3S1Y7VCCY0Y1Y2Y3Y4Y5Y616981GND74LS138S1S2S3及地址端A2A1A0接邏輯電平開關輸出口8個輸出端Y0~Y7依次連接在邏輯電平顯示器的8個輸入口上撥動邏輯電平按功能表逐項測試74LS138應用電路設計

1.用兩片74LS138構成一個4線—16線解碼器。

改變地址端的狀態(tài)，觀察並記錄輸出狀態(tài),列出真值表檢查電路設計是否正確。

2.用74LS138解碼器和門電路構成一位全加器電路。

改變地址端的狀態(tài)，觀察並記錄輸出狀態(tài)，列出真值表檢查電路設計是否正確。2.測試4—16解碼器功能並設計電路74LS154為

4—16線全解碼器，其引腳圖如下圖所示ABCD：地址輸入端；Q0~~Q15：輸出端；G1G2：低電平有效的選通輸入端。地241374LS154112VccABCDG2G1Q15Q14Q13Q12Q11Q10Q9Q8Q7Q6Q5Q4Q3Q2Q1Q074LS154功能表輸入輸出G1G2DCBAQ0Q1Q2Q3Q4Q5Q6Q7Q8Q9Q10Q11Q12Q13Q14Q150000000111111111111111000001101111111111111100001011011111111111110000111110111111111111000100111101111111111100010111111011111111110001101111110111111111000111111111101111111100100011111111011111110010011111111110111111001010111111111101111100101111111111111011110011001111111111110111001101111111111111101100111011111111111111010011111111111111111110XXXXXX111111111111111174LS154功能測試與應用1.用實驗箱按功能表逐項測試74LS154的邏輯功能.2.用74LS154實現(xiàn)下列函數(shù):3.4－10線解碼器功能測試及應用74LS42是４－１０線解碼器，又稱二—

十進位解碼器或碼制變換器。其引腳圖如右圖所示。Q0Q1Q2Q3Q4Q5Q6VCCABCDQ9Q8Q71698174LS42Q774LS42功能表74LS42的應用1.用4-10線74LS42解碼器構成數(shù)據(jù)分配器（時鐘脈衝控制信號）圖中D作為數(shù)據(jù)輸入端，ABC作為地址輸入端。當CBA=000-111時，測試相應Q0-Q7的輸出。（1）D端輸入秒脈衝（T=1秒）信號，列表整理測試結果。（2）D端輸入約2KHZ連續(xù)脈衝，觀察並記錄輸入，輸出波形。

數(shù)據(jù)輸入地址輸入D邏輯開關QOQ1Q7CBA74LS422.用74LS42及若干與非門設計一位全加器，要求畫出邏輯圖。

設A、B為一位全加器的兩個輸入的一位二進位數(shù)，CI為低位二進位數(shù)相加的進位輸出到本位的輸入，F(xiàn)為本位二進位數(shù)A、B和低位進位輸入CI的相加之和，CO為A、B和CI相加向高位的進位輸出。設計思路:一位全加器的運算式及電路圖AB·CI+AB·CI+AB·CI+AB·CIF=CO=AB·CI+AB·CI+ABVCCQ0Q7Q1Q2Q3Q4Q5Q6GNDQ8Q9DCBA74LS42VCCVCC

14

9

10

11

12

1365432

87

1GNDCOF3.2字段解碼器邏輯功能測試及應用實驗目的

1.掌握七段解碼驅動器74LS248邏輯功能

2.掌握LED七段數(shù)碼管的判別方法

3.熟悉常用字段解碼器的典型應用實驗器材與儀器多功能電子線路實驗箱雙蹤示波器數(shù)字器件:74LS4774LS248,CD4511,BS204實驗內容1.74LS248七段解碼驅動器功能測試74LS248（74LS48）是內部帶有上拉電阻的BCD－七段解碼驅動器；ABCD為輸入端，QA-QF為解碼輸出端，輔助控制端有三個：（a）LT是燈信號輸入端，用以檢查數(shù)碼管的好壞，當LT=0BI=1時，七段全亮，表明數(shù)碼管是好的，否則是壞的。（b）BI熄滅信號輸入端（與滅零信號輸出端公用），用於閃歇顯示控制。當BI=0時，不論其他輸入是什麼狀態(tài)，七段全滅。（c）RBI滅零信號輸入端。當RBI=0，且輸入DCBA=0000時，七段全滅，數(shù)碼管不顯示。RBO滅零信號輸出端，在多位顯示電路中，它與RBI配合使用，可將整數(shù)部分的前面數(shù)位和小數(shù)部分的後面數(shù)位的零熄滅。BCLTBI/RBORBIDAVCCfgabcde16981地74LS24874LS248功能表中規(guī)模集成七段顯示解碼器74LS248的功能測試

按圖2-3-5連線，輸出端接至數(shù)碼管，對照功能表逐項進行測試，並將實驗結果與功能表作比較。2.LED七段數(shù)碼顯示器件由7個發(fā)光二極體構成七段字形，它是將電信號轉換為光信號的固體顯示器件，通常由磷砷化鎵（GaAsP）半導體材料製成。故又稱為GaAsP七段數(shù)碼管，其最大工作電流為10mA或15mA分共陰和共陽兩類品種。常用共陰型號有BS201，BS202，BS207LCS011-11等。共陽型號有BS204，BS206，LA5011-11等。下圖分別是共陰顯示器，共陽顯示器的引腳排列圖。共陽顯示器共陰顯示器（１）共陽共陰及好壞判別

先確定顯示器的兩個公共端，兩者是相通的。這兩端可能是兩個地端（共陰極），也可能是兩個Ｖc端（共陽極），然後用三用表像判別普通二極體正、負極那樣判斷，即可確定出是共陽還是共陰，好壞也隨之確定。2.LED七段數(shù)碼管的判別方法(2)字段引腳判別

將共陰顯示器接地端接電源Ｖcc的負極，Ｖcc正極通過４００Ω左右的電阻接七段引腳之一，則根據(jù)發(fā)光情況可以判別出a、b、c等七段。對於共陽顯示器，先將它的Ｖcc端接電源的正極，再將幾百歐姆一端接地，另一端分別接顯示器各字段引腳，則七段之一分別發(fā)光，從而判斷之。3.3數(shù)據(jù)選擇器邏輯功能測試及應用實驗目的

1.熟悉中規(guī)模數(shù)據(jù)選擇器的邏輯功能及測試方法.2.學會用數(shù)據(jù)選擇器實現(xiàn)組合邏輯函數(shù).實驗儀器及器材

多功能電子線路實驗箱雙蹤示波器數(shù)字器件:74LS151，74LS153實驗內容1.四選一數(shù)據(jù)選擇器74LS153功能測試74LSl53為雙四選一數(shù)據(jù)選擇器，在一塊晶片上有兩個四選一數(shù)據(jù)選擇器

;1G2G為兩個獨立的使能端;A0A1為地址輸入端；1D0~1D3和2D0~2D3分別為兩個四選一數(shù)據(jù)選擇器的數(shù)據(jù)輸入端；1Y2Y為輸出端.

下圖為引腳圖和功能表.測試74153的功能並設計電路1.測試74LSl53雙四選一數(shù)據(jù)選擇器的邏輯功能地址端、數(shù)據(jù)輸入端、使能端接邏輯開關，輸出端接電平指示器。按上圖功能表逐項進行驗證

2.用74LSl53構成三變數(shù)表決器電路先用雙四選一擴展成八選一，然後實現(xiàn)三變數(shù)表決器路，測試其邏輯功能記錄結果。

3.用74LSl53構成全加器

全加器和數(shù)及向高位進位數(shù)的邏輯方程為：

用74LSl53實現(xiàn)全加器的接線圖:按圖連接實驗電路，測試全加器的邏輯功能,並記錄之。2.八選一數(shù)據(jù)選擇器74LS151功能測試及電路設計74LSl5l為八選一數(shù)據(jù)選擇器,A2A1A0為地址輸入端,D0-D7為數(shù)據(jù)輸入端。按地址選擇其中的一個送到輸出端Y。引腳排列及功能圖，如下圖所示。測試74151的功能並設計電路1.測試74LSl51八選一數(shù)據(jù)選擇器的邏輯功能.

按上功能表逐項進行驗證。2.用74LSl53實現(xiàn)下述函數(shù)

(1)四變數(shù)判偶電路自行接線並測試邏輯功能。(2)實現(xiàn)函數(shù)

:設計電路並檢測功能。實驗目的

1.熟悉並驗證觸發(fā)器的邏輯功能。

2.掌握D觸發(fā)器.JK觸發(fā)器功能測試與使用方法。實驗儀器及器件

1.數(shù)字電路實驗箱DCL-1

2.數(shù)字器件:

雙JK觸發(fā)器74LS1124輸入二與非門74LS00

雙D觸發(fā)器74LS74。實驗四觸發(fā)器及應用用D觸發(fā)器構成二進位計數(shù)器

1.

按圖在實驗箱上連接電路，用四個D觸發(fā)器構成四位二進位非同步加法計數(shù)器，2.用示波器觀察輸出波形,記錄結果.實驗五計數(shù)器及應用5.1中規(guī)模計數(shù)器的功能測試5.2中規(guī)模計數(shù)器的應用實驗目的

1.掌握集成計數(shù)器的基本功能及測試方法

2.熟悉計數(shù)器的級聯(lián)方法5.1集成計數(shù)器的功能測試實驗儀器與器件

1.多功能電子線路實驗箱

2.雙蹤示波器

3.數(shù)字器件:

74LS161、74LS16374LS160、74LS16274LS192、74LS19374LS290、74LS90熟悉集成計數(shù)器基本功能一同步集成計數(shù)器

1.四位二進位計數(shù)器二進位可予置計數(shù)器74LS161,74LS163

二進位可予置可逆計數(shù)器74LS193

２.十進位計數(shù)器十進位可予置計數(shù)器74LS16074LS162

十進位可予置可逆計數(shù)器74LS192二非同步集成計數(shù)器

非同步二－五－十進位計數(shù)器74LS290、74LS90

實驗內容CP—計數(shù)脈衝

D~A—數(shù)據(jù)輸入端

—清除端

QD~QA—輸出端

—預置端CTP、CTT—

計數(shù)允許端

C0—進位輸出端1.四位二進位同步可予置計數(shù)器

74LS161/74LS163

VCCCOQ0Q1Q2Q3CTTLD1698174LS161/163CRCPD0D1D2D3CTP地74161功能表(非同步清零)74163功能表(同步清零)OC=TQDQCQBQA2.四位二進位同步可逆計數(shù)器74LS193VCCACrQCBQCCLDCD1698174LS193BQBQACPDCPuQcQD地74LS193由四只ＪＫ觸發(fā)器和若干門電路組成，正邊沿觸發(fā)。它具有加法計數(shù)（ＣＰ+加計數(shù)脈衝,ＣＰ_加高電平）減法計數(shù)（ＣＰ_送計數(shù)脈衝，ＣＰ+

加高電平）。直接予置（ＬD)和清除（Ｃr）等功能。其引腳圖如右圖所示。輸入輸出CRLDCP-CP+DCBAQAQBQCQD1XXXXXXX000000XXDCBADCBA01

1XXXX加法計數(shù)011

XXXX減法計數(shù)0111XXXX保持2.十進位可予置計數(shù)器

74LS160/74LS162CP—計數(shù)脈衝

D~A—數(shù)據(jù)輸入端

—清除端

QD~QA—輸出端

—預置端CTP、CTT—

計數(shù)允許端

C0—進位輸出端VCCCOQ0Q1Q2Q3CTTLD1698174LS160/162CRCPD0D1D2D3CTP地74160功能表(非同步清零)74162功能表(同步清零)OC=TQDCBQA4.同步十進位可逆計數(shù)74LS192VCCACrQCBQCCLDCD1698174LS192BQBQACPDCPuQcQD地輸入輸出CRLDCP-CP+DCBAQAQBQCQD1XXXXXXX000000XXDCBADCBA01

1XXXX加法計數(shù)011

XXXX減法計數(shù)0111XXXX保持74LS192由四只ＪＫ觸發(fā)器和若干門電路組成，正邊沿觸發(fā)。它具有加法計數(shù)CP+加計數(shù)脈衝,CP-加高電平,減法計數(shù)CP-送計數(shù)脈衝，CP+

加高電平。直接予置端ＬD和清除Ｃr等功能。其引腳圖如右圖所示5.非同步二-五-十進位計數(shù)器

74LS290、74LS90的引腳邏輯功能表VccR1R2CP2CP11QAQDS1S2QcQB地148774LS290CP1QAQD地QBQCCP2R1R2VCCS1S21148774LS90輸入輸出R0AR0BS9AS9BCPQ3Q2Q1Q0110XX000011X0X0000XX11X1001X0X0

計數(shù)X00X

計數(shù)0XX0

計數(shù)0X0X

計數(shù)掌握集成計數(shù)器功能測試方法測試74LS161/74LS163的邏輯功能測試74LS193的邏輯功能測試74LS160/74LS162的邏輯功能測試74LS192的邏輯功能在實驗箱上用脈衝信號源,示波器,數(shù)碼顯示器測試計數(shù)器功能.74LS290邏輯功能測試74LS290清“０”，置“９”功能測試74LS290二進位計數(shù)器功能測試74LS290五進制計數(shù)器功能測試74LS290十進位計數(shù)器功能測試74LS290清“０”，置“９”功能測試+5VR0AQD

R0B

QC

S9AQB

S9BQA

數(shù)碼管邏輯開關按上圖接線74LS290二進位計數(shù)器功能測試按下圖接線，測試結果記錄於下表中+5VR0A

QD

R0B

QC

S9A

QB

S9B

QA

數(shù)碼管邏輯開關Ｒ0A與Ｒ0A可選其中之一或共同接低電平，Ｓ9A與Ｓ9B也可選其中之一或共同接低電平。做實驗前，必須首先清“０”，然後輸入單次脈衝，這樣可保證顯示結果在０與１之間變化。注意事項:74LS290五進制計數(shù)器功能測試按上圖接線，將測試結果填入表中。+5VR0AQD

R0BQC

S9AQB

S9BQA數(shù)碼管邏輯開關74LS290十進位計數(shù)器功能測試按上圖接線，測試結果記錄於表中R0A

QD

R0B

QC

S9A

QB

S9B

QACp1Cp2

數(shù)碼管邏輯開關+5V

5.2中規(guī)模計數(shù)器的應用實驗目的

1.掌握任意模值計數(shù)器的設計方法

2.熟悉計數(shù)器的級聯(lián)方法實驗儀器與器件

1.多功能電子線路實驗箱

2.雙蹤示波器

3.數(shù)字器件:

74LS161、74LS16374LS160、74LS16274LS192、74LS19374LS290、74LS90實驗內容用74161和74163構成模10計數(shù)器

⑴將計數(shù)器與發(fā)光二極體,數(shù)碼顯示器,脈衝信號發(fā)生器相連,觀察數(shù)碼顯示器的結果.⑵將計數(shù)器與示波器相連,觀察QDQCQBQAOC的輸出波形.2.擴展計數(shù)範圍:

分別用兩片74160,兩片74161同步級聯(lián),並與脈衝信號發(fā)生器,數(shù)碼顯示器,示波器相連,觀察其輸出結果.3.用74LS290設計１－１２計數(shù)器

用兩只74LS290可實現(xiàn)設計要求。實驗電路如下圖所示。將74LS290（１）的二進位計數(shù)器和74LS290（２）的五進制計數(shù)器合成一個十進位計數(shù)器,74LS290（２）的二進位計數(shù)器單獨作用，當計數(shù)到１３時通過與門產生一個複位信號，使74LS290（１）置“９”，74LS290（２）清“０”，則計數(shù)顯示為０１，從而實現(xiàn)１－１２計數(shù)。

數(shù)碼管

數(shù)碼管QDQCQBQACP1(2)

CP2&“”實現(xiàn)1-12計數(shù)電路之一方案一DCBADCBAQACP1S1

S2(1)

R1

R2

實現(xiàn)上述邏輯功能的計數(shù)方法並不是唯一的。如下圖所示。該電路並不需要74LS290（２）拆開後重新組合，而是在74LS290（１）的ＱＡ端加上一個非門，74LS290（１）為十進位計數(shù)器，表示個位從０－９，74LS290（２）為二進位計數(shù)器表示十位從０－１。當計數(shù)到１３（數(shù)碼管顯示）時，通過與門產生複位信號，使兩個74LS290清“０”，十位顯示為“０”，而個位顯示為“１”，從而實現(xiàn)１－１２計數(shù)。方案二用74LS192實現(xiàn)大模值計數(shù)選做題1.測試74LS192同步十進位可予置可逆計數(shù)器的邏輯功能，要求有完整的實驗步驟，並畫出有關的測試接線圖。2.設計一個模Ｎ＝７、２４的加法計數(shù)器，計數(shù)序列及器件自選，畫出邏輯圖，並驗證邏輯功能。實現(xiàn)任意模值的計數(shù)器用74LS161實現(xiàn)模10計數(shù)器用74LS192實現(xiàn)模5計數(shù)器實驗六移位寄存器6.1四位雙向移位寄存器的功能測試6.2移位寄存器的應用

中規(guī)模四位雙向移位寄存器邏輯功能測試

實驗儀器及器件數(shù)字邏輯實驗箱雙蹤示波器數(shù)字器件:74LS194,74ls164,74LS00實驗目的熟悉集成計數(shù)器基本功能1.四位雙向移位寄存器邏輯功能測試

熟悉四位雙向移位寄存器74LS194的功能

ABCD為並行輸入端Q1Q2Q3Q4為並行輸出端SR為右移串行輸入端SL為左移串行輸入端為直接無條件清零端CP為時鐘輸入端S1S0為操作模式控制端實驗內容74LS194功能表74LS194的邏輯功能測試7LS194測試邏輯電路圖(3)右移CR=1、S1=0S0=1SR送入0100

記錄輸出狀態(tài)(4)左移CR=1、S1=1S0=0SL送入1111

記錄輸出狀態(tài)(5)保持CR=1、S1=S0=0，記錄輸出狀態(tài)

按照74LS194功能填寫測試表（1）清零CR=0，輸入為任意狀態(tài)，輸出QAQBQCQD均為零

（2）送數(shù)

CR=1S1=S0=1D0D1D2D3=abcd記錄輸出狀態(tài)地變化

實驗目的掌握移位寄存器實現(xiàn)串行-並行轉換的方法實驗儀器及器件

1、數(shù)字邏輯實驗箱

DCL-12、數(shù)字器件:74LS19474LS002..移位寄存器的應用用74LS194構成串並和並串轉換兩片74LS194四位雙向移位寄存器組成的七位串/並行數(shù)據(jù)轉換電路

串/並行數(shù)據(jù)轉換按圖連接串/並行數(shù)據(jù)轉換電路測試輸出波形並行輸入的數(shù)碼經轉換電路後，換成串行輸出

實驗內容實驗七

555定時器及其應用7.1555定時器功能測試7.2555定時器的典型應用實驗目的熟悉555定時器的組成及工作原理撐握555定時器電路的基本應用實驗儀器及器件數(shù)字邏輯實驗箱雙蹤示波器信號發(fā)生器數(shù)字器件:555定時器,電阻,電容,二極體1.555定時器功能測試555定時器組成比較器、分壓電路、RS觸發(fā)器放電三極管555定時器的引腳排列熟悉555定時器工作原理555定時器型號如NE555、FX555CC7555、ICM555、5G7555實驗內容555定時器的功能表自激多諧振蕩器上圖是目前用得較多的RC環(huán)形振盪器電路，它由三個TTL與非門及定時元件R、C構成。Rs為限流電阻，通常取幾十歐姆。V3RSV2V1R13VO2

根據(jù)其工作原理可求得輸出波形的低電平持續(xù)時間：輸出波形的高電平持續(xù)時間：設VOH=3.5V,VOL=0.35V，閥值電壓VTH=1.4V，則T1=1.38RC,T2=0.92RC,T=2.3RC。這裏需要指出的是，對於TTL與非門，R一般應小於1KΩ，否則電路將不能正常工作。因此該電路的振盪頻率可調範圍受到一定限制，為了獲得更寬的頻率調節(jié)範圍，可以在電路中增加一個射極輸出器，以擴大電阻R的範圍。如下圖所示。這時電位器的阻值可以增加到10KΩ甚至更高，而頻率的調節(jié)範圍可以擴大10倍以上。ReVORCEC12、單穩(wěn)態(tài)觸發(fā)器

利用與非門作開關，用RC作定時元件，可構成微分型和積分型兩類單穩(wěn)態(tài)觸發(fā)器。兩者電阻、電容的數(shù)值和連接方式與普通的微分和積分電路類擬，在此我們僅討論前者。微分型單穩(wěn)態(tài)觸發(fā)器電路4.7KBDVoR510Ω0.02μRi