4同步時(shí)序邏輯電路的設(shè)計(jì)方法課件

6.4同步時(shí)序邏輯電路的設(shè)計(jì)方法6.4.1簡(jiǎn)單同步時(shí)序邏輯電路的設(shè)計(jì)簡(jiǎn)單時(shí)序邏輯電路：是指用一組驅(qū)動(dòng)方程、狀態(tài)方程和輸出方程完全可以描述其邏輯功能的電路。設(shè)計(jì)的一般步驟一、分析設(shè)計(jì)要求，找出電路應(yīng)有的狀態(tài)轉(zhuǎn)換圖或狀態(tài)轉(zhuǎn)換表1.確定輸入/輸出變量、電路狀態(tài)數(shù)。2.定義輸入/輸出邏輯狀態(tài)以及每個(gè)電路狀態(tài)的含義，并將電路狀態(tài)順序進(jìn)行編號(hào)。3.按設(shè)計(jì)要求實(shí)現(xiàn)的邏輯功能畫出電路的狀態(tài)轉(zhuǎn)換圖或列出狀態(tài)轉(zhuǎn)換表。二、狀態(tài)化簡(jiǎn)若兩個(gè)電路狀態(tài)在相同的輸入下有相同的輸出，并轉(zhuǎn)向同一個(gè)次態(tài)，則稱為等價(jià)狀態(tài)；等價(jià)狀態(tài)可以合并。三、狀態(tài)編碼1.確定觸發(fā)器數(shù)目。2n-1

M2n2.給每個(gè)狀態(tài)規(guī)定一個(gè)n位二進(jìn)制代碼。（通常編碼的取法、排列順序都依照一定的規(guī)律）四、從狀態(tài)轉(zhuǎn)換圖或狀態(tài)轉(zhuǎn)換表畫出次態(tài)卡諾圖，然后求出電路的狀態(tài)方程，驅(qū)動(dòng)方程和輸出方程。五、根據(jù)得到的驅(qū)動(dòng)方程和輸出方程畫出邏輯圖。六、檢查所設(shè)計(jì)的電路能否自啟動(dòng)。例：設(shè)計(jì)一個(gè)串行數(shù)據(jù)檢測(cè)電路。正常情況下串行的數(shù)據(jù)不應(yīng)連續(xù)出現(xiàn)3個(gè)或3個(gè)以上的1。當(dāng)檢測(cè)到連續(xù)3個(gè)或3個(gè)以上的1時(shí)，要求給出“錯(cuò)誤”信號(hào)。解：一、首先進(jìn)行邏輯抽象，建立電路的狀態(tài)轉(zhuǎn)換圖取輸入數(shù)據(jù)為輸入變量，用A表示；取檢測(cè)結(jié)果為輸出變量，用Y表示；正常時(shí)Y=0、有錯(cuò)時(shí)Y=1。設(shè)電路沒有輸入1之前狀態(tài)為S0，輸入一個(gè)1以后狀態(tài)為S1，連續(xù)輸入兩個(gè)1以后狀態(tài)為S2，連續(xù)輸入3個(gè)或3個(gè)以上1以后狀態(tài)為S3

二、狀態(tài)化簡(jiǎn) 等價(jià)狀態(tài)：若兩個(gè)電路狀態(tài)在相同的輸入下有相同的輸出，并且轉(zhuǎn)向同一個(gè)次態(tài)，則稱這兩個(gè)狀態(tài)為等價(jià)狀態(tài)。 觀察發(fā)現(xiàn)：S2、S3是等價(jià)狀態(tài)S0S1S3S21/01/01/10/00/00/01/10/0三、規(guī)定電路狀態(tài)的編碼取n=2，取Q1Q0的00、01、10為S0、S1、S2；四、填寫次態(tài)卡諾圖，且化簡(jiǎn)得到狀態(tài)方程五、選用JK觸發(fā)器，求方程組六、畫邏輯圖七、檢查電路能否自啟動(dòng)能自啟動(dòng)將無(wú)效狀態(tài)代入狀態(tài)方程和輸出方程計(jì)算，得到A=1時(shí)次態(tài)轉(zhuǎn)為10、輸出為1；A=0時(shí)次態(tài)轉(zhuǎn)為00、輸出為0。6.4.2復(fù)雜時(shí)序邏輯電路的設(shè)計(jì)采用層次化結(jié)構(gòu)設(shè)計(jì)方法自頂向下自底向上

無(wú)論哪一種做法，首先都需要將整個(gè)電路逐級(jí)劃分為若干比較簡(jiǎn)單的、容易實(shí)現(xiàn)的功能模塊，每個(gè)模塊實(shí)現(xiàn)一定的邏輯功能。

在比較復(fù)雜的時(shí)序邏輯電路中，通常還必須設(shè)計(jì)一個(gè)控制電路，用來(lái)控制這些模塊電路按照規(guī)定的時(shí)序運(yùn)行。通常把這種含有控制模塊的數(shù)字電路稱為數(shù)字系統(tǒng)。

一般用自底向上的方法設(shè)計(jì)，則用已有的標(biāo)準(zhǔn)化中、小規(guī)模集成電路完全可以實(shí)現(xiàn)每一個(gè)底層模塊的功能。例6.4.3設(shè)計(jì)一個(gè)簡(jiǎn)單的電子鐘，要求以十進(jìn)制數(shù)顯示時(shí)、分、秒，并具有時(shí)、分、秒校準(zhǔn)功能。解：根據(jù)設(shè)計(jì)要求，首先將電子鐘劃分為計(jì)時(shí)電路、顯示電路和計(jì)時(shí)/校準(zhǔn)控制電路三個(gè)頂級(jí)模塊。

將計(jì)時(shí)電路劃分為秒計(jì)數(shù)器、分計(jì)數(shù)器和時(shí)計(jì)數(shù)器三個(gè)下一級(jí)模塊。

將顯示電路劃分為秒顯示、分顯示和時(shí)顯示三個(gè)下一級(jí)模塊。

解讀：圖6.4.136.5時(shí)序邏輯電路中的競(jìng)爭(zhēng)—冒險(xiǎn)現(xiàn)象

分為兩類：

*由組合邏輯電路的競(jìng)爭(zhēng)—冒險(xiǎn)所引起。產(chǎn)生的輸出脈沖噪聲不僅影響整個(gè)電路的輸出，還可能使存儲(chǔ)電路產(chǎn)生誤動(dòng)作。

如果存儲(chǔ)電路中觸發(fā)器的輸入信號(hào)和時(shí)鐘信號(hào)在狀態(tài)變化時(shí)配合不當(dāng)，也可能導(dǎo)致觸發(fā)器誤動(dòng)作。分析圖6.5.1

學(xué)習(xí)基本要求:

1、掌握時(shí)序邏輯電路的分析方法2、掌握同步計(jì)數(shù)器的設(shè)計(jì)方法3、掌握常用時(shí)序邏輯器件(集成計(jì)數(shù)器、移位寄存器)邏輯功能和應(yīng)用重點(diǎn)與難點(diǎn):1、時(shí)序邏輯電路的分析2、用時(shí)序邏輯器件構(gòu)成任意進(jìn)制計(jì)數(shù)器（包括分析和設(shè)計(jì)兩部分）本章學(xué)習(xí)要求作業(yè)：選作P1926.264、重點(diǎn)掌握由555定時(shí)器組成的多諧、單穩(wěn)、施密特觸發(fā)器的電路、工作原理及電路主要參數(shù)的估算。1、熟練掌握多諧振蕩電路、單穩(wěn)態(tài)電路、施密特觸發(fā)電路的工作特點(diǎn)；正確理解其電路組成及工作原理。2、掌握多諧、單穩(wěn)、施密特觸發(fā)器MSI器件的邏輯功能及主要參數(shù)的估算。3、掌握555定時(shí)器的工作原理。教學(xué)基本要求第9章脈沖波形的產(chǎn)生和整形9.1矩形脈沖的特性參數(shù)脈沖幅度Vm：脈沖電壓波形的高、低電平之差。脈沖寬度TW：從脈沖前沿的0.5Vm到達(dá)脈沖后沿0.5Vm所需的時(shí)間。上升時(shí)間tr：脈沖上升沿從0.1Vm上升到0.9Vm所需要的時(shí)間。下降時(shí)間tf：脈沖下降沿從0.9Vm下降到0.1Vm所需要的時(shí)間。脈沖周期T：相鄰兩個(gè)脈沖之間的時(shí)間間隔。占空比q：脈沖寬度與脈沖周期的比值。脈沖波形的獲取，通常有兩種方法:1、將已有的非脈沖波形通過(guò)波形變換電路獲得；如單穩(wěn)態(tài)電路、施密特觸發(fā)電路。2、采用脈沖信號(hào)產(chǎn)生電路直接獲得；如多諧振蕩電路。1、電路組成：2、工作原理9.2施密特觸發(fā)電路9.2.1施密特觸發(fā)電路的工作原理根據(jù)疊加原理：由CMOS反相器組成(1)

I上升當(dāng)

I

=0時(shí)，正向閾值電壓(VT+):

輸入信號(hào)在上升過(guò)程中，使輸出電平發(fā)生跳變時(shí)所對(duì)應(yīng)

I的值。只要

A

<VTH，則保持=0V。

O(2)當(dāng)=VTH，電路發(fā)生正反饋：υA

I為三角波(3)

υAVTH，電路維持不變。υO(shè)=VOH

則保持=VOH。υo當(dāng)=VTH，電路產(chǎn)生如下正反饋：

υA負(fù)向閾值電壓(VT-):

輸入信號(hào)在下降過(guò)程中，使輸出電平發(fā)生跳變時(shí)所對(duì)應(yīng)

I的值。,只要υA>VTH，(4)當(dāng)υI下降,

也下降υA施密特觸發(fā)電路的電壓傳輸特性：同相輸出施密特觸發(fā)器反相輸出施密特觸發(fā)器

oVT+

vO

VOH

VOL

VT-

vI施密特觸發(fā)電路的工作特點(diǎn)：強(qiáng)調(diào)：施密特觸發(fā)器屬于電平觸發(fā)器件。電平觸發(fā)：電路狀態(tài)的維持和轉(zhuǎn)換都取決于輸入信號(hào)的電平。1、電路具有兩個(gè)不同的閾值電壓，存在回差。輸入信號(hào)在上升過(guò)程中，使輸出電平發(fā)生跳變時(shí)所對(duì)應(yīng)

I的值——正向閾值電壓(VT+)；輸入信號(hào)在下降過(guò)程中，使輸出電平發(fā)生跳變時(shí)所對(duì)應(yīng)

I的值——負(fù)向閾值電壓(VT-)。2、由于輸出狀態(tài)轉(zhuǎn)換時(shí)有正反饋過(guò)程發(fā)生，所以輸出電壓波形的邊沿很陡，可以得到比較理想的矩形輸出脈沖。集成施密特觸發(fā)器2.TTL集成施密特觸發(fā)器74LS14

1.CMOS集成施密特觸發(fā)器CC401061、用于波形變換例：已知UI為半波，UIm=9V，電路的VT+=6V，

VT-=3VUOH=VDD，試畫UO波形。963VT+VT-VDDVDD11UI（V）totUOotUOo9.2.2施密特觸發(fā)電