基于FPGA與USB2.0的數(shù)據(jù)采集與實(shí)時(shí)處理系統(tǒng)的設(shè)計(jì)與實(shí)現(xiàn)的中期報(bào)告

基于FPGA與USB2.0的數(shù)據(jù)采集與實(shí)時(shí)處理系統(tǒng)的設(shè)計(jì)與實(shí)現(xiàn)的中期報(bào)告一、研究目的針對于傳統(tǒng)的數(shù)據(jù)采集與實(shí)時(shí)處理系統(tǒng)的缺陷，本課題旨在設(shè)計(jì)并實(shí)現(xiàn)一種基于FPGA與USB2.0的數(shù)據(jù)采集與實(shí)時(shí)處理系統(tǒng)，以解決數(shù)據(jù)采集效率低、實(shí)時(shí)性差等問題。具體目標(biāo)包括：1.設(shè)計(jì)一種基于FPGA的高速數(shù)據(jù)采集系統(tǒng)，能夠?qū)崟r(shí)捕獲外部信號。2.設(shè)計(jì)一種基于FPGA的實(shí)時(shí)處理模塊，能夠?qū)Σ杉降臄?shù)據(jù)進(jìn)行實(shí)時(shí)計(jì)算。3.通過USB2.0接口將處理后的數(shù)據(jù)傳輸?shù)絇C機(jī)，實(shí)現(xiàn)數(shù)據(jù)的實(shí)時(shí)顯示與存儲。二、研究內(nèi)容1.系統(tǒng)硬件設(shè)計(jì)(1)采用FPGA作為系統(tǒng)核心芯片，通過FPGA實(shí)現(xiàn)數(shù)據(jù)的高速采集與實(shí)時(shí)處理。(2)選擇合理的ADC模塊，實(shí)現(xiàn)采集電信號。(3)配置FPGA的I/O接口，實(shí)現(xiàn)數(shù)據(jù)的輸入與輸出。(4)使用USB2.0接口將數(shù)據(jù)傳輸?shù)絇C機(jī)。2.系統(tǒng)軟件設(shè)計(jì)(1)設(shè)計(jì)FPGA的IP核，實(shí)現(xiàn)FPGA的初始化、數(shù)據(jù)采集與處理。(2)設(shè)計(jì)PC機(jī)端的軟件，通過USB2.0實(shí)時(shí)接收與處理采集到的數(shù)據(jù)。三、研究方法1.硬件設(shè)計(jì)(1)首先確定系統(tǒng)的主要功能模塊，進(jìn)行電路的分析、原理圖設(shè)計(jì)、PCB設(shè)計(jì)與制作。(2)運(yùn)用VHDL語言，設(shè)計(jì)FPGA的IP核，將其綜合為FPGA的位文件，通過JTAG接口燒寫到FPGA芯片中。2.軟件設(shè)計(jì)(1)選用合適的開發(fā)板和軟件工具，開發(fā)FPGA的IP核，并在PC機(jī)上編寫數(shù)據(jù)接收與處理的軟件程序。(2)利用USB2.0接口與FPGA進(jìn)行通訊，實(shí)現(xiàn)PC機(jī)與FPGA之間的數(shù)據(jù)傳輸。四、預(yù)期結(jié)果本研究完成后，預(yù)期可以實(shí)現(xiàn)以下目標(biāo)：1.設(shè)計(jì)一種基于FPGA與USB2.0的高速數(shù)據(jù)采集與實(shí)時(shí)處理系統(tǒng)，實(shí)現(xiàn)高速數(shù)據(jù)采集與實(shí)時(shí)計(jì)算。2.通過USB2.0將采集到的數(shù)據(jù)實(shí)時(shí)傳輸?shù)絇C機(jī)，實(shí)現(xiàn)數(shù)據(jù)的實(shí)時(shí)顯示與存儲。五、進(jìn)度安排本研究的進(jìn)度安排如下：1.系統(tǒng)硬件設(shè)計(jì)：3月底前完成。2.系統(tǒng)軟件設(shè)計(jì)：4月底前完成。3.系統(tǒng)調(diào)試與測試：5月底前完成。4.論文撰寫與答辯準(zhǔn)備：6月底前完成。六、參考文獻(xiàn)1.田小明.基于FPGA的高速數(shù)據(jù)采集和處理系統(tǒng)設(shè)計(jì)[D].吉林大學(xué),2017.2.丁澤強(qiáng),王志偉.基于USB2.0的高速數(shù)據(jù)采集系統(tǒng)設(shè)計(jì)[J].光學(xué)精密工程,2011(3):83-89.3.胡昭暉.基于FPGA的高速采集與處理系統(tǒng)的設(shè)計(jì)[D].山東大學(xué),2013.4.吳志強(qiáng).