2021年廈門(mén)大學(xué)嘉庚學(xué)院軟件工程專(zhuān)業(yè)《計(jì)算機(jī)組成原理》科目期末試卷B(有答案)

實(shí)用文檔2021年廈門(mén)大學(xué)嘉庚學(xué)院軟件工程專(zhuān)業(yè)《計(jì)算機(jī)組成原理》科目期末試卷B（有答案）一、選擇題1、某機(jī)器的主存儲(chǔ)器共32KB，由16片16K×l位（內(nèi)部采用128×128存儲(chǔ)陣列）的DRAM芯片字和位同時(shí)擴(kuò)展構(gòu)成。若采用集中式刷新方式，且刷新周期為2ms，那么所有存儲(chǔ)單元刷新一遍需要（）個(gè)存儲(chǔ)周期。A.128B.256C.1024D.163842、某存儲(chǔ)器容量為64KB，按字節(jié)編址，地址4000H~5FFFH為ROM區(qū)，其余為RAM區(qū)。若采用8K×4位的SRAM芯片進(jìn)行設(shè)計(jì)，則需要該芯片的數(shù)量是（）。A.7B.8C.14D.163、常用的（n，k）海明碼中，冗余位的位數(shù)為（）。A.n+kB.n-kC.nD.k4、在補(bǔ)碼一位乘中，若判斷位YnYn+1=01，則應(yīng)執(zhí)行的操作為（）。A.原部分積加[-x]補(bǔ)，然后右移一位B.原部分積加[x]補(bǔ)，然后右移一位C.原部分積加[-x]補(bǔ)，然后左移一位D.原部分積加[x]補(bǔ)，然后左移一位5、關(guān)于浮點(diǎn)數(shù)在IEEE754標(biāo)準(zhǔn)中的規(guī)定，下列說(shuō)法中錯(cuò)誤的是（）。I.浮點(diǎn)數(shù)可以表示正無(wú)窮大和負(fù)無(wú)窮大兩個(gè)值Ⅱ.如果需要，也允許使用非格式化的浮點(diǎn)數(shù)Ⅲ.對(duì)任何形式的浮點(diǎn)數(shù)都要求使用隱藏位技術(shù)IⅣ.對(duì)32位浮點(diǎn)數(shù)的階碼采用了偏移值為l27的移碼表示，尾數(shù)用原碼表示6、某同步總線(xiàn)采用數(shù)據(jù)線(xiàn)和地址線(xiàn)復(fù)用方式，其中地址/數(shù)據(jù)線(xiàn)有32根，總線(xiàn)時(shí)鐘頻率為66MHz，每個(gè)時(shí)鐘周期傳送兩次數(shù)據(jù)（上升沿和下降沿各傳送一次數(shù)據(jù)），該總線(xiàn)的最大數(shù)據(jù)傳輸率（總線(xiàn)帶寬）是（）。A.132MB/sB.264MB/sC.528MB/sD.1056MB/s7、下列關(guān)于同步總線(xiàn)的說(shuō)法中，正確的有（）。I.同步總線(xiàn)一般按最慢的部件來(lái)設(shè)置公共時(shí)鐘II.同步總線(xiàn)一般不能很長(zhǎng)III.同步總線(xiàn)一般采用應(yīng)答方式進(jìn)行通信IV.通常，CPU內(nèi)部總線(xiàn)、處理器總線(xiàn)等采用同步總線(xiàn)A.I，IIB.I，II，IVC.III，IVD.II，III，IV8、馮·諾依曼型計(jì)算機(jī)的設(shè)計(jì)思想主要有（）。1.存儲(chǔ)程序Ⅱ.二進(jìn)制表示Ⅲ.微程序方式Ⅳ.局部性原理A.I，ⅢB.Ⅱ，ⅢC.IⅡ，IⅣD.I，IⅡ9、假設(shè)基準(zhǔn)程序A在某計(jì)算機(jī)上的運(yùn)行時(shí)間為100s，其中90s為CPU時(shí)間，其余為/O時(shí)間。若CPU速度提高50%，V/O速度不變，則運(yùn)行基準(zhǔn)程序A所耗費(fèi)的時(shí)間是（）。A.55sB.60sC.65sD.70s10、微指令操作控制字段的每一位代表一個(gè)控制信號(hào)，這種微程序的控制方式叫作（）A.字段直接編碼B.字段間接編碼C.混合編碼D.直接編碼11、微指令大體可分為兩類(lèi)：水平型微指令和垂直型微指令。下列幾項(xiàng)中，不符合水平型微指令特點(diǎn)的是（）。A.執(zhí)行速度快B.并行度較低C.更多地體現(xiàn)了控制器的硬件細(xì)節(jié)D.微指令長(zhǎng)度較長(zhǎng)12、寄存器間接尋址方式中，操作數(shù)在（）中。A.通用寄存器B.堆棧C.主存單元D.指令本身13、一般來(lái)說(shuō)，變址尋址經(jīng)常和其他尋址方式混合在起使用，設(shè)變址寄存器為X，形式地址為D，某機(jī)具有先間址尋址再變址尋址的方式，則這種尋址方式的有效地址為（）。A.EA=D+（IX）B.EA=（D）+（IX）C.EA=（D+（IX））D.EA=D+IX14、流水線(xiàn)中有3類(lèi)數(shù)據(jù)相關(guān)沖突：寫(xiě)后讀相關(guān)、讀后寫(xiě)相關(guān)、寫(xiě)后寫(xiě)相關(guān)。那么下列3組指令中存在讀后寫(xiě)相關(guān)的是（）。A.I1，SUBR1，R2，R3；（R2）-（R3）→R1I2，ADDR4，R5，R1；（R5）+（R1）→R4B.I1，STAM，R2；（R2）→M，M為主存單元I2，ADDR2，R4，R5；（R4）+（R5）→R2C.I1，MULR3，R2，R1；（R2）×（R3）→R3I2，SUBR3，R4，R5；（R5）-（R4）→R3D.以上都不是15、為提高存儲(chǔ)器的存取效率，在安排磁盤(pán)上信息分布時(shí)，通常是（）.A.存滿(mǎn)一面，再存另一面B.盡量將同一文件存放在一個(gè)扇區(qū)或相鄰崩區(qū)的各磁道上C.盡量將同一文件存放在不同面的同一磁道上D.上述方法均有效二、填空題16、RISC機(jī)器一定是_______CPU，但后者不一定是RISC機(jī)器，奔騰機(jī)屬于_______機(jī)器17、RISC的中文含義是______，CISC的中文含義是______18、直接內(nèi)存訪(fǎng)問(wèn)（DM）方式中，DM控制器從CPU完全接管對(duì)_______的控制，數(shù)據(jù)交換不經(jīng)過(guò)CPU，而直接在內(nèi)存和_______之間進(jìn)行。19、流水CPU中的主要問(wèn)題是_________相關(guān)，_________相關(guān)和_________相關(guān)；為此需要采用相應(yīng)的技術(shù)對(duì)策，才能保證流水暢通而不斷流。20、多媒體CPU是帶有_______技術(shù)的處理器，它是一種多媒體擴(kuò)展結(jié)構(gòu)技術(shù)，特別適合于_______處理。21、通道是一個(gè)特殊功能的______，它有自己的______專(zhuān)門(mén)負(fù)責(zé)數(shù)據(jù)輸入輸出的傳輸控制。22、閃速存儲(chǔ)器能提供高性能、低功耗、高可靠性以及_______能力，因此作為_(kāi)______用于便攜式電腦中。23、虛擬存儲(chǔ)器指的是________層次，它給用戶(hù)提供了一個(gè)比實(shí)際________空間大的多________空間。24、為了運(yùn)算器的高速性，采用了________進(jìn)位，________乘除法，________等并行技術(shù)措施。25、漢字的________、________、________是計(jì)算機(jī)用于漢字輸入、內(nèi)部處理、輸出三種不同用途的編碼。三、名詞解釋題26、硬件：27、調(diào)相制PM：28、相聯(lián)存儲(chǔ)器：29、總線(xiàn)協(xié)議：四、簡(jiǎn)答題30、簡(jiǎn)要說(shuō)明程序中斷接口中IM、IR、EI、RD、BS五個(gè)觸發(fā)器的作用。31、同步通信方式：何謂存儲(chǔ)總線(xiàn)？何謂I/O總線(xiàn)？各有何特點(diǎn)？32、試比較同步控制、異步控制和聯(lián)合控制的區(qū)別。33、比較水平微指令與垂直微指令的優(yōu)缺點(diǎn)。五、計(jì)算題34、某計(jì)算機(jī)的CPU主頻為500MHz，所連接的某外設(shè)的最大數(shù)據(jù)傳輸率為20KB/s，該外設(shè)接口中有一個(gè)16位的數(shù)據(jù)緩存器，相應(yīng)的中斷服務(wù)程序的執(zhí)行時(shí)間為500個(gè)時(shí)鐘周期。請(qǐng)回答下列問(wèn)題：1）是否可用中斷方式進(jìn)行該外設(shè)的輸入輸出？若能，在該設(shè)備持續(xù)工作期間，CPU用于該設(shè)備進(jìn)行輸入/輸出的時(shí)間占整個(gè)CPU時(shí)間的百分比大約為多少？2）若該外設(shè)的最大數(shù)據(jù)傳輸率是2MB/s，則可否用中斷方式進(jìn)行輸入輸出？35、設(shè)浮點(diǎn)數(shù)字長(zhǎng)為16位，其中階碼5位（含一位階符），尾數(shù)11位（含一位數(shù)符），將十進(jìn)制數(shù)+13/128寫(xiě)成：二進(jìn)制定點(diǎn)數(shù)和浮點(diǎn)數(shù)，并分別寫(xiě)出它在定點(diǎn)機(jī)和浮點(diǎn)機(jī)中的機(jī)器數(shù)形式。36、假設(shè)硬盤(pán)傳輸數(shù)據(jù)以32位的字為單位，傳輸速率為1MB/s.CPU的時(shí)鐘頻率為50MHz。1）采用程序查詢(xún)的輸入/輸出方式，假設(shè)查詢(xún)操作需要100個(gè)時(shí)鐘周期，求CPU為I/O查詢(xún)所花費(fèi)的時(shí)間比率，假定進(jìn)行足夠的查詢(xún)以避免數(shù)據(jù)丟失。2）采用中斷方式進(jìn)行控制，每次傳輸?shù)拈_(kāi)銷(xiāo)（包括中斷處理）為100個(gè)時(shí)鐘周期。求CPU為傳輸硬盤(pán)數(shù)據(jù)花費(fèi)的時(shí)間比率。3）采用DMA控制器進(jìn)行輸入/輸出操作，假定DMA的啟動(dòng)操作需要1000個(gè)時(shí)鐘周期，DMA完成時(shí)處理中斷需要500個(gè)時(shí)鐘周期。如果平均傳輸?shù)臄?shù)據(jù)長(zhǎng)度為4KB，問(wèn)在硬盤(pán)工作時(shí)處理器將用多少時(shí)間比率進(jìn)行輸入/輸出操作，忽略DMA申請(qǐng)使用總線(xiàn)的影響。六、綜合題37、設(shè)浮點(diǎn)數(shù)字長(zhǎng)32位，其中階碼部分8位（含l位階符），尾數(shù)部分24位（含1位數(shù)符），當(dāng)階碼的基值分別是2和16時(shí)：1）說(shuō)明基值2和16在浮點(diǎn)數(shù)中如何表示。2）當(dāng)階碼和尾數(shù)均用補(bǔ)碼表示，且尾數(shù)采用規(guī)格化形式時(shí)，給出這兩種情況下所能表示的最大正數(shù)真值和非零最小正數(shù)真值。3）在哪種基值情況下，數(shù)的表示范圍大？4）兩種基值情況下，對(duì)階和規(guī)格化操作有何不同？38、某16位計(jì)算機(jī)的主存按字節(jié)編碼，存取單位為16位；采用16位定長(zhǎng)指令字格式：CPU采用單總線(xiàn)結(jié)構(gòu)，主要部分如下圖所示。圖中R0~R3為通用寄存器：T為暫存器：SR為移位寄存器，可實(shí)現(xiàn)直送（mov）、左移一位.（left）和右移一位（right）3種操作，控制信號(hào)為SRop，SR的輸出由信號(hào)SRout控制：ALU可實(shí)現(xiàn)直送A（mova）、A加B（add）、A減B（sub）、A與B（and）、A或B（or）、非A（not）、A加1（inc）7種操作，控制信號(hào)為ALUop。請(qǐng)回答下列問(wèn)題。1）圖中哪些寄存器是程序員可見(jiàn)的？為何要設(shè)置暫存器T？2）控制信號(hào)ALUop和SRop的位數(shù)至少各是多少？3）控制信號(hào)SRout所控制部件的名稱(chēng)或作用是什么？4）端點(diǎn)①~=9\*GB3⑨中，哪些端點(diǎn)須連接到控制部件的輸出端？5）為完善單總線(xiàn)數(shù)據(jù)通路，需要在端點(diǎn)①~=9\*GB3⑨中相應(yīng)的端點(diǎn)之間添加必要的連線(xiàn)。寫(xiě)出連線(xiàn)的起點(diǎn)和終點(diǎn)，以正確表示數(shù)據(jù)的流動(dòng)方向。6）為什么二路選擇器MUX的一個(gè)輸入端是2？39、假設(shè)某計(jì)算機(jī)的CPU主頻為80MHz，CPI為4，并且平均每條指令訪(fǎng)存1.5次，主存與Cache之間交換的塊大小為16B，Cache的命中率為99%，存儲(chǔ)器總線(xiàn)的寬度為32位。請(qǐng)回答以下問(wèn)題：1）該計(jì)算機(jī)的MIPS數(shù)是多少？平均每秒Cache缺失的次數(shù)是多少？在不考慮DMA傳送的情況下，主存帶寬至少達(dá)到多少才能滿(mǎn)足CPU的訪(fǎng)存要求？2）假定在Cache缺失的情況下訪(fǎng)問(wèn)主存時(shí)，存在0.0005%的缺頁(yè)率，則CPU平均每秒產(chǎn)生多少次缺頁(yè)異常？若頁(yè)面大小為4KB，每次缺頁(yè)都需要訪(fǎng)問(wèn)磁盤(pán)，訪(fǎng)問(wèn)磁盤(pán)時(shí)DMA傳送采用周期挪用的方式，磁盤(pán)I/O接口的數(shù)據(jù)緩沖寄存器為32位，則磁盤(pán)1/0接口平均每秒發(fā)出的DMA請(qǐng)求次數(shù)至少是多少？3）CPU和DMA控制器同時(shí)要求使用總線(xiàn)傳輸數(shù)據(jù)時(shí)，哪個(gè)優(yōu)先級(jí)更高？為什么？4）為了提高性能，主存采用4體低位交叉存儲(chǔ)模式，工作時(shí)每1/4個(gè)存儲(chǔ)周期啟動(dòng)1個(gè)體，若每個(gè)體的存儲(chǔ)周期為50ns，則該主存能夠提供的最大帶寬是多少？

參考答案一、選擇題1、A2、C3、B4、B5、C6、C7、B8、D9、D10、D、11、B12、C13、B。先間址后變址，這里需要理清“先間址”的這個(gè)間址指的是D，而不是1X，如果是IX的話(huà)那就變成了寄存器間接尋址了14、B15、C二、填空題16、流水CISC17、精簡(jiǎn)指令系統(tǒng)計(jì)算機(jī)復(fù)雜指令系統(tǒng)計(jì)算機(jī)18、總線(xiàn)I/O設(shè)備（或輸入輸出設(shè)備）19、資源數(shù)據(jù)控制20、MMX圖像數(shù)據(jù)21、處理器指令和程序22、瞬時(shí)啟動(dòng)固態(tài)盤(pán)23、主存--外存主存虛擬地址24、先行陣列流水線(xiàn)25、輸入編碼內(nèi)碼字模碼三、名詞解釋題26、硬件：由物理元器件構(gòu)成的系統(tǒng)，計(jì)算機(jī)硬件是一個(gè)能夠執(zhí)行指令的設(shè)備。27、調(diào)相制PM：一種磁盤(pán)信息記錄方式，在一個(gè)磁化元的中間位置，利用電流相位的變化進(jìn)行寫(xiě)1或?qū)?。28、相聯(lián)存儲(chǔ)器：一種按內(nèi)容訪(fǎng)問(wèn)的存儲(chǔ)器，每個(gè)存儲(chǔ)單元有匹配電路，可用于是cache中查找數(shù)據(jù)。29、總線(xiàn)協(xié)議：總線(xiàn)通信同步方式規(guī)則，規(guī)定實(shí)現(xiàn)總線(xiàn)數(shù)據(jù)傳輸?shù)亩〞r(shí)規(guī)則。四、簡(jiǎn)答題30、答：它們的作用是：中斷屏蔽觸發(fā)器（IM）：CPU是否受理中斷或批準(zhǔn)中斷的標(biāo)志。IM標(biāo)志為“0”時(shí)，CPU可受理外界中斷請(qǐng)求。中斷請(qǐng)求觸發(fā)器（IR）：暫存中斷請(qǐng)求線(xiàn)上由設(shè)備發(fā)出的中斷請(qǐng)求信號(hào)。IR標(biāo)志為“1”時(shí)表示設(shè)備發(fā)出了中斷請(qǐng)求。允許中斷觸發(fā)器（EI）：用程序指令來(lái)置位，控制是否允許某設(shè)備發(fā)出中斷請(qǐng)求。EI為“1”時(shí)，某設(shè)備可以向CPU發(fā)出中斷請(qǐng)求。準(zhǔn)備就緒的標(biāo)志（RD）：一旦設(shè)備做好一次數(shù)據(jù)的接受或發(fā)送，便發(fā)出一個(gè)設(shè)備動(dòng)作完畢信號(hào)，使RD標(biāo)志為“1”。工作觸發(fā)器：（BS）：設(shè)備“忙”的標(biāo)志，表示設(shè)備正在工作。31、答：（1）存儲(chǔ)總線(xiàn)是連接CPU和主存儲(chǔ)器之間的專(zhuān)用總線(xiàn)，速度高.（2）I/O總線(xiàn)是連接主機(jī)（CPU、M）與IO設(shè)備之間的總線(xiàn)，可擴(kuò)展性好。32、答：同步控制方式：任何一條指令或指令中任何一個(gè)微操作的執(zhí)行都是事先確定的，并且都是受統(tǒng)基準(zhǔn)時(shí)標(biāo)的時(shí)序信號(hào)所控制的方式。異步控制方式：不存在基準(zhǔn)時(shí)標(biāo)信號(hào)，沒(méi)有固定的周期節(jié)拍和嚴(yán)格的時(shí)鐘同步，執(zhí)行每條指令和每個(gè)操作需要多少時(shí)間就占用多少時(shí)間。聯(lián)合控制方式：是前兩者的相結(jié)合。對(duì)各種不同指令的微操作實(shí)行大部分統(tǒng)一，小部分區(qū)分對(duì)待的方法。33、答：（1）水平型微指令并行操作能力強(qiáng)、效率高、靈活性強(qiáng)，垂直型微指令則較差。（2）水平型微指令執(zhí)行一條指令的時(shí)間短，垂直型微指令執(zhí)行時(shí)間長(zhǎng)。（3）由水平型微指令解釋指令的微程序，具有微指令字比較長(zhǎng)，但微程序短的特點(diǎn)，而垂直型微指令正好相反。（4）水平型微指令用戶(hù)難以掌握，而垂直型微指令與指令比較相似，相對(duì)來(lái)說(shuō)比較容易掌握五、計(jì)算題34、解析：1）因?yàn)樵撏庠O(shè)接口中有一個(gè)16位數(shù)據(jù)緩存器，所以，若用中斷方式進(jìn)行輸入/輸出，可以每16位進(jìn)行一次中斷請(qǐng)求，因此，中斷請(qǐng)求的時(shí)間間隔為2B/20KB/s=100μs.對(duì)應(yīng)的中斷服務(wù)程序的執(zhí)行時(shí)間為：（1/500MHz）×500=1μs。因?yàn)橹袛囗憫?yīng)過(guò)程就是執(zhí)行條隱指令的過(guò)程，所用時(shí)間相對(duì)于中斷處理時(shí)間（執(zhí)行中斷服務(wù)程序的時(shí)間）而言，幾乎可以忽略不計(jì)，因而整個(gè)中斷響應(yīng)并處理的時(shí)間大約為1μs多一點(diǎn)，遠(yuǎn)遠(yuǎn)小于中斷請(qǐng)求的間隔時(shí)間。因此，可以用中斷方式進(jìn)行該外設(shè)的輸入輸出。若用中斷方式進(jìn)行該設(shè)備的輸入/輸出，則該設(shè)備持續(xù)上作期間，CPU用于該設(shè)備進(jìn)行輸入/輸出的時(shí)間占整個(gè)CPU時(shí)間的百分比大約為1/100=1%。2）若外設(shè)的最大傳輸率為2MB/s，則中斷請(qǐng)求的時(shí)間間隔為106×2B/2MB=1μs。而整個(gè)中斷響應(yīng)并處理的時(shí)間大約為1μs多一點(diǎn)，中斷請(qǐng)求的間隔時(shí)間小于中斷響應(yīng)和處理時(shí)間，即中斷處理還未結(jié)束就會(huì)有該外設(shè)新的中斷到來(lái)，因此不可以用中斷方式進(jìn)行該外設(shè)的輸入輸出35、解析：假設(shè)x=+13/128其二進(jìn)制形式可以表示為：x=0.0001101000。定點(diǎn)數(shù)表示：x=0.0001101000。浮點(diǎn)數(shù)規(guī)格化表示：x=0.1101000000×2-11"。定點(diǎn)機(jī)中：[x]原=[x]補(bǔ)=[x]反=0.0001101000。浮點(diǎn)機(jī)中：[x]原=1，0011；0.1101000000。[x]補(bǔ)=1，1101；0.1101000000。[x]反=1，1100；0.1101000000。36、解析：1）假設(shè)采用程序查詢(xún)方式，則可算出硬盤(pán)每秒進(jìn)行查詢(xún)的次數(shù)為：1MB/4B=250K次，而查詢(xún)250K次需要的時(shí)鐘周期數(shù)為250K×100=25000K，則可算出CPU為1/0查詢(xún)所花費(fèi)的時(shí)間比率為25000×100050×2）假設(shè)采用中斷方法進(jìn)行控制，每傳送一個(gè)字需要的時(shí)間為4B1MB/s=4μs,的開(kāi)銷(xiāo)為100個(gè)時(shí)鐘周期，還得先計(jì)算出時(shí)鐘周期，即150MHz=0.02s。所以，每次傳輸?shù)?0MHz開(kāi)銷(xiāo)為2μs，故CPU為傳輸硬盤(pán)數(shù)據(jù)花費(fèi)的時(shí)間比率為2μs3）：可算得每秒傳輸次數(shù)1MB/4KB=250次，所以CPU為傳輸硬盤(pán)數(shù)據(jù)花費(fèi)的時(shí)間比率為1000+500×250六、綜合題37、解析：1）基值2和16在浮點(diǎn)數(shù)中是隱含表示的，并不出現(xiàn)在浮點(diǎn)數(shù)中。2）最大正數(shù)，也就是，尾數(shù)最大且規(guī)格化，階碼最大的數(shù)；最小正數(shù)，也就是，尾數(shù)最小且規(guī)格化（t為基值時(shí)，尾數(shù)的最高log2t位不全為0的數(shù)為規(guī)格化數(shù)），階碼最小的數(shù)。當(dāng)階碼的基值是2時(shí)，最大正數(shù)：0.111111l：0，11…1，真值是（1-2-23）×2127；最小正數(shù)：1，0000000：0，10…0，真值是2-129。當(dāng)階碼的基值是16時(shí)，最大正數(shù)：0.111111；0，11…1，真值是（1-2-23）×16127：最小正數(shù)：1，0000000：0，0001.0，真值是16-1293）在浮點(diǎn)數(shù)表示中，基值越大，表示的浮點(diǎn)數(shù)范圍就越大，所以基值為16的浮點(diǎn)數(shù)表示范圍大。4）對(duì)階時(shí)，需要小階向大階看齊，若基值為2的浮點(diǎn)數(shù)尾數(shù)右移一位，階碼加1：而基值為16的浮點(diǎn)數(shù)尾數(shù)右移4位，階碼加1。格式化時(shí)，若基值為2的浮點(diǎn)數(shù)尾數(shù)最高有效位出現(xiàn)0，則需要尾數(shù)向末移動(dòng)一位，階碼減1：而基值為16的浮點(diǎn)數(shù)尾數(shù)最高4位有效位全為0時(shí)，才需要尾數(shù)向左移動(dòng)，每移動(dòng)4位，階碼減1。38、解析1）程序員可見(jiàn)寄存器為通用寄存器（R0~R3）和PC.因?yàn)椴捎昧藛慰偩€(xiàn)結(jié)構(gòu)，因此.若無(wú)暫存器T，則ALU的A、B端口會(huì)同時(shí)獲得兩個(gè)相同的數(shù)據(jù)，使數(shù)據(jù)通路不能正常工作。2）ALU共有7種操作，故其操作控制信號(hào)ALUop至少需要3位；移位寄存器有3種操作，其操作控制信號(hào)SRop至少需要2位。3）信號(hào)SRout所控制的部件是一個(gè)三態(tài)門(mén)，用于控制移位器與總線(xiàn)之間數(shù)據(jù)通路的連接與斷開(kāi)。4）端口①、②、③、⑤、=8\*GB3⑧須連接到控制部件輸出端。5）連線(xiàn)1，=6\*GB