集成電路與工藝版圖設(shè)計

DC-DC變換器中誤差放大器AMP模塊幅員設(shè)計1DC—DC變換器中誤差放大器AMP模塊電路誤差放大器是整個變換器電路的核心，從原理上說，誤差放大電路內(nèi)部實質(zhì)上是一個具有高放大倍數(shù)的多級直接耦合放大電路。誤差放大器的電路結(jié)構(gòu)如下：誤差放大器的原理圖如下：幅員是集成電路從設(shè)計走向制造的橋梁，它包含了集成電路尺寸，電阻電容大小等器件相關(guān)的物理信息數(shù)據(jù)。幅員設(shè)計是創(chuàng)造工程制圖〔網(wǎng)表〕的精確的物理描述過程，即定義各工藝層圖形的形狀，尺寸以及不同工藝層的相對位置的過程。其設(shè)計目標(biāo)有以下三方面：1.滿足電路功能，性能指標(biāo)，質(zhì)量要求；2.盡可能節(jié)省面積，以提高集成度，降低本錢；3.盡可能縮短連線，以減少復(fù)雜度，縮短延時，改善可能性。下面是我對誤差放大器AMP模塊幅員設(shè)計及仿真的過程。2DC—DC變換器中誤差放大器AMP模塊幅員設(shè)計及仿真２.１幅員設(shè)計的前仿真２.１.１替換及其他根本設(shè)置此次幅員所用工藝為MOSIS/ORBIT1.2uSCNA。〔設(shè)置替換路徑為：C:\programfiles\TannerEDA\TannerToolsv13.1\L-EditandLVS\Tech\Mosis\morbn12〕替換設(shè)置后，將設(shè)置-設(shè)計-technology下的technologytomicromap改為：1Lambda=microns。２.１.２幅員的根本繪制下面為常用的CMOS工藝幅員與工藝的關(guān)系：〔1〕N阱：做N阱的封閉圖形處，窗口注入形成P管的襯底〔2〕．有源區(qū)：做晶體管的區(qū)域〔G,D,S,B區(qū)〕，封閉圖形處是氮化硅掩蔽層，該處不會長場氧化層〔3〕．多晶硅：做硅柵和多晶硅連線。封閉圖形處，保存多晶硅?！?〕．有源區(qū)注入：P+,N+區(qū)。做源漏及阱或襯底連接區(qū)的注入〔5〕．接觸孔：多晶硅，擴散區(qū)和金屬線1接觸端子?！?〕．金屬線1：做金屬連線，封閉圖形處保存鋁〔7〕．通孔：兩層金屬連線之間連接的端子〔8〕．金屬線2：做金屬連線，封閉圖形處保存鋁①NMOS與PMOS的繪制繪制NMOS要用到的圖層有Active、NSelect、Poly、ActiveContact、Metal1，而PMOS管的幅員繪制需要用到NWell、Active、PSelect、Poly、ActiveContact、Metal1，其中Poly的長度就是晶體管的L，Active的高度就是晶體管的W。PMOS管與NMOS管的幅員如圖1所示。〔a〕PMOS

(b)NMOS對于大尺寸的MOS管，要節(jié)省幅員的面積，需要對幅員進行優(yōu)化處理。對于寬度很寬的MOS管，應(yīng)采用“叉指結(jié)構(gòu)〞，以減少漏源和柵極面積；使用指狀晶體管的另一個原因是優(yōu)化由晶體管寬度所引起的多晶硅柵電阻。因為多晶硅是由單端驅(qū)動的，存在電阻，所以需要一個準(zhǔn)則來規(guī)定單個指狀晶體管的最大長度。因此，對于大晶體管來說，將其設(shè)計成多個指狀晶體管是遵守最大寬度準(zhǔn)則的唯一方法。對于長度很長的MOS管，應(yīng)采用折疊形式；寬度很窄的MOS管，應(yīng)采用狗骨形畫法；對于共用源或漏的MOS管，且兩MOS管尺寸相同，為節(jié)省空間或使寄生結(jié)電容最小、應(yīng)將共用的源或漏合并在一起。如：叉指狀MOS晶體管：ABBA圖4叉指狀MOS晶體管②電容幅員在兩個懸浮導(dǎo)電層之間生長或者淀積一層相比照擬薄的氧化層，從而形成一個下極板寄生電容適中的高密度電容器。用L-Edit軟件繪制電容幅員時的步驟如下：首先計算電容的有效面積，進而確定有效面積所對應(yīng)的寬和長。根據(jù)式2.2可以算出本設(shè)計的電容的有效面積，進而可以確定W和L。繪制電容時要用的圖層為Poly、Poly2、Metal1、PolyContact、Poly2Contact、Poly-Poly2CapacitorID。電容幅員如圖5.所示，而電容的有效面積就是Poly-Poly2CapacitorID的面積。在理想情況下，其電容值可用下式進行計算：(2.2)圖5電容幅員③電阻幅員在CMOS工藝中，能與之兼容的電阻主要有：金屬電阻、多晶硅電阻、擴散電阻〔源/漏P+或N+擴散〕、N阱電阻、MOS電阻〔有源電阻〕。這幾種電阻的方塊電阻值大約如下：金屬為60mΩ/□、多晶硅為幾～上千Ω/□、擴散電阻為5Ω/□、N阱電阻為1kΩ/□。多晶硅的薄層電阻〔幅員如圖5.2所示〕較小，可以實現(xiàn)小阻值的電阻，缺點是多晶硅電阻的薄層電阻值會隨溫度和工藝的不同而不同。N阱電阻〔如圖5.3所示〕的薄層方塊電阻值約為1kΩ，可以實現(xiàn)大阻值的電阻，但受工藝影響較大。本次設(shè)計采用采用了常用的多晶硅電阻。蛇形電阻如下列圖：④pad畫法：Metal1：102×102；Metal2；100×100；Overglass：88×88；Via：90×90；PadComment：100×100。2.1.3幅員的布局在整個幅員布局中，晶體管的紡織采用P管和N管分層放置，分為三層，P管放入N阱中，N阱中盡量多的設(shè)置阱連接區(qū)，N管層盡量多的設(shè)置襯底接觸點。為了減小栓鎖效應(yīng)，每一層的晶體管參加了硬性保護環(huán)，保護環(huán)由select、active、activecontact、metal層組成。N型保護環(huán)的select層用nselect，P型保護環(huán)的select層用pselect。輸入輸出以及電源的接觸端口采用焊盤的形式。

誤差放大電路的幅員布局如下列圖所示：幅員設(shè)計完成后進行設(shè)計規(guī)則檢查，DRC檢查無誤后，說明幅員滿足電路連接及設(shè)計標(biāo)準(zhǔn)。2.2幅員設(shè)計T-spice提取和仿真運用T-spice進行后仿真，采用1.25u的工藝。網(wǎng)表見附件A，網(wǎng)表生成后利用W-edit生成波形圖。對于電阻電容以及信號源的設(shè)置，可直接通過語句的形式在網(wǎng)表中修改。端口的命名設(shè)置如下：其余的端口用同樣的方法命名。端口仿真設(shè)置如下：其余端口用同樣的方法設(shè)置完后，仿真波形如下：心得體會通過本次課程設(shè)計，我對集成電路幅員設(shè)計有了更深刻的體會，掌握了集成電路幅員設(shè)計軟件L-Edit的根本操作，并對提取網(wǎng)表和仿真更加熟練。在本次設(shè)計中，由于考慮不周，各個器件之間沒有留足夠大的地方，導(dǎo)致后來連線時線間距太小而出錯，不得不重新布局，使我明白在幅員的繪制過程中，布局是非常重要的，要邊連線邊考慮如何讓布局美觀，芯片面積盡可能的減小，器件的擺放也要合理，連線也要盡可能的短。而且在繪制過程中為了減小栓鎖效應(yīng)，每一層晶體管都要加保護環(huán)。在本次設(shè)計中，也對電阻電容的畫法有了更深刻的認(rèn)識，對于電阻電容在開始畫時不用考慮它的大小，最后可通過網(wǎng)表文件中的語句進行設(shè)置?？傊?，這次課程設(shè)計自己學(xué)到了很多有用的東西，對幅員的畫法更加熟練了。參考文獻【1】孫潤等.TANNER集成電路設(shè)計教程[M].北京：希望電子出版社.2002.【2】陳中建.CMOS電路設(shè)計布局與仿真[M].北京：機械工業(yè)出版社.2006.【3】廖裕評，陸瑞強.集成電路設(shè)計與布局實戰(zhàn)指導(dǎo)[M].北京：科學(xué)技術(shù)出版社.2004.附錄A*CircuitExtractedbyTannerResearch'sL-EditVersion11.10/ExtractVersion11.10;*TDBFile:

E:\kecsheji\band1.tdb*Cell:

Cell0

Version1.19*ExtractDefinitionFile:

D:\tranner11\替換文件\morbn12.ext*ExtractDateandTime:

07/06/2013-16:24.include"D:\tranner11\T-Spice10.1\models\ml2_125.md"*Warning:

LayerswithUnassignedFRINGECapacitance.*

<Poly1-Poly2Capacitor>*

<PadComment>C1VIN22

C=133.2f

$(69357169457)M1AMPOUT14VIN3PMOSL=1.2uW=8.4uAD=75.6pPD=34.8uAS=78.12pPS=35.4u

$(272.5243.5274.5257.5)M21414VIN3PMOSL=2.4uW=3.6uAD=17.28pPD=16.8uAS=18.36pPS=17.4u

$(209.5242.5213.5248.5)M31415VIN3PMOSL=2.4uW=4.8uAD=31.68pPD=22.8uAS=30.24pPS=22.2u

$(-48234-44242)M4VIN1133PMOSL=2.4uW=6uAD=52.2pPD=29.4uAS=59.4pPS=31.8u

$(30.5232.534.5242.5)M51515VIN3PMOSL=2.4uW=4.8uAD=21.6pPD=18.6uAS=21.6pPS=18.6u

$(-86.5233.5-82.5241.5)C2AMPOUT22

C=133.2f

$(521204.5621304.5)C3AMPOUTGND

C=20p

$(442212463232.5)M611VIN3PMOSL=2.4uW=15.6uAD=238.68pPD=61.8uAS=257.4pPS=64.2u

$(126.5221.5130.5247.5)M7LOUT4411PMOSL=2.4uW=4.8uAD=33.12pPD=23.4uAS=34.56pPS=24u

$(-2031.5-1639.5)M854LOUT11PMOSL=3.6uW=3.6uAD=14.04pPD=15uAS=15.12pPS=15.6u

$(-71.533-65.539)R185

R=900

$(-57-3.5-414.5)R2510

R=900

$(-108.5-3.5-92.54.5)C4LOUT22

C=133.2f

$(-366.5-26.5-266.573.5)M912REF122NMOSL=1.8uW=18uAD=145.8pPD=34.2uAS=280.8pPS=67.2u

$(427-98.5430-68.5)M1012REF122NMOSL=1.8uW=18uAD=145.8pPD=34.2uAS=221.4pPS=60.6u

$(397-98.5400-68.5)M11199811PMOSL=2.4uW=24uAD=144pPD=36uAS=432pPS=84u

$(166.5-103.5170.5-63.5)M12199811PMOSL=2.4uW=24uAD=144pPD=36uAS=133.2pPS=35.1u

$(142.5-103.5146.5-63.5)M13891911PMOSL=2.4uW=24uAD=133.2pPD=35.1uAS=147.6pPS=36.3u

$(120-103.5124-63.5)M14199811PMOSL=2.4uW=24uAD=147.6pPD=36.3uAS=396pPS=81u

$(95.5-103.599.5-63.5)M1520FB1011PMOSL=2.4uW=24uAD=144pPD=36uAS=432pPS=84u

$(-40.5-104.5-36.5-64.5)M1620FB1011PMOSL=2.4uW=24uAD=144pPD=36uAS=133.2pPS=35.1u

$(-64.5-104.5-60.5-64.5)M1710FB2011PMOSL=2.4uW=24uAD=133.2pPD=35.1uAS=147.6pPS=36.3u

$(-87-104.5-83-64.5)M1820FB1011PMOSL=2.4uW=24uAD=147.6pPD=36.3uAS=396pPS=81u

$(-111.5-104.5-107.5-64.5)C5REF22

C=133.2f

$(557-224.5657-124.5)R3GND12

R=9k

$(396-263443-215)C6FB22

C=133.2f

$(-368-180-268-80)M19GND20AMPOUT22NMOSL=1.2uW=3.48uAD=18.792pPD=17.76uAS=21.924pPS=19.56u

$(335.5-296.4337.5-290.6)M20GNDGND2022NMOSL=1.2uW=7.2uAD=54pPD=29.4uAS=47.52pPS=27.6u

$(288-299.5290-287.5)M21GND131322NMOSL=1.8uW=8.4uAD=83.16pPD=36.6uAS=85.68pPS=37.2u

$(210.5-302.5213.5-288.5)M22GND131822NMOSL=1.8uW=8.4uAD=83.16pPD=36.6uAS=85.68pPS=37.2u

$(137.5-302.5140.5-288.5)M23GND191422NMOSL=1.2uW=10.8uAD=119.88pPD=43.8uAS=126.36pPS=45u

$(58.5-30260.5-284)M24